JPH04357898A - セラミックス基板 - Google Patents
セラミックス基板Info
- Publication number
- JPH04357898A JPH04357898A JP13282791A JP13282791A JPH04357898A JP H04357898 A JPH04357898 A JP H04357898A JP 13282791 A JP13282791 A JP 13282791A JP 13282791 A JP13282791 A JP 13282791A JP H04357898 A JPH04357898 A JP H04357898A
- Authority
- JP
- Japan
- Prior art keywords
- via pad
- ceramic substrate
- pad
- via hole
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 55
- 239000000758 substrate Substances 0.000 title claims abstract description 31
- 238000010304 firing Methods 0.000 claims description 12
- 239000002344 surface layer Substances 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract 2
- 230000006835 compression Effects 0.000 abstract 1
- 238000007906 compression Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000010410 layer Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はヴィアホールおよびヴィ
アホールを被覆するヴィアパッドを有するセラミックス
基板に係り、特にヴィアパッドの形成位置の許容範囲を
拡大し、位置制御精度を緩和することが可能であり、製
造が容易なセラミックス基板に関する。
アホールを被覆するヴィアパッドを有するセラミックス
基板に係り、特にヴィアパッドの形成位置の許容範囲を
拡大し、位置制御精度を緩和することが可能であり、製
造が容易なセラミックス基板に関する。
【０００２】
【従来の技術】電子機器に搭載される回路モジュールや
半導体用セラミックパッケージは、単層または多層に積
層されたセラミックス基板の表面および裏面に多数の配
線パターンを形成する一方、コンデンサや抵抗体などの
回路素子を多数実装して形成される。またセラミックス
基板の両面に形成された回路素子および配線パターンを
相互に接続するために、セラミックス基板には厚さ方向
に貫通するヴィアホールと称する透孔が多数穿設される
。ヴィアホール表面には、蒸着法やスパッタリング法に
よって導体層が形成され、この導体層によって基板の両
面に形成された内層配線、表層配線、回路素子等が相互
に電気的に接続される。
半導体用セラミックパッケージは、単層または多層に積
層されたセラミックス基板の表面および裏面に多数の配
線パターンを形成する一方、コンデンサや抵抗体などの
回路素子を多数実装して形成される。またセラミックス
基板の両面に形成された回路素子および配線パターンを
相互に接続するために、セラミックス基板には厚さ方向
に貫通するヴィアホールと称する透孔が多数穿設される
。ヴィアホール表面には、蒸着法やスパッタリング法に
よって導体層が形成され、この導体層によって基板の両
面に形成された内層配線、表層配線、回路素子等が相互
に電気的に接続される。
【０００３】図３は従来のセラミックス基板の要部の構
成を示す平面図であり、このセラミックス基板１は以下
の手順に従って製造される。まずヴィアホール２を穿設
し、かつ図示しない内層配線をプリントしたセラミック
ス成形体３を多層積層して同時焼成すると、セラミック
ス成形体３は収縮しながら緻密に固化し、セラミックス
焼結体となる。次に得られたセラミックス焼結体のヴィ
アホール２の位置に合わせてヴィアパッド４および表層
配線５を形成して、セラミックス基板が製造される。
成を示す平面図であり、このセラミックス基板１は以下
の手順に従って製造される。まずヴィアホール２を穿設
し、かつ図示しない内層配線をプリントしたセラミック
ス成形体３を多層積層して同時焼成すると、セラミック
ス成形体３は収縮しながら緻密に固化し、セラミックス
焼結体となる。次に得られたセラミックス焼結体のヴィ
アホール２の位置に合わせてヴィアパッド４および表層
配線５を形成して、セラミックス基板が製造される。
【０００４】上記ヴィアパッド４は、ヴィアホール２に
対する表層配線５の位置ずれによる断線を防止するため
に設けられる。このヴィアパッド４は、表層配線５と同
類の導電材で形成され、かつヴィアホール２の断面積よ
り大きな表面積でヴィアホール２上面を被覆するように
形成される。上記ヴィアパッド２および表層配線５は、
厚膜法や薄膜法によるメタライズによって形成され、表
層配線５の端部は、ヴィアパッド４を介してヴィアホー
ル２に接続される。
対する表層配線５の位置ずれによる断線を防止するため
に設けられる。このヴィアパッド４は、表層配線５と同
類の導電材で形成され、かつヴィアホール２の断面積よ
り大きな表面積でヴィアホール２上面を被覆するように
形成される。上記ヴィアパッド２および表層配線５は、
厚膜法や薄膜法によるメタライズによって形成され、表
層配線５の端部は、ヴィアパッド４を介してヴィアホー
ル２に接続される。
【０００５】ここでヴィアパッド４の形状は、ヴィアホ
ール２の中心位置に対するヴィアパッド４の配線位置の
誤差が全方向において同一となるように正円形（真円形
）状に設定されている。
ール２の中心位置に対するヴィアパッド４の配線位置の
誤差が全方向において同一となるように正円形（真円形
）状に設定されている。
【０００６】この場合、ヴィアパッド４の外径Ｒ２ を
大きくすることによって、ヴィアパッド４の配設位置の
許容範囲も大きくすることができる。
大きくすることによって、ヴィアパッド４の配設位置の
許容範囲も大きくすることができる。
【０００７】
【発明が解決しようとする課題】しかしながら、実際の
表層配線５のパターン設計に際して、ヴィアパッド４の
外径Ｒ２ を大きくすると、隣接する他の表層配線５と
の接触等の制約を受けるため、通常ヴィアパッド４の外
径Ｒ２ は、ヴィアホール２の径Ｒ１ の２倍程度に設
定されている。
表層配線５のパターン設計に際して、ヴィアパッド４の
外径Ｒ２ を大きくすると、隣接する他の表層配線５と
の接触等の制約を受けるため、通常ヴィアパッド４の外
径Ｒ２ は、ヴィアホール２の径Ｒ１ の２倍程度に設
定されている。
【０００８】ここで外径Ｒ２ が０．２ｍｍであるヴィ
アパッド４の外縁から、外径Ｒ１ が０．１ｍｍである
ヴィアホール２ｘがはみ出さないことを製品規格として
設定すると、ヴィアパッド４を配設する際の位置許容範
囲Ｌ１ は、（Ｒ２ −Ｒ１ ）／２で与えられ、０．
０５ｍｍと非常に微小な値となる。
アパッド４の外縁から、外径Ｒ１ が０．１ｍｍである
ヴィアホール２ｘがはみ出さないことを製品規格として
設定すると、ヴィアパッド４を配設する際の位置許容範
囲Ｌ１ は、（Ｒ２ −Ｒ１ ）／２で与えられ、０．
０５ｍｍと非常に微小な値となる。
【０００９】そのためヴィアパッドを形成する際には、
焼成時におけるセラミックス成形体の各方位の収縮率の
制御を正確に実施し、ヴィアホールとヴィアパッドとの
位置を厳正に調整する煩雑な作業が必須となっていた。
焼成時におけるセラミックス成形体の各方位の収縮率の
制御を正確に実施し、ヴィアホールとヴィアパッドとの
位置を厳正に調整する煩雑な作業が必須となっていた。
【００１０】近年、配線基板の高密度実装化が進み、配
線密度の高まりとともに配線間隔も短くなり、ヴィアホ
ールおよびヴィアパッドの外径もさらに微小化する傾向
がある。そのため、製品規格を満足させるためには、セ
ラミックス成形体の収縮率制御やヴィアパッド等の位置
合わせを、より高精度で厳正に行う必要があり、製造設
備の運転管理がより煩雑化する問題点があった。
線密度の高まりとともに配線間隔も短くなり、ヴィアホ
ールおよびヴィアパッドの外径もさらに微小化する傾向
がある。そのため、製品規格を満足させるためには、セ
ラミックス成形体の収縮率制御やヴィアパッド等の位置
合わせを、より高精度で厳正に行う必要があり、製造設
備の運転管理がより煩雑化する問題点があった。
【００１１】また焼成時におけるセラミックス成形体の
収縮率は各方位毎に異なる場合があり、例えば正方形状
のセラミックス成形体を焼成する場合には、対辺方向と
対角線方向で収縮率が異なることがある。しかるに従来
のように各方位における収縮率が等しいという前提で形
成された円形のヴィアパッドにおいては、成形体の最大
収縮方向に位置するヴィアホールを被覆する際にヴィア
パッドの縁部からヴィアホールがはみ出すおそれが高く
なり、基板の信頼性が低下する問題がある。
収縮率は各方位毎に異なる場合があり、例えば正方形状
のセラミックス成形体を焼成する場合には、対辺方向と
対角線方向で収縮率が異なることがある。しかるに従来
のように各方位における収縮率が等しいという前提で形
成された円形のヴィアパッドにおいては、成形体の最大
収縮方向に位置するヴィアホールを被覆する際にヴィア
パッドの縁部からヴィアホールがはみ出すおそれが高く
なり、基板の信頼性が低下する問題がある。
【００１２】本発明は上記の問題点を解決するためにな
されたものであり、ヴィアパッドの形成位置の許容範囲
を拡大し、位置制御精度を緩和することができ、製造が
容易なセラミックス基板を提供することを目的とする。
されたものであり、ヴィアパッドの形成位置の許容範囲
を拡大し、位置制御精度を緩和することができ、製造が
容易なセラミックス基板を提供することを目的とする。
【００１３】
【課題を解決するための手段】上記目的を達成する本発
明に係るセラミックス基板は、ヴィアホールを形成した
セラミックス成形体を焼成後、ヴィアホールを被覆する
ヴィアパッドと、このヴィアパッドに接続する表層配線
とを形成することによりヴィアホールと表層配線とを回
路的に接続したセラミックス基板において、上記ヴィア
パッドを非正円形状に形成するとともに、このヴィアパ
ッドの最大径方向を、セラミックス成形体の焼成時にお
ける収縮量が最大となる方向に一致するように形成した
ことを特徴とする。
明に係るセラミックス基板は、ヴィアホールを形成した
セラミックス成形体を焼成後、ヴィアホールを被覆する
ヴィアパッドと、このヴィアパッドに接続する表層配線
とを形成することによりヴィアホールと表層配線とを回
路的に接続したセラミックス基板において、上記ヴィア
パッドを非正円形状に形成するとともに、このヴィアパ
ッドの最大径方向を、セラミックス成形体の焼成時にお
ける収縮量が最大となる方向に一致するように形成した
ことを特徴とする。
【００１４】
【作用】上記構成に係るセラミックス基板によれば、非
正円形状に形成したヴィアパッドの最大径方向を、セラ
ミックス成形体の焼成時における収縮量が最大となる方
向に一致するように形成されているため、収縮量が大き
い方向にヴィアパッドも長く配置される。従ってヴィア
パッドを形成する際の位置許容範囲が大幅に拡大され、
従来のようにセラミックス成形体の収縮率の制御を厳格
に管理する必要がなくなり、セラミックス基板を容易に
製造することができる。
正円形状に形成したヴィアパッドの最大径方向を、セラ
ミックス成形体の焼成時における収縮量が最大となる方
向に一致するように形成されているため、収縮量が大き
い方向にヴィアパッドも長く配置される。従ってヴィア
パッドを形成する際の位置許容範囲が大幅に拡大され、
従来のようにセラミックス成形体の収縮率の制御を厳格
に管理する必要がなくなり、セラミックス基板を容易に
製造することができる。
【００１５】
【実施例】次に本発明の一実施例について添付図面を参
照して説明する。図１は本発明に係るセラミックス基板
の一実施例を示す平面図である。なお図３に示す従来例
と同一要素には、同一符号を付している。
照して説明する。図１は本発明に係るセラミックス基板
の一実施例を示す平面図である。なお図３に示す従来例
と同一要素には、同一符号を付している。
【００１６】すなわち本実施例に係るセラミックス基板
１ａは、ヴィアホール２を形成したセラミックス成形体
３を焼成後、ヴィアホール２を被覆するヴィアパッド４
ａと、このヴィアパッド４ａに接続する表層配線５とを
形成することによりヴィアホール２と表層配線５とを回
路的に接続したセラミックス基板１ａにおいて、上記ヴ
ィアパッド４ａを１辺の長さが０．２ｍｍの略正方形状
に形成するとともに、このヴィアパッド４ａの対角方向
である最大径方向Ｄｍａｘを、セラミックス成形体の焼
成時における収縮量が最大となる方向Ｚに一致するよう
に形成して構成される。すなわち上記ヴィアパッド４ａ
は、従来のような正円形状とは異なり、隣接する他の表
層配線や他のヴィアパッドと接触しない範囲において楕
円状、または長方形状に形成され、セラミックス成形体
の収縮方向に長く伸びるように配置される。
１ａは、ヴィアホール２を形成したセラミックス成形体
３を焼成後、ヴィアホール２を被覆するヴィアパッド４
ａと、このヴィアパッド４ａに接続する表層配線５とを
形成することによりヴィアホール２と表層配線５とを回
路的に接続したセラミックス基板１ａにおいて、上記ヴ
ィアパッド４ａを１辺の長さが０．２ｍｍの略正方形状
に形成するとともに、このヴィアパッド４ａの対角方向
である最大径方向Ｄｍａｘを、セラミックス成形体の焼
成時における収縮量が最大となる方向Ｚに一致するよう
に形成して構成される。すなわち上記ヴィアパッド４ａ
は、従来のような正円形状とは異なり、隣接する他の表
層配線や他のヴィアパッドと接触しない範囲において楕
円状、または長方形状に形成され、セラミックス成形体
の収縮方向に長く伸びるように配置される。
【００１７】上記実施例に係るセラミックス基板１ａに
よれば、略正方形状に形成したヴィアパッド４ａの対角
方向である最大径方向を、セラミックス成形体３の焼成
時における収縮量が最大となる方向Ｚに一致するように
形成されているため、収縮量が大きい方向にヴィアパッ
ド４ａも長く配置される。従ってヴィアパッド４ａを形
成する際の位置許容範囲Ｌ２ が大幅に拡大される。
よれば、略正方形状に形成したヴィアパッド４ａの対角
方向である最大径方向を、セラミックス成形体３の焼成
時における収縮量が最大となる方向Ｚに一致するように
形成されているため、収縮量が大きい方向にヴィアパッ
ド４ａも長く配置される。従ってヴィアパッド４ａを形
成する際の位置許容範囲Ｌ２ が大幅に拡大される。
【００１８】ここで上記位置許容範囲Ｌ２ の改善効果
を図３に示す従来構造による位置許容範囲Ｌ１ と比較
する。すなわちヴィアホール２の直径Ｒ１ を０．１ｍ
ｍ、表層配線５の幅を５０μｍ、表層配線５と各ヴィア
パッド４，４ａとの間隙を５０μｍと設計仕様で定めた
場合、本実施例においてはヴィアパッド４ａの右上部の
角部からヴィアホール２ｙがはみ出るまでに許容される
位置ずれ量、すなわち位置許容範囲Ｌ２ は約０．０７
ｍｍとなる。
を図３に示す従来構造による位置許容範囲Ｌ１ と比較
する。すなわちヴィアホール２の直径Ｒ１ を０．１ｍ
ｍ、表層配線５の幅を５０μｍ、表層配線５と各ヴィア
パッド４，４ａとの間隙を５０μｍと設計仕様で定めた
場合、本実施例においてはヴィアパッド４ａの右上部の
角部からヴィアホール２ｙがはみ出るまでに許容される
位置ずれ量、すなわち位置許容範囲Ｌ２ は約０．０７
ｍｍとなる。
【００１９】すなわち図３に示す従来例のようにヴィア
パッド４を正円で形成した場合の位置許容範囲Ｌ１ は
前述の通り０．０５ｍｍであるのに対し、本実施例に係
る形状によれば４０％も大幅に許容範囲を拡大すること
ができる。
パッド４を正円で形成した場合の位置許容範囲Ｌ１ は
前述の通り０．０５ｍｍであるのに対し、本実施例に係
る形状によれば４０％も大幅に許容範囲を拡大すること
ができる。
【００２０】従ってヴィアパッドを形成するセラミック
ス基板の製造工程において、従来のようにセラミックス
成形体３の収縮率の制御を厳格に管理する必要がなくな
り、セラミックス基板１ａを容易に製造することができ
る。
ス基板の製造工程において、従来のようにセラミックス
成形体３の収縮率の制御を厳格に管理する必要がなくな
り、セラミックス基板１ａを容易に製造することができ
る。
【００２１】以上実施例においては、ヴィアパッド４ａ
を略正方形状に形成した例で示しているが、本発明は上
記実施例に限定されず、例えば図２（Ａ）〜（Ｅ）で示
すように、楕円形状、長方形状、角部を円く整形した長
方形状に形成したヴィアパッド４ｂ〜４ｆでもよい。す
なわち各パッド４ｂ〜４ｆの最大径方向Ｄｍａｘ を、
セラミックス成形体の最大収縮方向Ｚに一致させること
により、同様の効果を発揮することができる。
を略正方形状に形成した例で示しているが、本発明は上
記実施例に限定されず、例えば図２（Ａ）〜（Ｅ）で示
すように、楕円形状、長方形状、角部を円く整形した長
方形状に形成したヴィアパッド４ｂ〜４ｆでもよい。す
なわち各パッド４ｂ〜４ｆの最大径方向Ｄｍａｘ を、
セラミックス成形体の最大収縮方向Ｚに一致させること
により、同様の効果を発揮することができる。
【００２２】
【発明の効果】以上説明の通り、本発明に係るセラミッ
クス基板によれば、非正円形状に形成したヴィアパッド
の最大径方向を、セラミックス成形体の焼成時における
収縮量が最大となる方向に一致するように形成されてい
るため、収縮量が大きい方向にヴィアパッドも長く配置
される。従ってヴィアパッドを形成する際の位置許容範
囲が大幅に拡大され、従来のようにセラミックス成形体
の収縮率の制御を厳格に管理する必要がなくなり、セラ
ミックス基板を容易に製造することができる。
クス基板によれば、非正円形状に形成したヴィアパッド
の最大径方向を、セラミックス成形体の焼成時における
収縮量が最大となる方向に一致するように形成されてい
るため、収縮量が大きい方向にヴィアパッドも長く配置
される。従ってヴィアパッドを形成する際の位置許容範
囲が大幅に拡大され、従来のようにセラミックス成形体
の収縮率の制御を厳格に管理する必要がなくなり、セラ
ミックス基板を容易に製造することができる。
【図１】本発明に係るセラミックス基板の要部を拡大し
て示す平面図。
て示す平面図。
【図２】（Ａ）〜（Ｅ）はそれぞれヴィアパッドの形状
例を示す平面図。
例を示す平面図。
【図３】従来のセラミックス基板の一部を拡大して示す
平面図。
平面図。
１，１ａ セラミックス基板
２，２ｘ，２ｙ ヴィアホール
３ セラミックス成形体
４，４ａ，４ｂ，４ｃ，４ｄ，４ｅ，４ｆ ヴィアパ
ッド ５ 表層配線 Ｒ１ ヴィアホール外径 Ｒ２ ヴィアパッド外径 Ｌ１ ，Ｌ２ 位置許容範囲 Ｄｍａｘ 最大径方向 Ｚ 成形体の最大収縮方向
ッド ５ 表層配線 Ｒ１ ヴィアホール外径 Ｒ２ ヴィアパッド外径 Ｌ１ ，Ｌ２ 位置許容範囲 Ｄｍａｘ 最大径方向 Ｚ 成形体の最大収縮方向
Claims (1)
- 【請求項１】 ヴィアホールを形成したセラミックス
成形体を焼成後、ヴィアホールを被覆するヴィアパッド
と、このヴィアパッドに接続する表層配線とを形成する
ことによりヴィアホールと表層配線とを回路的に接続し
たセラミックス基板において、上記ヴィアパッドを非正
円形状に形成するとともに、このヴィアパッドの最大径
方向を、セラミックス成形体の焼成時における収縮量が
最大となる方向に一致するように形成したことを特徴と
するセラミックス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13282791A JPH04357898A (ja) | 1991-06-04 | 1991-06-04 | セラミックス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13282791A JPH04357898A (ja) | 1991-06-04 | 1991-06-04 | セラミックス基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04357898A true JPH04357898A (ja) | 1992-12-10 |
Family
ID=15090473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13282791A Pending JPH04357898A (ja) | 1991-06-04 | 1991-06-04 | セラミックス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04357898A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697314A (ja) * | 1992-07-29 | 1994-04-08 | Internatl Business Mach Corp <Ibm> | 半導体セラミックパッケージ基板 |
| EP1291953A1 (en) * | 2000-03-06 | 2003-03-12 | Fujitsu Limited | Millimeter wave module having probe pad structure and millimeter wave system comprising millimeter wave modules |
-
1991
- 1991-06-04 JP JP13282791A patent/JPH04357898A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697314A (ja) * | 1992-07-29 | 1994-04-08 | Internatl Business Mach Corp <Ibm> | 半導体セラミックパッケージ基板 |
| JP2559977B2 (ja) * | 1992-07-29 | 1996-12-04 | インターナショナル・ビジネス・マシーンズ・コーポレイション | バイアに係るクラックを除去する方法及び構造、並びに、半導体セラミックパッケージ基板。 |
| EP1291953A1 (en) * | 2000-03-06 | 2003-03-12 | Fujitsu Limited | Millimeter wave module having probe pad structure and millimeter wave system comprising millimeter wave modules |
| EP1291953A4 (en) * | 2000-03-06 | 2003-05-14 | Fujitsu Ltd | MILLIMETER SHAFT MODULE WITH PROBE CONTACT STRUCTURE AND MILLIMETER SHAFT SYSTEM WITH MILLIMETER SHAFT MODULES |
| US6867661B2 (en) | 2000-03-06 | 2005-03-15 | Fujitsu Limited | Millimeter wave module having probe pad structure and millimeter wave system using plurality of millimeter wave modules |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2867313B2 (ja) | セラミック基板 | |
| JP2996510B2 (ja) | 電子回路基板 | |
| US4237606A (en) | Method of manufacturing multilayer ceramic board | |
| US7532453B2 (en) | Built-in capacitor type wiring board and method for manufacturing the same | |
| JP3283007B2 (ja) | 多層セラミック・キャパシタおよびこの多層セラミック・キャパシタの金属バイアを製造する方法 | |
| US20050208788A1 (en) | Electrical connector in a flexible host | |
| KR20040030604A (ko) | 인터포저를 구비한 고성능, 저비용 마이크로일렉트로닉회로 패키지 | |
| JPH08172143A (ja) | プリント配線板とこれを用いた電子装置 | |
| KR100489820B1 (ko) | 세라믹 다층기판 및 그 제조방법 | |
| JPS5842639B2 (ja) | セラミツク配線基板の製造法 | |
| JP2004247334A (ja) | 積層型セラミック電子部品およびその製造方法ならびにセラミックグリーンシート積層構造物 | |
| JP2004104091A (ja) | 積層型セラミック電子部品およびその製造方法 | |
| JPH04357898A (ja) | セラミックス基板 | |
| KR20030064830A (ko) | 상호 연결체 | |
| JPH0983141A (ja) | セラミック多層基板の製造方法 | |
| JP2004103607A (ja) | 多層セラミック基板 | |
| JPH0433396A (ja) | 空気層を有するセラミック多層プリント板 | |
| JP3184090B2 (ja) | 集積回路搭載用基板 | |
| JPS628040B2 (ja) | ||
| JP2002171036A (ja) | 多層基板 | |
| JPH03178193A (ja) | 多層プリント基板 | |
| JPH0727989B2 (ja) | セラミックパッケージ型半導体装置の製造方法 | |
| JPH0645757A (ja) | 多層セラミック基板およびその製造方法 | |
| JPS63102398A (ja) | セラミツク回路基板の製造方法 | |
| JPS6244536Y2 (ja) |