JPH04357878A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04357878A JPH04357878A JP13265791A JP13265791A JPH04357878A JP H04357878 A JPH04357878 A JP H04357878A JP 13265791 A JP13265791 A JP 13265791A JP 13265791 A JP13265791 A JP 13265791A JP H04357878 A JPH04357878 A JP H04357878A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- conductivity type
- polycrystalline
- region
- impurities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 58
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 239000012535 impurity Substances 0.000 claims abstract description 131
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 78
- 238000009792 diffusion process Methods 0.000 claims abstract description 50
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 29
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 279
- 238000000034 method Methods 0.000 claims description 45
- 230000005669 field effect Effects 0.000 claims description 22
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 16
- 239000010409 thin film Substances 0.000 claims description 16
- 238000009432 framing Methods 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 25
- 108091006146 Channels Proteins 0.000 description 52
- 230000006870 function Effects 0.000 description 8
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 7
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法に関し、さらに詳しくは、チャネル領域に薄膜多結晶
シリコンを用いるＭＯＳ型電界効果トランジスタの製造
方法の改良に係るものである。
法に関し、さらに詳しくは、チャネル領域に薄膜多結晶
シリコンを用いるＭＯＳ型電界効果トランジスタの製造
方法の改良に係るものである。
【０００２】
【従来の技術】従来から、一般に、高集積化が進む半導
体装置の場合、特に、例えば、ＳＲＡＭにおいては、小
面積で低待機電流を実現するために、ｎＭＯＳトランジ
スタ上にあって、ｐＭＯＳによるチャネル領域に薄膜多
結晶シリコンを用いたトランジスタ（Ｔｈｉｎ Ｆｉｌ
ｍ Ｔｒａｎｓｉｓｔｏｒ．以下，ＴＦＴとも呼ぶ）
を積み重ねて構成する，いわゆる完全ＣＭＯＳ型のメモ
リセルが要求されている。
体装置の場合、特に、例えば、ＳＲＡＭにおいては、小
面積で低待機電流を実現するために、ｎＭＯＳトランジ
スタ上にあって、ｐＭＯＳによるチャネル領域に薄膜多
結晶シリコンを用いたトランジスタ（Ｔｈｉｎ Ｆｉｌ
ｍ Ｔｒａｎｓｉｓｔｏｒ．以下，ＴＦＴとも呼ぶ）
を積み重ねて構成する，いわゆる完全ＣＭＯＳ型のメモ
リセルが要求されている。
【０００３】次に、この要求に合わせた従来のＴＦＴの
製造方法について説明する。
製造方法について説明する。
【０００４】図１５は、従来におけるこの種のＴＦＴの
うち，ゲート上にチャネル領域を形成した下ゲート型式
による装置構成の概要を模式的に示す断面図であり、ま
た、図１６ないし図１９は当該従来形式によるＴＦＴの
製造方法の主要な工程を順次模式的に示すそれぞれに断
面図である。
うち，ゲート上にチャネル領域を形成した下ゲート型式
による装置構成の概要を模式的に示す断面図であり、ま
た、図１６ないし図１９は当該従来形式によるＴＦＴの
製造方法の主要な工程を順次模式的に示すそれぞれに断
面図である。
【０００５】最初に、従来のＴＦＴの構成について述べ
る。
る。
【０００６】すなわち、図１５に示す装置構成において
、符号１は絶縁層、２は当該絶縁層１上に選択的に形成
された第１層多結晶シリコン膜からなるゲート電極、３
は当該ゲート電極２を含む第１層多結晶シリコン膜上に
形成されたゲート酸化膜であり、また、４は前記ゲート
酸化膜３上に選択的に形成された第２層多結晶シリコン
膜４ａからなるソース・ドレイン領域、７は前記ゲート
電極２上にゲート酸化膜３を介して選択的に形成された
チャネル領域である。
、符号１は絶縁層、２は当該絶縁層１上に選択的に形成
された第１層多結晶シリコン膜からなるゲート電極、３
は当該ゲート電極２を含む第１層多結晶シリコン膜上に
形成されたゲート酸化膜であり、また、４は前記ゲート
酸化膜３上に選択的に形成された第２層多結晶シリコン
膜４ａからなるソース・ドレイン領域、７は前記ゲート
電極２上にゲート酸化膜３を介して選択的に形成された
チャネル領域である。
【０００７】次に、前記構成による従来のＴＦＴの製造
工程について述べる。
工程について述べる。
【０００８】すなわち、この従来のＴＦＴの製造方法に
おいては、まず、絶縁層１上に、例えば、３００ｎｍ程
度の厚さの第１層多結晶シリコン膜を堆積させ、周知の
リソグラフィ法と選択エッチング法とによりパターニン
グしてゲート電極２を選択的に形成する（図１６）。
おいては、まず、絶縁層１上に、例えば、３００ｎｍ程
度の厚さの第１層多結晶シリコン膜を堆積させ、周知の
リソグラフィ法と選択エッチング法とによりパターニン
グしてゲート電極２を選択的に形成する（図１６）。
【０００９】ついで、前記ゲート電極２を含む絶縁層１
上に、減圧ＣＶＤ（Ｃｈｅｍｉｃａｌ ＶａｐｏｒＤｅ
ｐｏｓｉｔｉｏｎ） 法によって、例えば、４０ｎｍ程
度の厚さのシリコン酸化膜を堆積させてゲート酸化膜３
とし、続いて、例えば、３０ｎｍ程度の厚さの第２層多
結晶シリコン膜４ａを堆積させる（図１７）。
上に、減圧ＣＶＤ（Ｃｈｅｍｉｃａｌ ＶａｐｏｒＤｅ
ｐｏｓｉｔｉｏｎ） 法によって、例えば、４０ｎｍ程
度の厚さのシリコン酸化膜を堆積させてゲート酸化膜３
とし、続いて、例えば、３０ｎｍ程度の厚さの第２層多
結晶シリコン膜４ａを堆積させる（図１７）。
【００１０】また、前記第２層多結晶シリコン膜４ａ上
に、リソグラフィ法によりチャネル領域に対応する範囲
５内にレジストパターン６を残した状態で、レジストパ
ターン６をマスクにして、ソース・ドレイン形成のため
の不純物のイオン注入を行なう（図１８）。
に、リソグラフィ法によりチャネル領域に対応する範囲
５内にレジストパターン６を残した状態で、レジストパ
ターン６をマスクにして、ソース・ドレイン形成のため
の不純物のイオン注入を行なう（図１８）。
【００１１】その後、例えば、９００℃，３０分程度の
ドライブ（熱処理）を施すことにより、前記注入された
イオン種を活性化させてソース・ドレイン領域４を形成
させると共に、マスクに用いたレジストパターン６を除
去して、当該レジストパターン６に対応する部分にチャ
ネル領域７を形成させ（図１９）、このようにして所期
通りのＴＦＴを構成させるのである。
ドライブ（熱処理）を施すことにより、前記注入された
イオン種を活性化させてソース・ドレイン領域４を形成
させると共に、マスクに用いたレジストパターン６を除
去して、当該レジストパターン６に対応する部分にチャ
ネル領域７を形成させ（図１９）、このようにして所期
通りのＴＦＴを構成させるのである。
【００１２】
【発明が解決しようとする課題】しかしながら、上記の
各工程を経て構成される従来のＴＦＴの場合には、ソー
ス・ドレイン領域４を薄膜にされた第２層多結晶シリコ
ン膜４ａへの不純物のイオン注入によって形成させるの
で、イオン注入時に不純物イオンが当該第２層多結晶シ
リコン膜４ａを突き抜けて了うことがあり、しかも、こ
の不純物イオンの突き抜け量が安定しないために、形成
されるソース・ドレイン領域４の不純物濃度を精度よく
制御し得ないほか、レジストパターン６をマスクにした
不純物のイオン注入では、ゲート電極１に対して、同一
の関係位置に再現性よくソース・ドレイン領域４を形成
するのが困難であるという問題点があった。
各工程を経て構成される従来のＴＦＴの場合には、ソー
ス・ドレイン領域４を薄膜にされた第２層多結晶シリコ
ン膜４ａへの不純物のイオン注入によって形成させるの
で、イオン注入時に不純物イオンが当該第２層多結晶シ
リコン膜４ａを突き抜けて了うことがあり、しかも、こ
の不純物イオンの突き抜け量が安定しないために、形成
されるソース・ドレイン領域４の不純物濃度を精度よく
制御し得ないほか、レジストパターン６をマスクにした
不純物のイオン注入では、ゲート電極１に対して、同一
の関係位置に再現性よくソース・ドレイン領域４を形成
するのが困難であるという問題点があった。
【００１３】また、一方，上記ＴＦＴにおいて、ＬＤＤ
構造を採用する場合には、ゲート電極１によるシャドウ
ウイングを利用した斜め回転イオン注入を行なうことで
、低濃度ソース・ドレイン領域４を形成するために、そ
の不純物の濃度，幅などに制約を受けるという不都合が
あった。
構造を採用する場合には、ゲート電極１によるシャドウ
ウイングを利用した斜め回転イオン注入を行なうことで
、低濃度ソース・ドレイン領域４を形成するために、そ
の不純物の濃度，幅などに制約を受けるという不都合が
あった。
【００１４】この発明は、このような従来の問題点を解
消するためになされたもので、その目的とするところは
、ＴＦＴの製造に際して、ソース・ドレイン領域におけ
る不純物の濃度を精度よく制御すると共に、当該ソース
・ドレイン領域を再現性よく形成し得るようにさせ、併
せて、ＬＤＤ構造のための低濃度ソース・ドレイン領域
の形成についても同様に、不純物濃度，幅を精度よく自
由に、しかも、再現性よく形成し得るようにさせた，こ
の種の半導体装置の製造方法，こゝでは、チャネル領域
に薄膜多結晶シリコンを用いたＭＯＳ型電界効果トラン
ジスタの製造方法を提供することである。
消するためになされたもので、その目的とするところは
、ＴＦＴの製造に際して、ソース・ドレイン領域におけ
る不純物の濃度を精度よく制御すると共に、当該ソース
・ドレイン領域を再現性よく形成し得るようにさせ、併
せて、ＬＤＤ構造のための低濃度ソース・ドレイン領域
の形成についても同様に、不純物濃度，幅を精度よく自
由に、しかも、再現性よく形成し得るようにさせた，こ
の種の半導体装置の製造方法，こゝでは、チャネル領域
に薄膜多結晶シリコンを用いたＭＯＳ型電界効果トラン
ジスタの製造方法を提供することである。
【００１５】
【課題を解決するための手段】前記目的を達成するため
に、この発明の第１の発明に係る半導体装置の製造方法
は、チャネル領域に薄膜多結晶シリコンを用いるＭＯＳ
型電界効果トランジスタの製造方法であって、絶縁層上
に、ゲート電極，およびゲート酸化膜を順次に形成した
後、第１導電形の不純物を含む多結晶，もしくは単結晶
シリコン膜を形成する工程と、前記多結晶，もしくは単
結晶シリコン膜上に、第２導電形の不純物を含む第１の
酸化膜を形成し、かつ当該第１の酸化膜をパターニング
して、チャネル領域の対応範囲に相当する部分に第２導
電形の不純物の拡散源となる第１の酸化膜を残す工程と
、熱処理によって、前記多結晶，もしくは単結晶シリコ
ン膜の該当領域部分に対して、前記第１の酸化膜から第
２導電形の不純物を拡散させて第２導電形のチャネル領
域を選択形成させ、かつ残余の領域部分をソース・ドレ
イン領域とする工程とを、少なくとも含むことを特徴と
するものである。
に、この発明の第１の発明に係る半導体装置の製造方法
は、チャネル領域に薄膜多結晶シリコンを用いるＭＯＳ
型電界効果トランジスタの製造方法であって、絶縁層上
に、ゲート電極，およびゲート酸化膜を順次に形成した
後、第１導電形の不純物を含む多結晶，もしくは単結晶
シリコン膜を形成する工程と、前記多結晶，もしくは単
結晶シリコン膜上に、第２導電形の不純物を含む第１の
酸化膜を形成し、かつ当該第１の酸化膜をパターニング
して、チャネル領域の対応範囲に相当する部分に第２導
電形の不純物の拡散源となる第１の酸化膜を残す工程と
、熱処理によって、前記多結晶，もしくは単結晶シリコ
ン膜の該当領域部分に対して、前記第１の酸化膜から第
２導電形の不純物を拡散させて第２導電形のチャネル領
域を選択形成させ、かつ残余の領域部分をソース・ドレ
イン領域とする工程とを、少なくとも含むことを特徴と
するものである。
【００１６】この発明の第２の発明に係る半導体装置の
製造方法は、チャネル領域に薄膜多結晶シリコンを用い
るＭＯＳ型電界効果トランジスタの製造方法であって、
絶縁層上に、ゲート電極，およびゲート酸化膜を順次に
形成した後、第１導電形の不純物を含む多結晶，もしく
は単結晶シリコン膜を形成する工程と、前記多結晶，も
しくは単結晶シリコン膜上に、第２導電形の不純物を含
む第１の酸化膜を形成し、かつ当該第１の酸化膜をパタ
ーニングして、チャネル領域の対応範囲に相当する部分
に第２導電形の不純物の拡散源となる第１の酸化膜を残
す工程と、前記残された第１の酸化膜を含む多結晶，も
しくは単結晶シリコン膜上に、当該第１の酸化膜よりも
低濃度の第２導電形の不純物をドーピングした第２の酸
化膜を形成する工程と、前記第２の酸化膜をエッチバッ
クして、前記第１の酸化膜の各側壁面部に第２導電形の
不純物の拡散源となる第２の酸化膜の枠付けを行なう工
程と、熱処理によって、前記多結晶，もしくは単結晶シ
リコン膜の該当領域部分に対して、前記第１の酸化膜か
ら第２導電形の不純物を拡散させて第２導電形のチャネ
ル領域を選択形成させ、かつ前記枠付けされた第２の酸
化膜からの拡散によって低濃度の第１導電形領域を選択
形成させ、かつ残余の領域部分をソース・ドレイン領域
とする工程とを、少なくとも含むことを特徴とするもの
である。
製造方法は、チャネル領域に薄膜多結晶シリコンを用い
るＭＯＳ型電界効果トランジスタの製造方法であって、
絶縁層上に、ゲート電極，およびゲート酸化膜を順次に
形成した後、第１導電形の不純物を含む多結晶，もしく
は単結晶シリコン膜を形成する工程と、前記多結晶，も
しくは単結晶シリコン膜上に、第２導電形の不純物を含
む第１の酸化膜を形成し、かつ当該第１の酸化膜をパタ
ーニングして、チャネル領域の対応範囲に相当する部分
に第２導電形の不純物の拡散源となる第１の酸化膜を残
す工程と、前記残された第１の酸化膜を含む多結晶，も
しくは単結晶シリコン膜上に、当該第１の酸化膜よりも
低濃度の第２導電形の不純物をドーピングした第２の酸
化膜を形成する工程と、前記第２の酸化膜をエッチバッ
クして、前記第１の酸化膜の各側壁面部に第２導電形の
不純物の拡散源となる第２の酸化膜の枠付けを行なう工
程と、熱処理によって、前記多結晶，もしくは単結晶シ
リコン膜の該当領域部分に対して、前記第１の酸化膜か
ら第２導電形の不純物を拡散させて第２導電形のチャネ
ル領域を選択形成させ、かつ前記枠付けされた第２の酸
化膜からの拡散によって低濃度の第１導電形領域を選択
形成させ、かつ残余の領域部分をソース・ドレイン領域
とする工程とを、少なくとも含むことを特徴とするもの
である。
【００１７】この発明の第３の発明に係る半導体装置の
製造方法は、チャネル領域に薄膜多結晶シリコンを用い
るＭＯＳ型電界効果トランジスタの製造方法であって、
絶縁層上に、ゲート電極，およびゲート酸化膜を順次に
形成した後、第１導電形の不純物を含む多結晶，もしく
は単結晶シリコン膜を形成する工程と、前記多結晶，も
しくは単結晶シリコン膜上に、第２導電形の不純物を含
む第１の酸化膜を形成する工程と、前記第１の酸化膜を
エッチバックして、前記ゲート電極のゲート酸化膜を介
した各側壁面部に、セルフアラインで第２導電形の不純
物の拡散源となる第１の酸化膜の枠付けを行なう工程と
、熱処理によって、前記多結晶，もしくは単結晶シリコ
ン膜の該当領域部分に対し、前記枠付けされた第１の酸
化膜から第２導電形の不純物を拡散させて第２導電形の
チャネル領域を選択形成させ、かつ残余の領域部分をソ
ース・ドレイン領域とする工程とを、少なくとも含むこ
とを特徴とするものである。
製造方法は、チャネル領域に薄膜多結晶シリコンを用い
るＭＯＳ型電界効果トランジスタの製造方法であって、
絶縁層上に、ゲート電極，およびゲート酸化膜を順次に
形成した後、第１導電形の不純物を含む多結晶，もしく
は単結晶シリコン膜を形成する工程と、前記多結晶，も
しくは単結晶シリコン膜上に、第２導電形の不純物を含
む第１の酸化膜を形成する工程と、前記第１の酸化膜を
エッチバックして、前記ゲート電極のゲート酸化膜を介
した各側壁面部に、セルフアラインで第２導電形の不純
物の拡散源となる第１の酸化膜の枠付けを行なう工程と
、熱処理によって、前記多結晶，もしくは単結晶シリコ
ン膜の該当領域部分に対し、前記枠付けされた第１の酸
化膜から第２導電形の不純物を拡散させて第２導電形の
チャネル領域を選択形成させ、かつ残余の領域部分をソ
ース・ドレイン領域とする工程とを、少なくとも含むこ
とを特徴とするものである。
【００１８】この発明の第４の発明に係る半導体装置の
製造方法は、チャネル領域に薄膜多結晶シリコンを用い
るＭＯＳ型電界効果トランジスタの製造方法であって、
絶縁層上に、ゲート電極，およびゲート酸化膜を順次に
形成した後、第１導電形の不純物を含む多結晶，もしく
は単結晶シリコン膜を形成する工程と、前記多結晶，も
しくは単結晶シリコン膜上に、第２導電形の不純物を含
む第１の酸化膜を形成する工程と、前記第１の酸化膜を
エッチバックして、前記ゲート電極のゲート酸化膜を介
した各側壁面部に、セルフアラインで第２導電形の不純
物の拡散源となる第１の酸化膜の枠付けを行なう工程と
、前記枠付けされた第１の酸化膜と多結晶，もしくは単
結晶シリコン膜上に、当該第１の酸化膜よりも低濃度の
第２導電形の不純物を含む第３の酸化膜を形成する工程
と、前記第３の酸化膜をエッチバックして、前記枠付け
された第１の酸化膜の各側壁面部に重ねて第２導電形の
不純物の拡散源となる低濃度の第３の酸化膜の枠付けを
行なう工程と、熱処理によって、前記多結晶，もしくは
単結晶シリコン膜の該当領域部分に対し、前記枠付けさ
れた第１の酸化膜から第２導電形の不純物を拡散させて
第２導電形のチャネル領域を選択形成させ、かつ前記重
ねて枠付けされた第３の酸化膜からの拡散によって低濃
度の第１導電形領域を選択形成させ、かつ残余の領域部
分をソース・ドレイン領域とする工程とを、少なくとも
含むことを特徴とするものである。
製造方法は、チャネル領域に薄膜多結晶シリコンを用い
るＭＯＳ型電界効果トランジスタの製造方法であって、
絶縁層上に、ゲート電極，およびゲート酸化膜を順次に
形成した後、第１導電形の不純物を含む多結晶，もしく
は単結晶シリコン膜を形成する工程と、前記多結晶，も
しくは単結晶シリコン膜上に、第２導電形の不純物を含
む第１の酸化膜を形成する工程と、前記第１の酸化膜を
エッチバックして、前記ゲート電極のゲート酸化膜を介
した各側壁面部に、セルフアラインで第２導電形の不純
物の拡散源となる第１の酸化膜の枠付けを行なう工程と
、前記枠付けされた第１の酸化膜と多結晶，もしくは単
結晶シリコン膜上に、当該第１の酸化膜よりも低濃度の
第２導電形の不純物を含む第３の酸化膜を形成する工程
と、前記第３の酸化膜をエッチバックして、前記枠付け
された第１の酸化膜の各側壁面部に重ねて第２導電形の
不純物の拡散源となる低濃度の第３の酸化膜の枠付けを
行なう工程と、熱処理によって、前記多結晶，もしくは
単結晶シリコン膜の該当領域部分に対し、前記枠付けさ
れた第１の酸化膜から第２導電形の不純物を拡散させて
第２導電形のチャネル領域を選択形成させ、かつ前記重
ねて枠付けされた第３の酸化膜からの拡散によって低濃
度の第１導電形領域を選択形成させ、かつ残余の領域部
分をソース・ドレイン領域とする工程とを、少なくとも
含むことを特徴とするものである。
【００１９】
【作用】従って、この発明の第１の発明に係る半導体装
置の製造方法では、第１導電形の不純物を含む多結晶，
もしくは単結晶シリコン膜を形成し、また、その上に第
２導電形の不純物を含む第１の酸化膜を形成すると共に
、これをチャネル領域対応に選択的にパターニングして
第２導電形の不純物の拡散源としておき、熱処理に伴う
多結晶，もしくは単結晶シリコン膜の該当領域部分への
不純物の拡散により、導電形を反転させて第２導電形の
チャネル領域を選択形成でき、かつ残余の領域部分をソ
ース・ドレイン領域にし得るもので、このように、予め
不純物を含む多結晶，もしくは単結晶シリコン膜を用い
るために、ソース・ドレイン領域の不純物濃度の制御が
可能になる。
置の製造方法では、第１導電形の不純物を含む多結晶，
もしくは単結晶シリコン膜を形成し、また、その上に第
２導電形の不純物を含む第１の酸化膜を形成すると共に
、これをチャネル領域対応に選択的にパターニングして
第２導電形の不純物の拡散源としておき、熱処理に伴う
多結晶，もしくは単結晶シリコン膜の該当領域部分への
不純物の拡散により、導電形を反転させて第２導電形の
チャネル領域を選択形成でき、かつ残余の領域部分をソ
ース・ドレイン領域にし得るもので、このように、予め
不純物を含む多結晶，もしくは単結晶シリコン膜を用い
るために、ソース・ドレイン領域の不純物濃度の制御が
可能になる。
【００２０】また、この発明の第２の発明に係る半導体
装置の製造方法では、同様に、第１導電形の不純物を含
む多結晶，もしくは単結晶シリコン膜の形成と、その上
の第２導電形の不純物を含む第１の酸化膜の形成，およ
びそのチャネル領域に対応する部分にのみ不純物の拡散
源として残すパターニングとを行ない、かつ不純物の拡
散源としての第１の酸化膜の各側壁面部に重ねて、低濃
度第２導電形の不純物の拡散源となる第２の酸化膜の枠
付けしておき、熱処理に伴う多結晶，もしくは単結晶シ
リコン膜の該当領域部分への第１の酸化膜からの不純物
の拡散により、導電形を反転させてチャネル領域を、枠
付けされた第２の酸化膜からの不純物の拡散により低濃
度領域をそれぞれに選択形成でき、かつ残余の領域部分
をソース・ドレイン領域にし得るもので、先の作用，効
果に併せて、ＬＤＤ構造での不純物濃度，幅などの制御
が可能になる。
装置の製造方法では、同様に、第１導電形の不純物を含
む多結晶，もしくは単結晶シリコン膜の形成と、その上
の第２導電形の不純物を含む第１の酸化膜の形成，およ
びそのチャネル領域に対応する部分にのみ不純物の拡散
源として残すパターニングとを行ない、かつ不純物の拡
散源としての第１の酸化膜の各側壁面部に重ねて、低濃
度第２導電形の不純物の拡散源となる第２の酸化膜の枠
付けしておき、熱処理に伴う多結晶，もしくは単結晶シ
リコン膜の該当領域部分への第１の酸化膜からの不純物
の拡散により、導電形を反転させてチャネル領域を、枠
付けされた第２の酸化膜からの不純物の拡散により低濃
度領域をそれぞれに選択形成でき、かつ残余の領域部分
をソース・ドレイン領域にし得るもので、先の作用，効
果に併せて、ＬＤＤ構造での不純物濃度，幅などの制御
が可能になる。
【００２１】また、この発明の第３の発明に係る半導体
装置の製造方法では、同様に、第１導電形の不純物を含
む多結晶，もしくは単結晶シリコン膜の形成と、その上
の第２導電形の不純物を含む第１の酸化膜の形成，およ
びこれをエッチバックしてゲート電極のゲート酸化膜を
介した各側壁面部に、セルフアラインで第２導電形の不
純物の拡散源となる第１の酸化膜の枠付けとをなしてお
き、熱処理に伴う多結晶，もしくは単結晶シリコン膜の
該当領域部分への，枠付けされた第１の酸化膜からの不
純物の拡散により、導電形を反転させてチャネル領域を
選択形成でき、かつ残余の領域部分をソース・ドレイン
領域にし得るもので、先の作用，効果に併せて、ゲート
電極に対するソース・ドレイン領域の再現性のよい形成
が可能になる。
装置の製造方法では、同様に、第１導電形の不純物を含
む多結晶，もしくは単結晶シリコン膜の形成と、その上
の第２導電形の不純物を含む第１の酸化膜の形成，およ
びこれをエッチバックしてゲート電極のゲート酸化膜を
介した各側壁面部に、セルフアラインで第２導電形の不
純物の拡散源となる第１の酸化膜の枠付けとをなしてお
き、熱処理に伴う多結晶，もしくは単結晶シリコン膜の
該当領域部分への，枠付けされた第１の酸化膜からの不
純物の拡散により、導電形を反転させてチャネル領域を
選択形成でき、かつ残余の領域部分をソース・ドレイン
領域にし得るもので、先の作用，効果に併せて、ゲート
電極に対するソース・ドレイン領域の再現性のよい形成
が可能になる。
【００２２】さらに、この発明の第４の発明に係る半導
体装置の製造方法では、同様に、第１導電形の不純物を
含む多結晶，もしくは単結晶シリコン膜の形成と、その
上の第２導電形の不純物を含む第１の酸化膜の形成，お
よびこれをエッチバックしてゲート電極のゲート酸化膜
を介した各側壁面部に、セルフアラインで第２導電形の
不純物の拡散源となる第１の酸化膜の枠付けと、その上
の低濃度第２導電形の不純物を含む第３の酸化膜の形成
，およびこれをエッチバックして、第１の酸化膜の各側
壁面部に重ねて、低濃度第２導電形の不純物の拡散源と
なる第３の酸化膜の枠付けとをなしておき、熱処理に伴
う多結晶，もしくは単結晶シリコン膜の該当領域部分へ
の，一方の枠付けされた第１の酸化膜からの不純物の拡
散によって、導電形を反転させてチャネル領域を、他方
の枠付けされた第２の酸化膜からの不純物の拡散により
、ＬＤＤ構造のための低濃度領域をそれぞれに選択形成
でき、かつ残余の領域部分をソース・ドレイン領域にし
得るもので、先の作用，効果に併せて、ＬＤＤ構造での
不純物濃度，幅などの制御と、ゲート電極に対するソー
ス・ドレイン領域の再現性のよい形成とが可能になる。
体装置の製造方法では、同様に、第１導電形の不純物を
含む多結晶，もしくは単結晶シリコン膜の形成と、その
上の第２導電形の不純物を含む第１の酸化膜の形成，お
よびこれをエッチバックしてゲート電極のゲート酸化膜
を介した各側壁面部に、セルフアラインで第２導電形の
不純物の拡散源となる第１の酸化膜の枠付けと、その上
の低濃度第２導電形の不純物を含む第３の酸化膜の形成
，およびこれをエッチバックして、第１の酸化膜の各側
壁面部に重ねて、低濃度第２導電形の不純物の拡散源と
なる第３の酸化膜の枠付けとをなしておき、熱処理に伴
う多結晶，もしくは単結晶シリコン膜の該当領域部分へ
の，一方の枠付けされた第１の酸化膜からの不純物の拡
散によって、導電形を反転させてチャネル領域を、他方
の枠付けされた第２の酸化膜からの不純物の拡散により
、ＬＤＤ構造のための低濃度領域をそれぞれに選択形成
でき、かつ残余の領域部分をソース・ドレイン領域にし
得るもので、先の作用，効果に併せて、ＬＤＤ構造での
不純物濃度，幅などの制御と、ゲート電極に対するソー
ス・ドレイン領域の再現性のよい形成とが可能になる。
【００２３】
【実施例】以下，この発明に係る半導体装置の製造方法
の実施例につき、図１ないし図１４を参照して詳細に説
明する。
の実施例につき、図１ないし図１４を参照して詳細に説
明する。
【００２４】図１ないし図５はこの発明の第１の発明に
係る半導体装置の製造方法の一実施例（第１実施例）を
適用したチャネル領域に薄膜多結晶シリコンを用いるＭ
ＯＳ型電界効果トランジスタ，つまり、こゝでは、ＴＦ
Ｔの製造方法の主要な工程を順次模式的に示すそれぞれ
に断面図である。
係る半導体装置の製造方法の一実施例（第１実施例）を
適用したチャネル領域に薄膜多結晶シリコンを用いるＭ
ＯＳ型電界効果トランジスタ，つまり、こゝでは、ＴＦ
Ｔの製造方法の主要な工程を順次模式的に示すそれぞれ
に断面図である。
【００２５】すなわち、この第１実施例方法においては
、まず、絶縁層１１上に、例えば、３００ｎｍ程度の厚
さの第１層多結晶シリコン膜を堆積させ、かつ周知のリ
ソグラフィ法と選択エッチング法とによりパターニング
してゲート電極１２を選択的に形成する（図１）。
、まず、絶縁層１１上に、例えば、３００ｎｍ程度の厚
さの第１層多結晶シリコン膜を堆積させ、かつ周知のリ
ソグラフィ法と選択エッチング法とによりパターニング
してゲート電極１２を選択的に形成する（図１）。
【００２６】次に、前記ゲート電極１２を含む絶縁層１
１上に、減圧ＣＶＤ法によって、例えば、４０ｎｍ程度
の厚さのシリコン酸化膜を堆積させてゲート酸化膜１３
とした上で、続いて、例えば、３０ｎｍ程度の厚さの後
に能動層となるｐ型不純物をドーピングした第２層多結
晶（もしくは単結晶）シリコン膜１４ａを堆積させる（
図２）。
１上に、減圧ＣＶＤ法によって、例えば、４０ｎｍ程度
の厚さのシリコン酸化膜を堆積させてゲート酸化膜１３
とした上で、続いて、例えば、３０ｎｍ程度の厚さの後
に能動層となるｐ型不純物をドーピングした第２層多結
晶（もしくは単結晶）シリコン膜１４ａを堆積させる（
図２）。
【００２７】また、前記第２層多結晶シリコン膜１４ａ
上に、ＣＶＤ法によって、ｎ型不純物をドーピングした
第１の酸化膜１５ａを堆積させ、かつその上に、リソグ
ラフィ法によりチャネル領域に対応する範囲１６内でレ
ジストパターン１７を形成する（図３）。
上に、ＣＶＤ法によって、ｎ型不純物をドーピングした
第１の酸化膜１５ａを堆積させ、かつその上に、リソグ
ラフィ法によりチャネル領域に対応する範囲１６内でレ
ジストパターン１７を形成する（図３）。
【００２８】さらに、前記レジストパターン１７をマス
クに用い、前記第１の酸化膜１５ａをパターニングする
ことにより、前記チャネル領域の対応範囲１６に相当す
る部分に対し、ｎ型不純物の拡散源となる第１の酸化膜
１５を残した上で、例えば、９００℃，３０分程度のド
ライブ（熱処理）により、前記第２層多結晶シリコン膜
１４ａの該当領域部分に対して、当該パターニングされ
た第１の酸化膜１５からｎ型ドーパントを拡散させるこ
とで、当該領域の導電形を反転させて各ｎ型チャネル領
域１８を選択的に形成させると共に、当該ｎ型チャネル
領域１８を挟んだ残余の各領域部分にソース・ドレイン
領域１４が得られる（図４）。
クに用い、前記第１の酸化膜１５ａをパターニングする
ことにより、前記チャネル領域の対応範囲１６に相当す
る部分に対し、ｎ型不純物の拡散源となる第１の酸化膜
１５を残した上で、例えば、９００℃，３０分程度のド
ライブ（熱処理）により、前記第２層多結晶シリコン膜
１４ａの該当領域部分に対して、当該パターニングされ
た第１の酸化膜１５からｎ型ドーパントを拡散させるこ
とで、当該領域の導電形を反転させて各ｎ型チャネル領
域１８を選択的に形成させると共に、当該ｎ型チャネル
領域１８を挟んだ残余の各領域部分にソース・ドレイン
領域１４が得られる（図４）。
【００２９】その後、必要に応じて前記ｎ型不純物の拡
散源としての第１の酸化膜１５を除去し（図５）、この
ようにして所期通りのＴＦＴを構成させ得るのである。
散源としての第１の酸化膜１５を除去し（図５）、この
ようにして所期通りのＴＦＴを構成させ得るのである。
【００３０】従って、上記のようにして製造される第１
実施例のＴＦＴの場合には、予め不純物を含む多結晶，
もしくは単結晶シリコン膜を用いるために、ソース・ド
レイン領域の不純物濃度の制御が可能になる。
実施例のＴＦＴの場合には、予め不純物を含む多結晶，
もしくは単結晶シリコン膜を用いるために、ソース・ド
レイン領域の不純物濃度の制御が可能になる。
【００３１】図６ないし図８はこの発明の第２の発明に
係る半導体装置の製造方法の一実施例（第２実施例）を
適用したチャネル領域に薄膜多結晶シリコン膜を用いる
ＭＯＳ型電界効果トランジスタ，こゝでは、ＬＤＤ（低
濃度ソース・ドレイン）構造によるＴＦＴの製造方法の
主要な工程を順次模式的に示すそれぞれに断面図である
。
係る半導体装置の製造方法の一実施例（第２実施例）を
適用したチャネル領域に薄膜多結晶シリコン膜を用いる
ＭＯＳ型電界効果トランジスタ，こゝでは、ＬＤＤ（低
濃度ソース・ドレイン）構造によるＴＦＴの製造方法の
主要な工程を順次模式的に示すそれぞれに断面図である
。
【００３２】すなわち、この第２実施例方法において、
前記ｎ型不純物をドーピングした第１の酸化膜１５ａを
パターニングして、ｎ型不純物の拡散源となる第１の酸
化膜１５を残すまでの工程は、前記第１実施例の場合と
全く同様である。続いて、前記残された第１の酸化膜１
５を含む第２層多結晶シリコン膜１４ａ上に、当該第１
の酸化膜１５よりも少ないドープ量で、同様に、ｎ型不
純物をドーピングした第２の酸化膜１９ａを堆積させる
（図６）。
前記ｎ型不純物をドーピングした第１の酸化膜１５ａを
パターニングして、ｎ型不純物の拡散源となる第１の酸
化膜１５を残すまでの工程は、前記第１実施例の場合と
全く同様である。続いて、前記残された第１の酸化膜１
５を含む第２層多結晶シリコン膜１４ａ上に、当該第１
の酸化膜１５よりも少ないドープ量で、同様に、ｎ型不
純物をドーピングした第２の酸化膜１９ａを堆積させる
（図６）。
【００３３】次に、前記状態において、前記第２の酸化
膜１９ａを全面エッチバックすることによって、前記ｎ
型不純物の拡散源となる第１の酸化膜１５の各側壁面部
に対し、ｎ型不純物の拡散源となるドープ量の少ない各
第２の酸化膜１９を枠付けする（図７）。
膜１９ａを全面エッチバックすることによって、前記ｎ
型不純物の拡散源となる第１の酸化膜１５の各側壁面部
に対し、ｎ型不純物の拡散源となるドープ量の少ない各
第２の酸化膜１９を枠付けする（図７）。
【００３４】そしてこゝでも、例えば、９００℃，３０
分程度のドライブ（熱処理）を行なうことによって、前
記ｐ型不純物をドーピングした第２層多結晶（もしくは
単結晶）シリコン膜１４ａの該当領域部分に対しては、
前記ドープ量の多い第１の酸化膜１５からのｎ型ドーパ
ントの拡散により、当該領域の導電形を反転させて各ｎ
型チャネル領域１８が選択的に形成され、かつ前記枠付
けされたドープ量の少ない各第２の酸化膜１９からの拡
散により、各低濃度のｐ型領域２０が選択的に形成され
ると共に、これらのｎ型チャネル領域１８と、その両側
の各低濃度ｐ型領域２０とを挟んだ残余の各領域部分に
ソース・ドレイン領域１４が得られるのであり、その後
、必要に応じて前記第１，および第２の各酸化膜１５，
１９を除去し（図８）、このようにして所期通りのＬＤ
Ｄ（低濃度ソース・ドレイン）構造によるＴＦＴを構成
させるのである。
分程度のドライブ（熱処理）を行なうことによって、前
記ｐ型不純物をドーピングした第２層多結晶（もしくは
単結晶）シリコン膜１４ａの該当領域部分に対しては、
前記ドープ量の多い第１の酸化膜１５からのｎ型ドーパ
ントの拡散により、当該領域の導電形を反転させて各ｎ
型チャネル領域１８が選択的に形成され、かつ前記枠付
けされたドープ量の少ない各第２の酸化膜１９からの拡
散により、各低濃度のｐ型領域２０が選択的に形成され
ると共に、これらのｎ型チャネル領域１８と、その両側
の各低濃度ｐ型領域２０とを挟んだ残余の各領域部分に
ソース・ドレイン領域１４が得られるのであり、その後
、必要に応じて前記第１，および第２の各酸化膜１５，
１９を除去し（図８）、このようにして所期通りのＬＤ
Ｄ（低濃度ソース・ドレイン）構造によるＴＦＴを構成
させるのである。
【００３５】従って、上記のようにして製造される第２
実施例のＬＤＤ構造ＴＦＴの場合には、先の作用，効果
に併せて、ＬＤＤ構造での不純物濃度，幅などの制御が
可能になる。
実施例のＬＤＤ構造ＴＦＴの場合には、先の作用，効果
に併せて、ＬＤＤ構造での不純物濃度，幅などの制御が
可能になる。
【００３６】図９ないし図１１はこの発明の第３の発明
に係る半導体装置の製造方法の一実施例（第３実施例）
を適用したチャネル領域に薄膜多結晶シリコン膜を用い
るＭＯＳ型電界効果トランジスタ，こゝでは、ＴＦＴの
製造方法の主要な工程を順次模式的に示すそれぞれに断
面図である。
に係る半導体装置の製造方法の一実施例（第３実施例）
を適用したチャネル領域に薄膜多結晶シリコン膜を用い
るＭＯＳ型電界効果トランジスタ，こゝでは、ＴＦＴの
製造方法の主要な工程を順次模式的に示すそれぞれに断
面図である。
【００３７】すなわち、この第３実施例方法において、
前記ｎ型不純物をドーピングした第１の酸化膜１５ａの
堆積までの工程は、前記第１実施例の場合と全く同様で
ある（図９）。
前記ｎ型不純物をドーピングした第１の酸化膜１５ａの
堆積までの工程は、前記第１実施例の場合と全く同様で
ある（図９）。
【００３８】次に、前記第１の酸化膜１５ａを全面エッ
チバックすることによって、前記ゲート電極１２のゲー
ト酸化膜１３を介したゲート領域に対応する範囲２１外
の各側壁面部に、セルフアラインでｎ型不純物の拡散源
となる各第１の酸化膜２２を枠付けする（図１０）。
チバックすることによって、前記ゲート電極１２のゲー
ト酸化膜１３を介したゲート領域に対応する範囲２１外
の各側壁面部に、セルフアラインでｎ型不純物の拡散源
となる各第１の酸化膜２２を枠付けする（図１０）。
【００３９】そしてこゝでも、例えば、９００℃，３０
分程度のドライブ（熱処理）を行なうことによって、前
記ｐ型不純物をドーピングした第２層多結晶（もしくは
単結晶）シリコン膜１４ａでのゲート領域の対応範囲２
１を含めた該当領域部分に対し、前記枠付けされた各第
１の酸化膜２２からのｎ型ドーパントの拡散により、当
該領域の導電形を反転させて各ｎ型チャネル領域１８が
選択的に形成されると共に、これらの各ｎ型チャネル領
域１８を挟んだ残余の各領域部分にソース・ドレイン領
域１４が得られるのであり、その後、必要に応じて前記
枠付けされた各第１の酸化膜２２を除去し（図１１）、
このようにして所期通りのＴＦＴを構成させるのである
。
分程度のドライブ（熱処理）を行なうことによって、前
記ｐ型不純物をドーピングした第２層多結晶（もしくは
単結晶）シリコン膜１４ａでのゲート領域の対応範囲２
１を含めた該当領域部分に対し、前記枠付けされた各第
１の酸化膜２２からのｎ型ドーパントの拡散により、当
該領域の導電形を反転させて各ｎ型チャネル領域１８が
選択的に形成されると共に、これらの各ｎ型チャネル領
域１８を挟んだ残余の各領域部分にソース・ドレイン領
域１４が得られるのであり、その後、必要に応じて前記
枠付けされた各第１の酸化膜２２を除去し（図１１）、
このようにして所期通りのＴＦＴを構成させるのである
。
【００４０】従って、上記のようにして製造された第３
実施例によるＴＦＴの場合には、先の作用，効果に併せ
て、ゲート電極に対するソース・ドレイン領域の再現性
のよい形成が可能になる。
実施例によるＴＦＴの場合には、先の作用，効果に併せ
て、ゲート電極に対するソース・ドレイン領域の再現性
のよい形成が可能になる。
【００４１】図１２ないし図１４はこの発明の第４の発
明に係る半導体装置の製造方法の一実施例（第４実施例
）を適用したチャネル領域に薄膜多結晶シリコン膜を用
いるＭＯＳ型電界効果トランジスタ，こゝでは、ＬＤＤ
（低濃度ソース・ドレイン）構造によるＴＦＴの製造方
法の主要な工程を順次模式的に示すそれぞれに断面図で
ある。
明に係る半導体装置の製造方法の一実施例（第４実施例
）を適用したチャネル領域に薄膜多結晶シリコン膜を用
いるＭＯＳ型電界効果トランジスタ，こゝでは、ＬＤＤ
（低濃度ソース・ドレイン）構造によるＴＦＴの製造方
法の主要な工程を順次模式的に示すそれぞれに断面図で
ある。
【００４２】すなわち、この第４実施例方法において、
前記ｎ型不純物をドーピングした第１の酸化膜１５ａの
堆積，および当該第１の酸化膜１５ａの全面エッチバッ
クによるゲート電極１２のゲート酸化膜１３を介した各
側壁面部へのｎ型不純物の拡散源となる第１の酸化膜２
２の枠付けまでの工程は、前記第３実施例の場合と全く
同様である。続いて、前記枠付けされた第１の酸化膜２
２を含む第２層多結晶シリコン膜１４ａ上に、当該第１
の酸化膜２２よりも少ないドープ量で、同様に、ｎ型不
純物をドーピングした第３の酸化膜２３ａを堆積させる
（図１２）。
前記ｎ型不純物をドーピングした第１の酸化膜１５ａの
堆積，および当該第１の酸化膜１５ａの全面エッチバッ
クによるゲート電極１２のゲート酸化膜１３を介した各
側壁面部へのｎ型不純物の拡散源となる第１の酸化膜２
２の枠付けまでの工程は、前記第３実施例の場合と全く
同様である。続いて、前記枠付けされた第１の酸化膜２
２を含む第２層多結晶シリコン膜１４ａ上に、当該第１
の酸化膜２２よりも少ないドープ量で、同様に、ｎ型不
純物をドーピングした第３の酸化膜２３ａを堆積させる
（図１２）。
【００４３】次に、前記状態において、前記第３の酸化
膜２３ａを全面エッチバックすることによって、前記ｎ
型不純物の拡散源となる枠付けされた各第１の酸化膜２
２の各側壁面部に、ｎ型不純物の拡散源となるドープ量
の少ない各第３の酸化膜２３を重ねて枠付けする（図１
３）。
膜２３ａを全面エッチバックすることによって、前記ｎ
型不純物の拡散源となる枠付けされた各第１の酸化膜２
２の各側壁面部に、ｎ型不純物の拡散源となるドープ量
の少ない各第３の酸化膜２３を重ねて枠付けする（図１
３）。
【００４４】そしてこゝでも、例えば、９００℃，３０
分程度のドライブ（熱処理）を行なうことによって、前
記ｐ型不純物をドーピングした第２層多結晶（もしくは
単結晶）シリコン膜１４ａの該当領域部分に対しては、
前記枠付けされたドープ量の多い各第１の酸化膜２２か
らのｎ型ドーパントの拡散により、当該領域の導電形を
反転させて各ｎ型チャネル領域１８が選択的に形成され
、かつ前記重ねて枠付けされたドープ量の少ない各第３
の酸化膜２３からの拡散により、各低濃度のｐ型領域２
０が選択的に形成されると共に、これらの各ｎ型チャネ
ル領域１８と、その両側の各低濃度ｐ型領域２０とを挟
んだ残余の各領域部分には、各ソース・ドレイン領域１
４が得られるのであり、その後、必要に応じて前記第１
，および第３の枠付けされた各酸化膜２２，２３を除去
し（図１４）、このようにして所期通りのＬＤＤ（低濃
度ソース・ドレイン）構造によるＴＦＴを構成させるの
である。
分程度のドライブ（熱処理）を行なうことによって、前
記ｐ型不純物をドーピングした第２層多結晶（もしくは
単結晶）シリコン膜１４ａの該当領域部分に対しては、
前記枠付けされたドープ量の多い各第１の酸化膜２２か
らのｎ型ドーパントの拡散により、当該領域の導電形を
反転させて各ｎ型チャネル領域１８が選択的に形成され
、かつ前記重ねて枠付けされたドープ量の少ない各第３
の酸化膜２３からの拡散により、各低濃度のｐ型領域２
０が選択的に形成されると共に、これらの各ｎ型チャネ
ル領域１８と、その両側の各低濃度ｐ型領域２０とを挟
んだ残余の各領域部分には、各ソース・ドレイン領域１
４が得られるのであり、その後、必要に応じて前記第１
，および第３の枠付けされた各酸化膜２２，２３を除去
し（図１４）、このようにして所期通りのＬＤＤ（低濃
度ソース・ドレイン）構造によるＴＦＴを構成させるの
である。
【００４５】従って、上記のようにして製造された第４
実施例のＬＤＤ構造ＴＦＴの場合には、先の作用，効果
に併せて、ＬＤＤ構造での不純物濃度，幅などの制御と
、ゲート電極に対するソース・ドレイン領域の再現性の
よい形成とが可能になる。
実施例のＬＤＤ構造ＴＦＴの場合には、先の作用，効果
に併せて、ＬＤＤ構造での不純物濃度，幅などの制御と
、ゲート電極に対するソース・ドレイン領域の再現性の
よい形成とが可能になる。
【００４６】
【発明の効果】以上、各実施例によって詳述したように
、この発明の第１の発明によれば、チャネル領域に薄膜
多結晶シリコンを用いるＭＯＳ型電界効果トランジスタ
の製造方法において、第１導電形の不純物を含む多結晶
，もしくは単結晶シリコン膜を形成させ、また、その上
に第２導電形の不純物を含む第１の酸化膜を形成させる
と共に、これをチャネル領域に対応する部分にのみ残す
ように選択的にパターニングして不純物の拡散源とし、
これを熱処理することで、多結晶，もしくは単結晶シリ
コン膜の該当領域部分への不純物の拡散により、導電形
を反転させてチャネル領域を選択形成させるようにし、
かつ残余の領域部分をそのまゝでソース・ドレイン領域
にさせたから、予め、不純物を含ませた多結晶，もしく
は単結晶シリコン膜によっては、ソース・ドレイン領域
の不純物濃度を高精度で効果的に制御でき、併せて、所
要のチャネル領域を容易に形成し得るのである。
、この発明の第１の発明によれば、チャネル領域に薄膜
多結晶シリコンを用いるＭＯＳ型電界効果トランジスタ
の製造方法において、第１導電形の不純物を含む多結晶
，もしくは単結晶シリコン膜を形成させ、また、その上
に第２導電形の不純物を含む第１の酸化膜を形成させる
と共に、これをチャネル領域に対応する部分にのみ残す
ように選択的にパターニングして不純物の拡散源とし、
これを熱処理することで、多結晶，もしくは単結晶シリ
コン膜の該当領域部分への不純物の拡散により、導電形
を反転させてチャネル領域を選択形成させるようにし、
かつ残余の領域部分をそのまゝでソース・ドレイン領域
にさせたから、予め、不純物を含ませた多結晶，もしく
は単結晶シリコン膜によっては、ソース・ドレイン領域
の不純物濃度を高精度で効果的に制御でき、併せて、所
要のチャネル領域を容易に形成し得るのである。
【００４７】また、この発明の第２の発明によれば、前
記と同様に、第１導電形の不純物を含む多結晶，もしく
は単結晶シリコン膜の形成と、その上の第２導電形の不
純物を含む第１の酸化膜の形成，およびそのチャネル領
域に対応する部分にのみ不純物の拡散源として残すパタ
ーニングとをなした後、当該不純物の拡散源としての第
１の酸化膜の各側壁面部に重ねて、低濃度第２導電形の
不純物の拡散源となる第２の酸化膜の枠付けをなし、こ
れを熱処理することで、多結晶，もしくは単結晶シリコ
ン膜の該当領域部分への，一方の第１の酸化膜からの不
純物の拡散により導電形を反転させてチャネル領域を選
択形成させ、他方の枠付けされた第２の酸化膜からの不
純物の拡散によりＬＤＤ構造のための低濃度領域を選択
形成させるようにし、かつ残余の領域部分をそのまゝで
ソース・ドレイン領域にさせたから、前記の作用，効果
に併せて、ＬＤＤ構造での不純物濃度，幅などを極めて
容易に制御し得るのである。
記と同様に、第１導電形の不純物を含む多結晶，もしく
は単結晶シリコン膜の形成と、その上の第２導電形の不
純物を含む第１の酸化膜の形成，およびそのチャネル領
域に対応する部分にのみ不純物の拡散源として残すパタ
ーニングとをなした後、当該不純物の拡散源としての第
１の酸化膜の各側壁面部に重ねて、低濃度第２導電形の
不純物の拡散源となる第２の酸化膜の枠付けをなし、こ
れを熱処理することで、多結晶，もしくは単結晶シリコ
ン膜の該当領域部分への，一方の第１の酸化膜からの不
純物の拡散により導電形を反転させてチャネル領域を選
択形成させ、他方の枠付けされた第２の酸化膜からの不
純物の拡散によりＬＤＤ構造のための低濃度領域を選択
形成させるようにし、かつ残余の領域部分をそのまゝで
ソース・ドレイン領域にさせたから、前記の作用，効果
に併せて、ＬＤＤ構造での不純物濃度，幅などを極めて
容易に制御し得るのである。
【００４８】また、この発明の第３の発明によれば、前
記と同様に、第１導電形の不純物を含む多結晶，もしく
は単結晶シリコン膜の形成と、その上の第２導電形の不
純物を含む第１の酸化膜の形成，およびこれをエッチバ
ックして、ゲート電極のゲート酸化膜を介した各側壁面
部に、セルフアラインで第２導電形の不純物の拡散源と
なる第１の酸化膜の枠付けとをなし、これを熱処理する
ことで、多結晶，もしくは単結晶シリコン膜の該当領域
部分への枠付けされた第１の酸化膜からの不純物の拡散
により、導電形を反転させてチャネル領域を選択形成さ
せるようにし、かつ残余の領域部分をそのまゝでソース
・ドレイン領域にさせたから、前記の作用，効果に併せ
て、ゲート電極に対するソース・ドレイン領域の関係位
置を再現性よく容易に形成し得るのである。
記と同様に、第１導電形の不純物を含む多結晶，もしく
は単結晶シリコン膜の形成と、その上の第２導電形の不
純物を含む第１の酸化膜の形成，およびこれをエッチバ
ックして、ゲート電極のゲート酸化膜を介した各側壁面
部に、セルフアラインで第２導電形の不純物の拡散源と
なる第１の酸化膜の枠付けとをなし、これを熱処理する
ことで、多結晶，もしくは単結晶シリコン膜の該当領域
部分への枠付けされた第１の酸化膜からの不純物の拡散
により、導電形を反転させてチャネル領域を選択形成さ
せるようにし、かつ残余の領域部分をそのまゝでソース
・ドレイン領域にさせたから、前記の作用，効果に併せ
て、ゲート電極に対するソース・ドレイン領域の関係位
置を再現性よく容易に形成し得るのである。
【００４９】さらに、この発明の第４の発明によれば、
前記と同様に、第１導電形の不純物を含む多結晶，もし
くは単結晶シリコン膜の形成と、その上の第２導電形の
不純物を含む第１の酸化膜の形成，およびこれをエッチ
バックして、ゲート電極のゲート酸化膜を介した各側壁
面部にセルフアラインで第２導電形の不純物の拡散源と
なる第１の酸化膜の枠付けと、その上の低濃度第２導電
形の不純物を含む第３の酸化膜の形成，およびこれをエ
ッチバックして、第１の酸化膜の各側壁面部に重ねて、
低濃度第２導電形の不純物の拡散源となる第３の酸化膜
の枠付けとをなし、これを熱処理することで、多結晶，
もしくは単結晶シリコン膜の該当領域部分への，一方の
枠付けされた第１の酸化膜からの不純物の拡散により、
導電形を反転させてチャネル領域を選択形成させると共
に、他方の枠付けされた第２の酸化膜からの不純物の拡
散により、ＬＤＤ構造のための低濃度領域を選択形成さ
せるようにし、かつ残余の領域部分をそのまゝでソース
・ドレイン領域にさせたから、前記の作用，効果に併せ
て、ＬＤＤ構造での不純物濃度，幅などを極めて容易に
制御できるほか、ゲート電極に対するソース・ドレイン
領域の関係位置を再現性よく形成し得るのである。
前記と同様に、第１導電形の不純物を含む多結晶，もし
くは単結晶シリコン膜の形成と、その上の第２導電形の
不純物を含む第１の酸化膜の形成，およびこれをエッチ
バックして、ゲート電極のゲート酸化膜を介した各側壁
面部にセルフアラインで第２導電形の不純物の拡散源と
なる第１の酸化膜の枠付けと、その上の低濃度第２導電
形の不純物を含む第３の酸化膜の形成，およびこれをエ
ッチバックして、第１の酸化膜の各側壁面部に重ねて、
低濃度第２導電形の不純物の拡散源となる第３の酸化膜
の枠付けとをなし、これを熱処理することで、多結晶，
もしくは単結晶シリコン膜の該当領域部分への，一方の
枠付けされた第１の酸化膜からの不純物の拡散により、
導電形を反転させてチャネル領域を選択形成させると共
に、他方の枠付けされた第２の酸化膜からの不純物の拡
散により、ＬＤＤ構造のための低濃度領域を選択形成さ
せるようにし、かつ残余の領域部分をそのまゝでソース
・ドレイン領域にさせたから、前記の作用，効果に併せ
て、ＬＤＤ構造での不純物濃度，幅などを極めて容易に
制御できるほか、ゲート電極に対するソース・ドレイン
領域の関係位置を再現性よく形成し得るのである。
【図１】この発明の第１の発明の一実施例（第１実施例
）を適用したチャネル領域に薄膜多結晶シリコンを用い
るＭＯＳ型電界効果トランジスタ，こゝでは、ＴＦＴの
製造方法における第１層多結晶シリコン膜によるゲート
電極の形成までの工程を模式的に示す断面図である。
）を適用したチャネル領域に薄膜多結晶シリコンを用い
るＭＯＳ型電界効果トランジスタ，こゝでは、ＴＦＴの
製造方法における第１層多結晶シリコン膜によるゲート
電極の形成までの工程を模式的に示す断面図である。
【図２】同上製造方法におけるゲート酸化膜，および第
２層多結晶シリコン膜の各形成までの工程を模式的に示
す断面図である。
２層多結晶シリコン膜の各形成までの工程を模式的に示
す断面図である。
【図３】同上製造方法における第１の酸化膜，およびレ
ジストパターンの各形成までの工程を模式的に示す断面
図である。
ジストパターンの各形成までの工程を模式的に示す断面
図である。
【図４】同上製造方法における第１の酸化膜をパターニ
ングし、かつ第２層多結晶シリコン膜によるチャネル領
域，およびソース・ドレイン領域の各形成までの工程を
模式的に示す断面図である。
ングし、かつ第２層多結晶シリコン膜によるチャネル領
域，およびソース・ドレイン領域の各形成までの工程を
模式的に示す断面図である。
【図５】同上製造方法におけるパターニングされた第１
の酸化膜の除去までの工程を模式的に示す断面図である
。
の酸化膜の除去までの工程を模式的に示す断面図である
。
【図６】この発明の第２の発明の一実施例（第２実施例
）を適用したチャネル領域に薄膜多結晶シリコンを用い
るＭＯＳ型電界効果トランジスタ，こゝでは、ＬＤＤ構
造によるＴＦＴの製造方法における第１層多結晶シリコ
ン膜によるゲート電極，ゲート酸化膜，第２層多結晶シ
リコン膜，第１の酸化膜の各形成，および第１の酸化膜
をパターニングし、かつ第２の酸化膜の形成までの工程
を模式的に示す断面図である。
）を適用したチャネル領域に薄膜多結晶シリコンを用い
るＭＯＳ型電界効果トランジスタ，こゝでは、ＬＤＤ構
造によるＴＦＴの製造方法における第１層多結晶シリコ
ン膜によるゲート電極，ゲート酸化膜，第２層多結晶シ
リコン膜，第１の酸化膜の各形成，および第１の酸化膜
をパターニングし、かつ第２の酸化膜の形成までの工程
を模式的に示す断面図である。
【図７】同上製造方法における枠付けされた第２の酸化
膜の形成までの工程を模式的に示す断面図である。
膜の形成までの工程を模式的に示す断面図である。
【図８】同上製造方法における第２層多結晶シリコン膜
によるチャネル領域，低濃度領域，ソース・ドレイン領
域の各形成，およびパターニングされた第１，枠付けさ
れた第２の各酸化膜の各除去までの工程を模式的に示す
断面図である。
によるチャネル領域，低濃度領域，ソース・ドレイン領
域の各形成，およびパターニングされた第１，枠付けさ
れた第２の各酸化膜の各除去までの工程を模式的に示す
断面図である。
【図９】この発明の第３の発明の一実施例（第３実施例
）を適用したチャネル領域に薄膜多結晶シリコン膜を用
いるＭＯＳ型電界効果トランジスタ，こゝでは、ＴＦＴ
の製造方法における第１層多結晶シリコン膜によるゲー
ト電極，ゲート酸化膜，第２層多結晶シリコン膜，およ
び第１の酸化膜の各形成までの工程を模式的に示す断面
図である。
）を適用したチャネル領域に薄膜多結晶シリコン膜を用
いるＭＯＳ型電界効果トランジスタ，こゝでは、ＴＦＴ
の製造方法における第１層多結晶シリコン膜によるゲー
ト電極，ゲート酸化膜，第２層多結晶シリコン膜，およ
び第１の酸化膜の各形成までの工程を模式的に示す断面
図である。
【図１０】同上製造方法における枠付けされた第１の酸
化膜の形成までの工程を模式的に示す断面図である。
化膜の形成までの工程を模式的に示す断面図である。
【図１１】同上製造方法における第２層多結晶シリコン
膜によるチャネル領域，ソース・ドレイン領域の各形成
，および枠付けされた第１の酸化膜の除去までの工程を
模式的に示す断面図である。
膜によるチャネル領域，ソース・ドレイン領域の各形成
，および枠付けされた第１の酸化膜の除去までの工程を
模式的に示す断面図である。
【図１２】この発明の第４の発明の一実施例（第４実施
例）を適用したチャネル領域に薄膜多結晶シリコン膜を
用いるＭＯＳ型電界効果トランジスタ，こゝでは、ＬＤ
Ｄ（低濃度ソース・ドレイン）構造によるＴＦＴの製造
方法における第１層多結晶シリコン膜によるゲート電極
，ゲート酸化膜，第２層多結晶シリコン膜，第１の酸化
膜の各形成，および第１の酸化膜を枠付けし、かつ第３
の酸化膜の形成までの工程を模式的に示す断面図である
。
例）を適用したチャネル領域に薄膜多結晶シリコン膜を
用いるＭＯＳ型電界効果トランジスタ，こゝでは、ＬＤ
Ｄ（低濃度ソース・ドレイン）構造によるＴＦＴの製造
方法における第１層多結晶シリコン膜によるゲート電極
，ゲート酸化膜，第２層多結晶シリコン膜，第１の酸化
膜の各形成，および第１の酸化膜を枠付けし、かつ第３
の酸化膜の形成までの工程を模式的に示す断面図である
。
【図１３】同上製造方法における枠付けされた第１の酸
化膜に重ねる枠付けされた第３の酸化膜の形成までの工
程を模式的に示す断面図である。
化膜に重ねる枠付けされた第３の酸化膜の形成までの工
程を模式的に示す断面図である。
【図１４】同上製造方法における第２層多結晶シリコン
膜によるチャネル領域，低濃度領域，ソース・ドレイン
領域の各形成，および枠付けされた第１，第２の酸化膜
の各除去までの工程を模式的に示す断面図である。
膜によるチャネル領域，低濃度領域，ソース・ドレイン
領域の各形成，および枠付けされた第１，第２の酸化膜
の各除去までの工程を模式的に示す断面図である。
【図１５】従来のチャネル領域に薄膜多結晶シリコン膜
を用いるＭＯＳ型電界効果トランジスタ，こゝでは、Ｔ
ＦＴの構成の概要を模式的に示す断面図である。
を用いるＭＯＳ型電界効果トランジスタ，こゝでは、Ｔ
ＦＴの構成の概要を模式的に示す断面図である。
【図１６】同上製造方法における第１層多結晶シリコン
膜によるゲート電極の形成までの工程を模式的に示す断
面図である。
膜によるゲート電極の形成までの工程を模式的に示す断
面図である。
【図１７】同上製造方法におけるゲート酸化膜，および
第２層多結晶シリコン膜の各形成までの工程を模式的に
示す断面図である。
第２層多結晶シリコン膜の各形成までの工程を模式的に
示す断面図である。
【図１８】同上製造方法におけるレジストパターンの形
成，および不純物のイオン注入までの工程を模式的に示
す断面図である。
成，および不純物のイオン注入までの工程を模式的に示
す断面図である。
【図１９】同上製造方法における第２層多結晶シリコン
膜によるチャネル領域，ソース・ドレイン領域の各形成
，およびレジストパターンの除去までの工程を模式的に
示す断面図である。
膜によるチャネル領域，ソース・ドレイン領域の各形成
，およびレジストパターンの除去までの工程を模式的に
示す断面図である。
１１ 絶縁層
１２ ゲート電極（第１層多結晶シリコン膜）１３
ゲート酸化膜 １４ａ 第２層多結晶シリコン膜 １４ ソース・ドレイン領域 １５ａ 第１の酸化膜 １５ パターニングされた第１の酸化膜１６ チャ
ネル領域に対応する範囲 １７ レジストパターン １８ チャネル領域 １９ａ 第２の酸化膜 １９ 枠付けされた第２の酸化膜 ２０ 低濃度領域（ＬＤＤ構造） ２１ ゲート領域に対応する範囲 ２２ 枠付けされた第１の酸化膜 ２３ａ 第３の酸化膜 ２３ 枠付けされた第３の酸化膜
ゲート酸化膜 １４ａ 第２層多結晶シリコン膜 １４ ソース・ドレイン領域 １５ａ 第１の酸化膜 １５ パターニングされた第１の酸化膜１６ チャ
ネル領域に対応する範囲 １７ レジストパターン １８ チャネル領域 １９ａ 第２の酸化膜 １９ 枠付けされた第２の酸化膜 ２０ 低濃度領域（ＬＤＤ構造） ２１ ゲート領域に対応する範囲 ２２ 枠付けされた第１の酸化膜 ２３ａ 第３の酸化膜 ２３ 枠付けされた第３の酸化膜
Claims (4)
- 【請求項１】 チャネル領域に薄膜多結晶シリコンを
用いるＭＯＳ型電界効果トランジスタの製造方法であっ
て、絶縁層上に、ゲート電極，およびゲート酸化膜を順
次に形成した後、第１導電形の不純物を含む多結晶，も
しくは単結晶シリコン膜を形成する工程と、前記多結晶
，もしくは単結晶シリコン膜上に、第２導電形の不純物
を含む第１の酸化膜を形成し、かつ当該第１の酸化膜を
パターニングして、チャネル領域の対応範囲に相当する
部分に第２導電形の不純物の拡散源となる第１の酸化膜
を残す工程と、熱処理によって、前記多結晶，もしくは
単結晶シリコン膜の該当領域部分に対し、前記第１の酸
化膜から第２導電形の不純物を拡散させて第２導電形の
チャネル領域を選択形成させ、かつ残余の領域部分をソ
ース・ドレイン領域とする工程とを、少なくとも含むこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】 チャネル領域に薄膜多結晶シリコンを
用いるＭＯＳ型電界効果トランジスタの製造方法であっ
て、絶縁層上に、ゲート電極，およびゲート酸化膜を順
次に形成した後、第１導電形の不純物を含む多結晶，も
しくは単結晶シリコン膜を形成する工程と、前記多結晶
，もしくは単結晶シリコン膜上に、第２導電形の不純物
を含む第１の酸化膜を形成し、かつ当該第１の酸化膜を
パターニングして、チャネル領域の対応範囲に相当する
部分に第２導電形の不純物の拡散源となる第１の酸化膜
を残す工程と、前記残された第１の酸化膜と多結晶，も
しくは単結晶シリコン膜上に、当該第１の酸化膜よりも
低濃度の第２導電形の不純物を含む第２の酸化膜を形成
する工程と、前記第２の酸化膜をエッチバックして、前
記第１の酸化膜の各側壁面部に第２導電形の不純物の拡
散源となる第２の酸化膜の枠付けを行なう工程と、熱処
理によって、前記多結晶，もしくは単結晶シリコン膜の
該当領域部分に対し、前記第１の酸化膜から第２導電形
の不純物を拡散させて第２導電形のチャネル領域を選択
形成させ、かつ前記枠付けされた第２の酸化膜からの拡
散によって低濃度の第１導電形領域を選択形成させ、か
つ残余の領域部分をソース・ドレイン領域とする工程と
を、少なくとも含むことを特徴とする半導体装置の製造
方法。 - 【請求項３】 チャネル領域に薄膜多結晶シリコンを
用いるＭＯＳ型電界効果トランジスタの製造方法であっ
て、絶縁層上に、ゲート電極，およびゲート酸化膜を順
次に形成した後、第１導電形の不純物を含む多結晶，も
しくは単結晶シリコン膜を形成する工程と、前記多結晶
，もしくは単結晶シリコン膜上に、第２導電形の不純物
を含む第１の酸化膜を形成する工程と、前記第１の酸化
膜をエッチバックして、前記ゲート電極のゲート酸化膜
を介した各側壁面部に、セルフアラインで第２導電形の
不純物の拡散源となる第１の酸化膜の枠付けを行なう工
程と、熱処理によって、前記多結晶，もしくは単結晶シ
リコン膜の該当領域部分に対し、前記枠付けされた第１
の酸化膜から第２導電形の不純物を拡散させて第２導電
形のチャネル領域を選択形成させ、かつ残余の領域部分
をソース・ドレイン領域とする工程とを、少なくとも含
むことを特徴とする半導体装置の製造方法。 - 【請求項４】 チャネル領域に薄膜多結晶シリコンを
用いるＭＯＳ型電界効果トランジスタの製造方法であっ
て、絶縁層上に、ゲート電極，およびゲート酸化膜を順
次に形成した後、第１導電形の不純物を含む多結晶，も
しくは単結晶シリコン膜を形成する工程と、前記多結晶
，もしくは単結晶シリコン膜上に、第２導電形の不純物
を含む第１の酸化膜を形成する工程と、前記第１の酸化
膜をエッチバックして、前記ゲート電極のゲート酸化膜
を介した各側壁面部に、セルフアラインで第２導電形の
不純物の拡散源となる第１の酸化膜の枠付けを行なう工
程と、前記枠付けされた第１の酸化膜と多結晶，もしく
は単結晶シリコン膜上に、当該第１の酸化膜よりも低濃
度の第２導電形の不純物を含む第３の酸化膜を形成する
工程と、前記第３の酸化膜をエッチバックして、前記枠
付けされた第１の酸化膜の各側壁面部に重ねて第２導電
形の不純物の拡散源となる低濃度の第３の酸化膜の枠付
けを行なう工程と、熱処理によって、前記多結晶，もし
くは単結晶シリコン膜の該当領域部分に対し、前記枠付
けされた第１の酸化膜から第２導電形の不純物を拡散さ
せて第２導電形のチャネル領域を選択形成させ、かつ前
記重ねて枠付けされた第３の酸化膜からの拡散によって
低濃度の第１導電形領域を選択形成させ、かつ残余の領
域部分をソース・ドレイン領域とする工程とを、少なく
とも含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13265791A JPH04357878A (ja) | 1991-06-04 | 1991-06-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13265791A JPH04357878A (ja) | 1991-06-04 | 1991-06-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04357878A true JPH04357878A (ja) | 1992-12-10 |
Family
ID=15086449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13265791A Pending JPH04357878A (ja) | 1991-06-04 | 1991-06-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04357878A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006511091A (ja) * | 2002-12-19 | 2006-03-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 反転型ＦｉｎＦＥＴ薄膜トランジスタを用いたＦｉｎＦＥＴＳＲＡＭセル |
-
1991
- 1991-06-04 JP JP13265791A patent/JPH04357878A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006511091A (ja) * | 2002-12-19 | 2006-03-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 反転型ＦｉｎＦＥＴ薄膜トランジスタを用いたＦｉｎＦＥＴＳＲＡＭセル |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2976197B2 (ja) | 半導体素子の製造方法 | |
| JPH07321341A (ja) | 薄膜トランジスタの構造及びその製造方法 | |
| KR0136931B1 (ko) | 박막 트랜지스터의 구조 및 제조방법 | |
| JP2672607B2 (ja) | 半導体装置の製造方法 | |
| JP4070876B2 (ja) | Ｃｍｏｓ回路の製造方法 | |
| JPH04357878A (ja) | 半導体装置の製造方法 | |
| JPH0147016B2 (ja) | ||
| JP2924016B2 (ja) | Ｍｉｓ型半導体装置の製法 | |
| JP2001217431A (ja) | 薄膜トランジスタの製造方法 | |
| JPH098238A (ja) | 半導体メモリ装置及びその製造方法 | |
| JP2803925B2 (ja) | 半導体装置の製造方法 | |
| KR0179860B1 (ko) | 씨모스 소자의 제조방법 | |
| JP3466165B2 (ja) | Ｌｄｄを有する薄膜トランジスタの製造方法 | |
| JP3953605B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR0167667B1 (ko) | 반도체 제조방법 | |
| KR930008534B1 (ko) | 듀얼게이트 트랜지스터 제조방법 | |
| KR0144545B1 (ko) | 저도핑 드레인구조의 박막 트랜지스터 및 그 제조방법 | |
| KR0166782B1 (ko) | 박막 트랜지스터의 제조방법 | |
| JPH0423462A (ja) | 半導体装置の製造方法 | |
| JPH07153940A (ja) | 電界効果型トランジスタの製造方法 | |
| JPH07249767A (ja) | 半導体装置の製造方法 | |
| KR100503358B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0156116B1 (ko) | 박막 트랜지스터의 제조방법 | |
| JPH03125479A (ja) | 不揮発性記憶素子を有する半導体集積回路の製造方法 | |
| JPH04315441A (ja) | 薄膜トランジスタの製造方法 |