JPH04355920A - 半導体素子形成用基板およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体素子（以下単に素
子とする）形成用基板とその製造方法に係り、更には導
電型がｐ型で低抵抗のＳｉ（シリコン）単結晶棒より製
造される、素子形成用基板とその製造方法に関するもの
である。

【０００２】

【従来の技術】素子形成用基板は、ＳｉやＧｅのような
単体元素、またはΙΙΙ−Ｖ族ないしΙΙ−ＶＩ族元素
の組合せで代表されるＡＬＮ，ＧａＰ，ＧａＡｓ，Ｉｎ
Ｐ，ＳｎＴｅ等のいわゆる化合物半導体用材料を溶融し
、ｐ型ないしｎ型の導電型を付与するためのドーピング
剤を添加後に、単結晶化した素材を加工することにより
製造される。代表的な半導体材料であるＳｉの場合、Ｃ
Ｚ法またはＦＺ法により、引上げ製造されたＳｉ単結晶
棒を、先ずその引上軸に対し平行方向に［円筒研磨］し
、続いて同引上軸の垂直方向に［スライス］して円板を
得、この円板に［面取り］［ラッピング］［エッチング
］［熱処理］［鏡面研磨］［洗浄］［乾燥］等の諸加工
を施して「鏡面ウェーハ」が製造される。この工程順序
は、作業目的により変更することがあっても、［鏡面研
磨］は最終工程部分で行なうのが通常の方法である。

【０００３】この［鏡面研磨］は更に数段階の異なる研
磨条件をもって構成され、その最終段階を［仕上研磨］
と称し、その後［洗浄］［乾燥］を経由して「鏡面ウェ
ーハ」は完成される。素子形成用基板の代表的なものは
、この「鏡面ウェーハ」であるが、その外、高密度に素
子形成した集積回路装置の素子間分離を容易にしたり、
ＣＭＯＳ回路素子のラッチアップ現象を解消するために
、前記鏡面ウェーハ表面に酸化膜を形成後、その膜を介
し２枚の鏡面ウェーハ同士を接合後、片側鏡面ウェーハ
の背面を鏡面研磨して製造する、いわゆる「ＳＯＩ構造
ウェーハ」も、素子形成用基板として注目されている。 また前記鏡面ウェーハ上に、Ｓｉの単結晶薄層（エピタ
キシャル層）を、気相成長法により形成せしめた「エピ
タキシャルウェーハ」、ないし気相成長法による非能率
を改善するため、前記鏡面ウェーハの鏡面同士を直接的
に接合後、その背面を鏡面仕上げした「エピタキシャル
ウェーハ相当の接合ウェーハ」も、パワートランジスタ
を主要な用途とする有力な素子形成用基板の１つである
。

【０００４】従って本発明で云う素子形成用基板は、前
記の「鏡面ウェーハ」、「ＳＯＩ構造のウェーハ」、「
エピタキシャルウェーハ」または「これに相当する接合
ウェーハ」等を包含するものである。Ｓｉ単結晶棒を引
上げ製造時のドーピング剤は、ｐ型付与に微量のＢ（ホ
ウ素）を、ｎ型付与には微量のＰ（リン）またはＳｂ（
アンチモン）が使用される。単結晶棒の比抵抗は、ドー
ピング剤添加量を増すことにより低下し、その値が０．
０２Ωｃｍ以下のものは低抵抗品とされ、エピタキシャ
ルウェーハ製造用基板として利用される。またＣＺ法の
場合、石英製ルツボ中で溶融したＳｉ原料より単結晶棒
を引上げ製造するので、同単結晶棒中には、１２〜２５
ｐｐｍａの酸素を含み、この酸素も素子形成用基板の特
性に様々の影響をもたらしている。

【０００５】

【発明が解決しようとする課題】ところで素子の性能は
、より高い集積度や高速化、低電力化、高耐電圧化等の
特性向上を絶えず指向しており、その出発素材である素
子形成用基板に対する品質要求も、年々厳しくなりつつ
ある。このことを素子形成用基板の一つである「鏡面ウ
ェーハ」の場合で説明すると、基板の大口径化に伴い、
その加工面ではより厳しい表面の平面度と清浄度を、ま
た結晶の品質面では欠陥密度や重金属汚染がより少なく
、しかもイントリンシックゲッタリング効果や熱応力に
強い特性を具えたものが要求されている。鏡面ウェーハ
の平面度は、ＴＴＶまたはＬＴＶ値で表示されるが、よ
り厳正さの点でＬＴＶ値による評価が採用される。この
表面平面度を決定づけるのは、鏡面研磨工程であり、同
工程は所定の取りしろを研磨する手段と、高品質の研磨
面を得る精密研磨手段の複数段階で行なうのが一般的で
ある。

【０００６】一例を挙げれば、２段階研磨を行なう場合
、その第１段階は、粒子径が３０〜７０μｍと比較的粗
大なアルカリ性コロイダルシリカ研磨液を用い、高圧力
下の速い研磨速度（約１〜２μｍ／ｍｉｎ）により、所
定の最終研磨取りしろ近くまでを研磨して平坦な表面を
確保し、第２段階の仕上研磨において、粒径１０〜３０
μｍと細かいアルカリ性コロイダルシリカ研磨液を用い
、１〜５分位で１μｍ前後ソフト研磨する方法である。 しかし従来の鏡面研磨法では、回路幅１．２μｍで要求
されるＬＴＶ値１．０μｍ（１０００ｎｍ）以下のレベ
ルが精一杯であり、研磨方法に相当な改善を加えても、
０．８μｍ以下のレベルに到達するのは至難のことであ
る。他方回路幅が０．５〜０．３μｍルールの超微細化
構造の素子形成用基板に要求されるＬＴＶ値は、０．５
μｍ以下と云われており、そのようなレベルのＬＴＶ値
を達成し得る手段の開発が、急務となっていた。 またこのような課題を解決する過程において、とりわけ
ｐ型で低抵抗値を有する鏡面ウェーハは、その精密研磨
加工が困難であると同時に、ある種の表面汚れが発生し
易いことが見出され、その解決も必要となっていた。

【０００７】

【課題を解決するための手段】本発明は以上のような課
題を解決し、より高い集積度を有する素子の製作が可能
な、素子形成用基板とその製造法の開発を目的になされ
たもので、その１つは、半導体単結晶棒を、スライス後
に研磨加工して製造する、素子形成用基板の製造方法お
いて、その最終の仕上研磨は、平均粒子径が１０ｎｍ以
下の研磨材を用いて研磨する素子形成用基板の製造方法
であり、またその２は、前記製造方法によって、表面の
精密研磨が困難な、導電型がｐ型で、比抵抗は０．０２
Ωｃｍ以下であり、かつその酸素濃度は１８ｐｐｍａ以
下のＳｉ単結晶棒より製造される、表面粗さがＲＭＳ表
示で０．５ｎｍ以下の、改良された素子形成用基板を供
することである。一例としてＳｉ円板を鏡面研磨する場
合、通常平均粒子径が１０〜１５０ｎｍ範囲にあるコロ
イダルシリカをベースとする研磨材を使用することは周
知であるが、この研磨材平均粒子径が１０ｎｍ以下であ
ることを特定した研磨方法は実用化されていない。

【０００８】その理由は、このような超微細コロイダル
シリカを製造する技術若しくはコスト上の問題と、研磨
材の微細化に伴なう、研磨効率の低下があったためと思
われる。しかし発明者等の研究によれば、このような超
微細研磨材の実用性には問題なく、その採用により、超
微細化構造の素子製造に供し得る素子形成用基板の製造
が充分可能であることが確認され、本発明の課題は解決
された。すなわち本発明実施に使用の研磨材用コロイダ
ルシリカの平均粒子径は、少なくとも１０ｎｍ以であり
、より望ましくは５ｎｍ以下とすることである。その製
造方法は、従来のコロイダルシリカの製法として知られ
る、たとえばケイ酸ソーダを原料とし、同原料をイオン
交換して超微細コロイダルシリカを得るイオン交換工程
と、その超微細コロイダルシリカをオストワルド成長に
より１ｎｍの核から１０ｎｍの範囲に成長させる方法、
或いはアルコキシシランをアルカリ触媒で加水分解する
方法等における製造条件の制御により製造が可能である
。しかしいずれの場合も、コロイダルシリカ製造時に、
より微細な粒子が形成される条件にシフトさせることが
必要であり、また形成後の微細粒子を、精密濾過法によ
り篩別することも、場合により有効な方法である。

【０００９】またこのコロイダルシリカ研磨材をベース
とする仕上研磨用の研磨材組成は、従来より採用のもの
と基本的には変わらないが、通常の研磨材配合量の１０
〜５０％を２〜５割程度減量し、従来より知られるＮａ
ＯＨ，ＫＯＨ，有機アミン等の各種アルカリを添加する
ことは、加工能率の向上や鏡面の表面状態の改善に効果
的である。仕上研磨に使用の研磨布は、予備研磨の場合
に比較して、より緻密な気孔構造を有する軟質の不職布
型のものが好ましい。また仕上研磨作業におけるターン
テーブルの回転速度は、従来使用の研磨材の場に比し低
下させる必要はあるが、その減速の度合は、機種や仕上
研磨の諸条件により定まるので特定できない。しかし加
工能力を著しく低下させるほどのものではない。また鏡
面研磨工程の次数をふやし、コロイダルシリカ研磨材の
平均粒子径を段階的に小さくしていくことも効果的な手
段である。

【００１０】ところで素子形成用基板における、このよ
うな高水準の表面平面度を達成するには、従来のＴＴＶ
やＬＴＶの測定法と、その値のみで評価するのは不充分
であり、より新しい表面測定技術を採用し、基板表面の
実際の状態を観察しながら、鏡面研磨工程を管理する手
法の導入が必要なことも明らかになった。発明者等は、
超微細化構造の素子形成用基板の製造方法を、研磨材お
よび研磨条件について検討するため、従来法によるＴＴ
Ｖ、ＬＴＶ測定（一例としてＡＤＥ社製の、非接触式電
極間の静電容量をセンサーにより測定する方法）に加え
、鏡面研磨加工される表面の観察手段として、光学的位
相シフト干渉法を原理とする、基板表面の３次元観測装
置（ＷＹＫＯ社のＴＯＰＯ３Ｄ）を利用し、同装置によ
る観察像と、Ｐ−Ｖ値（Ｐｅａｋ　ｔｏ　Ｖａｌｌｅｙ
：観測部分の最深の谷と最高の山の差）とＲＭＳ値（Ｒ
ｏｏｔ　Ｍｅａｎ　Ｓｑｕａｒｅの略：観測部分の約６
２０００測定点における表面粗さの標準偏差値）を新た
な指標として研磨条件を検討した。

【００１１】その結果、超微細化構造の素子形成用基板
に適合の表面状態は、ＲＭＳ表示で０．５ｎｍ以下にあ
ること、およびそのような表面状態は、本発明の前記仕
上研磨材による研磨により、比較的容易に達成し得るこ
とが確認された。他方鏡面ウェーハ同士を酸化膜を介し
接合する「ＳＯＩ型ウェーハ」、または鏡面同士を直接
的に接合する「エピタキシャルウェーハ相当の接合ウェ
ーハ」の製造において、最も大切なことは、その接合面
が均質かつ強固に接合していることである。すなわち接
合面に接着不良部分（これをボイドという）が存在しな
いことであるが、この検査は、たとえば超音波探傷計に
より行なうことができる。ところでこのような接合型素
子形成用基板の製造に際し、従来の研磨方法により製造
された鏡面ウェーハは、通常抵抗品（約５〜２０Ωｃｍ
）同士の接合でもボイドが時々発生し、接合型基板の製
造歩留を低下させることがあった。特にその片側に、導
電型がｐ型でかつ比抵抗が０．０２Ωｃｍ以下の低抵抗
鏡面ウェーハを使用の場合、ボイド発生は著しく、その
製造歩留は極度に低下した。

【００１２】しかし本発明方法により製造の鏡面ウェー
ハを採用することにより、接合型基板の製造歩留は著し
く改善され、特に従来接着が不可能に近かったｐ型低抵
抗鏡面ウェーハの接合も可能になった。またｐ型低抵抗
鏡面ウェーハの研磨が困難であること、およびその完全
な接合が不可能である原因等を追求する過程において、
Ｂ（ホウ素）を高濃度にドープした低抵抗単結晶は、酸
化熱処理（８００〜１２００℃）を行なうときＯＳＦ（
酸化誘起積層欠陥）が多発し、半導体デバイスの製造に
耐え得ないが明らかになった。そのための対策を検討し
た結果、この場合には通常の条件で製造されるＳｉ単結
晶中の酸素濃度を１０〜２５ｐｐｍａに対し、１８ｐｐ
ｍａ以下とすることでＯＳＦの発生は著しく減少するこ
と、しかも興味あることに、このような単結晶による鏡
面ウェーハの製造は、酸素濃度が１８ｐｐｍａ以上の場
合に比し、より容易であり、またこの鏡面ウェーハを片
面に使用して製造される接合型基板の製造歩留も、大幅
に改善されることが見出された。この酸素濃度の制御は
、単結晶引上機における原料Ｓｉのチャージ量や、溶融
Ｓｉの対流を抑制する手段を講じることにより可能であ
る。ただし単結晶中の酸素濃度は鏡面ウェーハの熱的安
定性、ＩＧ効果の付与等から余り低くするのは得策でな
く、一般的な単結晶棒の製造条件もからみ、その下限は
１２ｐｐｍａ位が望ましい。またこのように改良された
、ｐ型低抵抗の鏡面ウェーハを基板として製造したエピ
タキシャルウェーハは、改良前の鏡面ウェーハ表面に発
生しやすいある種の汚れが、エピタキシャル層に移行す
ることも無くなる効果のあることが判った。

【００１３】

【作用】高度の表面平坦度を得るため、より微細な粒子
径の研磨材を使用すると効果があるのは周知のことであ
るが、従来より不可能視された領域にある超微粒子研磨
材の実用性を明らかにしたことに本発明の意義がある。 またｐ型低抵抗のＳｉ単結晶における、ある種の汚れの
つき易さや、研磨加工の困難さの理由は未だ不明である
が、ドーピング剤であるホウ素の偏析係数は１に近く、
従ってドーピング剤の単結晶中おける濃度のばらつきが
その原因であるとは考えにくい。ただｐ型低抵抗のＳｉ
単結晶中の酸素濃度が、同単結晶におけるＯＳＦ発生と
密接な関係を有していて、その低減がＯＳＦの発生防止
に効果があり、ひいてはＳｉウェーハを鏡面研磨加工す
る際の作業性や、鏡面ウェーハの品質向上を容易ならし
める派生的効果のあることから、結晶中の酸素濃度の関
連は否定できず、ホウ素と酸素原子の間に、何らかの相
互作用の存在も推定されるが、その解明は今後の課題で
ある。

【００１４】

【実施例】以下本発明を実施例により説明する。

【００１５】

【実施例１】ＣＺ法により、引上軸方向は＜１００＞、
導電型がｐ型で比抵抗９〜１２Ωｃｍの直径約１６０ｍ
ｍ、長さ約７５ｃｍのＳｉ単結晶棒を引上げ製造した。 この単結晶棒を、引上軸中心を回転軸とし、直径１５０
ｍｍまで円筒研磨後、その軸中心部分より軸に直角方向
で、厚さ約０．８ｍｍのＳｉ円板を４０枚切断し取り出
した。その酸素濃度をＦＴＩＲ法で測定したところ、１
８．５〜２１．０ｐｐｍａであった。このＳｉ円板を面
取りし、ラッピング、エッチング、熱処理等所定の工程
を経て、コロイダルシリカ研磨材による１次、２次、仕
上の３段階による鏡面研磨を行なった。１次研磨は、平
均粒子径６０〜８０ｎｍの研磨材を純水中で約７％濃度
でスラリー化させ、これに少量のＫＯＨを添加してｐＨ
を１１としたものを使用して、１０分間研磨した。２次
研磨は、平均粒子径１０〜２０ｎｍの研磨材のスラリー
濃度を約５％とし、同じく少量のＫＯＨを添加してｐＨ
を１０としたものを使用して、２０分の研磨を行なった
。仕上研磨は平均粒子径５ｎｍ以下の研磨材のスラリー
濃度を３％とし、同じく少量のＫＯＨを添加してｐＨを
１０とし、４０分の研磨を行なった。その結果得られた
鏡面ウェーハの平均圧さは０．６５ｍｍであった。以上
の工程において、２次研磨まで終了したものが従来品に
相当し、３次の仕上研磨を行なったものが、本発明方法
により製造された鏡面ウェーハである。比較のため、２
次研磨後と仕上研磨後の各段階で製造された鏡面ウェー
ハを洗浄乾燥し、その全数４０枚についてＬＴＶ値と、
ＲＭＳ値を測定した。その結果２次研磨後の鏡面ウェー
ハ４０枚のＬＴＶは、全て１．２μｍ／１５×１５ｍｍ
以下、ＲＭＳは０．６ｎｍ以下の範囲であったが、その
後の仕上研磨を行なったものは、いずれもＬＴＶは０．
８μｍ／１５×１５ｍｍ以下、ＲＭＳは０．４ｎｍ以下
の範囲となり、鏡面ウェーハの平面度は大幅に改良され
た。

【００１６】

【実施例２】比抵抗０．００５〜０．０１Ωｃｍが異な
る外は、実施例１と同じ方法により、導電型がｐ型、形
状も同一で、酸素濃度もほぼ同じ１８．５〜２１．０ｐ
ｐｍａであるＳｉ単結晶棒を引上げ製造した。これより
４０枚のＳｉ円板をスライスし、実施例１と同じ方法で
研磨加工を行なった。その結果、従来品相当の２次研磨
のみを行なった鏡面ウェーハのＬＴＶは、１．２μｍ／
１５×１５ｍｍ以下の規格の合格品は３３枚で７枚はそ
の規格からアウトした。またＲＭＳ値は全数０．７ｎｍ
以下の範囲であった。しかし本発明の仕上研磨を行なっ
た鏡面ウェーハのＬＴＶは、１．０μｍ／１５×１５ｍ
ｍ規格を全数が満たし、ＲＭＳ値０．５ｎｍ以下となっ
た。ただしこの方法により得られた鏡面ウェーハの全数
に、洗浄乾燥した後、表面に曇り（ヘイズ）が発生した
。

【００１７】

【実施例３】実施例１と同一の方法により、比抵抗０．
００５〜０．０１Ωｃｍと酸素濃度１４．０〜１８．０
ｐｐｍａが異なる外は、導電型がｐ型で形状も同一であ
るＳｉ単結晶棒を引上げ製造した。これより実施例１と
同様の方法で、４０枚の鏡面ウェーハを製造した。結果
として、従来品相当の２次研磨のみを行なった鏡面ウェ
ーハのＬＴＶは１．２μｍ／１５×１５ｍｍ以下の規格
には全数が合格したが、１．０μｍ／１５×１５ｍｍ以
下では３枚が規格外であり、ＲＭＳ値は全数０．６ｎｍ
以下の範囲であった。しかし本発明の仕上研磨を行なっ
た鏡面ウェーハのＬＴＶは、１．０μｍ／１５×１５ｍ
ｍ規格を全数が満たし、ＲＭＳ値も０．５ｎｍ以下であ
った。またこの方法により得られた鏡面ウェーハは、い
ずれの場合も洗浄乾燥後の、曇りの発生は数％と大幅に
減少した。

【００１８】

【実施例４】（イ）実施例１と同じ方法で製造した比抵
抗９〜１２Ωｃｍ、酸素濃度は１８．５〜２１．０ｐｐ
ｍａの鏡面ウェーハをＰ型通常抵抗の通常酸素品、（ロ
）実施例２と同じ方法で製造した比抵抗０．００５〜０
．０１Ωｃｍ、酸素濃度は１８．５〜２１．０ｐｐｍａ
の鏡面ウェーハをＰ型低抵抗の通常酸素品、（ハ）実施
例３と同じ方法で製造した比抵抗０．００５〜０．０１
Ωｃｍ、酸素濃度１４．０〜１８．０ｐｐｍａの鏡面ウ
ェーハを、Ｐ型低抵抗の低酸素品とする。以上（イ）（
ロ）（ハ）の各鏡面ウェーハについて、２次研磨仕上品
（従来品に相当）と仕上研磨品（本発明品に相当）各４
０枚を準備し、表１の組合せで２枚のウェーハの鏡面同
士を重ね合せて後、１１００℃で２時間の熱処理を行な
い接着した。この接合ウェーハは超音波探傷計により、
１ｍｍのピッチ間隔で、全数ボイドの発生状況を検査し
た。各接合ウェーハのボイドの発生は次のランクによる
点数で評価した。 ボイド　　　　０ヶ　　　　　　＝１０点〃　　　　　
　２ヶ以下　　＝　　５〃〃　　　　１０ヶ以下　　＝
　　２〃 〃　　　　１１ヶ以上　　＝　　０〃

【００１９】従って１０枚単位の接合ウェーハの評価点
１００の場合、全数でボイド発生は０であることを示し
ている。表１はその結果である。この結果から、本発明
により製造した鏡面ウェーハ接合体の、接合状況の改良
は明らかである。また低抵抗品（ロ）（ハ）の比較でも
、通常酸素品（ロ）に対し、低酸素品（ハ）を組合せた
ものに顕著な効果が現われている。本実施例のように（
低抵抗品）／（通常抵抗品）の組合せではボイドが多数
発生し、その発生の形状は５〜１０ｍｍ位のものがウェ
ーハの半径の１／２より外側に多く発生するが、通常抵
抗品同士の接合では１〜２ｍｍ位のもの少数が発生する
傾向にある。

【００２０】

【表１】

【００２１】

【実施例５】実施例４で使用と同じ（ィ）（ロ）（ハ）
の各鏡面ウェーハ１０枚について、次式ＳｉＨＣＬ１３
＋Ｈ２／１１００℃で示される水素還元法により、厚さ
が３０μｍのエピタキシャル層を形成した。得られたエ
ピタキシャルウェーハの表面を集光ランプで観察したと
ころ、（ロ）の基板を使用したものには曇が観察された
が、（イ）（ハ）の基板を使用したものでは異常は観察
されなかった。

【００２２】

【発明の効果】素子形成用基板の製造において、鏡面部
の平坦度はより高度になることが要求され、その解決手
段に様々の努力がなされつつあるが、必ずしも高性能の
機械装置によらず、従来より不可能とされた超微粒子研
磨材の採用により、この問題が解決されたことの意義は
大きい。また本発明の実施により、本文で説明のように
、殆ど全ての型の素子形成用基板において、その品質や
製造歩留の向上に効果が発揮される。本出願においては
主として、Ｓｉ半導体の場合について説明したが、本発
明は本文中に例示の各種半導体材料を使用した、高度の
平面度が要求される素子形成用基板の製造に応用が可能
である。と同時に、前記各種半導体材料との関連で、鏡
面研磨材の種類も、コロイダルシリカに限らず、Ａｌ，
Ｆｅ，Ｃｒ，Ｚｒ，Ｃｅ等の酸化物系の超微粒子研磨材
の応用をも可能とするものである。

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　半導体単結晶棒を、スライス後に研磨
   加工して製造する、半導体素子形成用基板の製造方法に
   おいて、その最終の仕上研磨は、平均粒子径が１０ｎｍ
   以下の研磨材を用いて研磨する半導体素子形成用基板の
   製造方法。
2. 【請求項２】　　特許請求の範囲第１項に記載の半導体
   素子形成用基板の製造方法によって、導電型がｐ型で、
   その比抵抗は０．０２Ωｃｍ以下であり、かつその酸素
   濃度は１８ｐｐｍａ以下のＳｉの単結晶棒より製造され
   る、表面粗さがＲＭＳ表示で０．５ｎｍ以下である半導
   体素子形成用基板。