KR19980071077A - 한쪽면에 코팅시켜 다듬질을 한 반도체웨이퍼의 제조방법 - Google Patents

한쪽면에 코팅시켜 다듬질을 한 반도체웨이퍼의 제조방법 Download PDF

Info

Publication number
KR19980071077A
KR19980071077A KR1019980003140A KR19980003140A KR19980071077A KR 19980071077 A KR19980071077 A KR 19980071077A KR 1019980003140 A KR1019980003140 A KR 1019980003140A KR 19980003140 A KR19980003140 A KR 19980003140A KR 19980071077 A KR19980071077 A KR 19980071077A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
polishing
sides
treatment
manufacturing
Prior art date
Application number
KR1019980003140A
Other languages
English (en)
Other versions
KR100275283B1 (ko
Inventor
게오르그피에취
베른드사우테르
에른스트페우크팅게르
Original Assignee
알.뢰머
와커실트로닉게셀샤프트퓌르할
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알.뢰머, 와커실트로닉게셀샤프트퓌르할 filed Critical 알.뢰머
Publication of KR19980071077A publication Critical patent/KR19980071077A/ko
Application granted granted Critical
Publication of KR100275283B1 publication Critical patent/KR100275283B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/06—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising selenium or tellurium in uncombined form other than as impurities in semiconductor bodies of other materials
    • H01L21/08—Preparation of the foundation plate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명은 한쪽면에 코팅시켜 다듬질을 한 반도체웨이퍼를 제조하는 방법에 있어서,
(a) 반도체웨이퍼의 양쪽면에 동시에 다듬질을 한 1차처리(양쪽면 다듬질)를 그 반도체웨이퍼에 실시하여;
(b) 그 반도체웨이퍼의 한쪽면상에 최소한 하나의 코팅을 형성시키고,
(c) 양쪽면 다듬질을 하는 2차처리를 그 반도체웨이퍼에 실시함을 특징으로 한다.

Description

한쪽면에 코팅시켜 다듬질을 한 반도체웨이퍼의 제조방법
본 발명은 한쪽면에 코팅시켜 다듬질을 한 반도체웨이퍼의 제조방법에 관한 것이다.
반도체웨이퍼상에서 다듬질을 하는 처리는 재료제거처리(material-removing treatment)로 이해되고 있는바, 그 처리에 의해 반도체웨이퍼의 형상이 주로 완성되며, 그 반도체웨이퍼의 표면, 특히 반도체웨이퍼의 양쪽면을 소정의 평편하고 스무스(smooth)하며 결함없는 상태로 변환시키는데 그 목적이 있다.
이와같은 처리는 특히 그 반도체웨이퍼에 또다른 처리를 필요로하는 특성을 주어 고도의 집적전자부품을 형성하는데 필요하다.
반도체웨이퍼의 양쪽면에 다듬질을 하는 가장 중요한 처리방법은 화학적/기계적연마 및 정밀한 연마등 재료제거 방법을 구성한다.
두 경우, 회전가공면을 구비하여 반도체웨이퍼의 한쪽면 또는 양쪽면에 작동하는 처리공구를 사용하여 소정의 재료제거를 한다.
화학적/기계적 연마의 경우, 연마장치와, 그 처리공구(연마판)의 가공면상에 펼처저있는 연마천은 재료를 제거한다.
정밀연마의 경우, 그 처리공구의 가공면이 결속한 미세분쇄 분말로된 재료제거층을 가진 디스크에 피팅(fitting)시킨다.
모든 반도체웨이퍼가 앞쪽면과 뒤쪽면을 구비하고있어, 한쪽면 처리와 양쪽면처리 사이에는 그 처리의 차가 현저하다.
이 차이를 연마실시예에 의해 아래에 설명한다.
한쪽면연마(single-side polishing: SSP)의 경우 그 반도체웨이퍼의 뒤쪽면을 적합한 캐리어상에 설정시킨다음, 반도체웨이퍼의 앞쪽면만을 연마판상에 펼친 연마천으로 연마시킨다.
그 설정을 할 때, 그 뒤쪽면과 캐리어사이에서는 예로서 접착(템플레이트연마: template polishing), 굽힘(bending), 시멘트(cementing)또는 진공에 의해 틀림없이 마찰하면서 결착접속을 한다.
싱글웨이퍼처리(single wafer treatment)(싱글웨이퍼 연마)또는 그룹웨이퍼(groupsof wafers) (배치연마: batch polishing)용으로 한쪽면 연마방법 및 그장치는 통상적이다.
양쪽면연마(double-sided polishing: DSP)의 경우, 그 반도체웨이퍼의 앞쪽면과 뒤쪽면은 이들의 연마판상에 펼친 연마천을 구비한 상하부 연마판사이에 다수의 반도체웨이퍼를 안내하여 동시에 연마한다.
이 경우, 그 반도체웨이퍼는 로터웨이퍼(rotor wafers)로서 반도체웨이퍼를 래핑(lapping)할 때 유사형상으로도 사용되는 엷은 케이지(thin carrying cages) (웨이퍼캐리어: wafer carrier)내에서 사용한다.
양쪽면 연마방법 및 그 장치는 그룹 반도체웨이퍼(배치연마)의 처리용으로 구성되어있다.
양쪽면을 연마하는 반도체웨이퍼는 한쪽면만을 연마하는 반도체웨이퍼와 비교하여 파괴가 거의없는 입자가 상당히 많아 세정(clean)이 더 용이하며, 오염에 대한 감수성이 덜하여 더 용이하게 측정장치에 의해 측정할 수 있고, 특징적으로 구성할 수 있다.
특허문헌 USP5,389,579에서는 한쪽면을 연마한 반도체웨이퍼를 양쪽면 연마에 의해 어떻게 제조할 수 있는가 하는 방법에 대하여 기재되어 있다.
기본적으로, 양쪽면을 연마한 반도체웨이퍼는 한쪽면 연마방법(single side polishing method: sequential SSP)으로 앞쪽면과 뒤쪽면을 연속적으로 연마시켜 제조할 수 있다. 그러나, 양쪽면 연마가 반도체웨이퍼의 양쪽면 연마에 주로 사용하는 방법이다.
시퀸시얼(sequential) SSP에 비하여 DSP의 효과는 얻을 수 있는 양쪽면의 우수한 평면도(flatness)와 평면평행도에 있다.
그 연마를 더 경제적으로 행할수 있고, 시퀸시얼 SSP에 필요한 설정, 제거 및 회전공정을 제거하므로 처리량이 더 많을수록 수율도 높아진다.
SSP와 DSP사이의 차이에 해당하는 분화(differentiation)를 정밀연마에도 행할수 있다. 이 경우 반도체웨이퍼의 양쪽면을 연속적으로 연마하여도 한쪽면에 실시한 정밀연마결과가 양쪽면에 행한 정밀연마결과보다 떨어지는 것이 역시 바람직하다.
재질을 제거하고, 양쪽면 다듬질을 하며, 양쪽면 연마 또는 양쪽면 정밀연마와 같이 특히 평편하고 평면평행하며, 민활하고 결함없는 양쪽면을 가진 반도체웨이퍼의 구성에 적합한 반도체웨이퍼의 처리에 대하여 아래에서는 양쪽면 처리(double-sided treatment)가 사용된다.
이와같은 양쪽면처리는 반도체웨이퍼가 처리공구의 회전가공양쪽면 사이에 이동하여 재질이 그 공구의 도움으로 반도체웨이퍼의 양쪽면에서 제거되는 것이 통상적이다.
이미 연마되있거나 정밀연마된 반도체웨이퍼를 기계적 작동처리공구, 예로서 핸들러(handler)로 처리하는 방법은 그 디스크의 연마 또는 정밀연마된 양쪽면에 손상을 줄 위험이 있다. 예로서 그 결과 마크(marks)또는 스크래치(scratches)가 발생한다.
전자부품에 수용하도록 하는 반도체웨이퍼의 한쪽면에 관련된 이와같은 손상은 특히 위험하다.
반면에, 반도체웨이퍼의 한쪽면을 최소한 한번 코팅할 필요가 있는 일연의 처리가 있다. 이 처리공정에서는 대향쪽면에 기계적인 손상을 줄 위험이 불가피한다.
특허문헌 EP-607 940 A2에서는 반도체웨이퍼의 뒤쪽면에 1차적으로 보호층을 형성시킨 다음 그 반도체웨이퍼의 대향 앞쪽면을 연마시키는 방법에 대하여 기재되어 있다.
그러나, 한쪽면 연마전 한쪽면 코팅의 장기적인 배열(chronological arrangement)에는 결점이 있다. 예로서, 한쪽면 연마는 양쪽면 연마보다 얻을 수 있는 양쪽면의 평면도(flatness)와 평면평행도에 있어 떨어진다.
특히, 코팅되어 있어 그 평행도가 아직도 적합하지 않은 한쪽면의 표면이 연마전에 처리한 코팅에 의해 커비되어 유지되어있는 결점이 있다.
그 다음으로 한쪽면 연마는 이와같은 결점을 제거할 수 있다.
본 발명은 평행도(flatness), 평면평행도(plane-parallelism), 평활도(smoothness) 및 한쪽면 코팅이 있어도 결점이 없는 양쪽면의 자유도(freedom)에 대한 특성을 양쪽면의 다듬질을 하여 이와같은 코팅을 구비하지 아니한 반도체웨이퍼의 특성과 비교할 수 있는 반도체웨이퍼를 제공하여 이와같은 문제점을 해결하였다.
본 발명은 한쪽면에 코팅시켜 다듬질을 한 반도체웨이퍼의 제조방법에 있어서,
(a) 반도체웨이퍼의 양쪽면에 동시에 다듬질을 하는 1차처리(양쪽면 다듬질)로 그 반도체웨이퍼를 처리하고;
(b) 그 반도체웨이퍼의 한쪽면에 최소한 1회코팅을 하며;
(c) 양쪽면 다듬질을 하는 2차처리로 그 반도체웨이퍼를 처리함을 특징으로 하는 제조방법에 관한 것이다.
위 공정(a)에서 실시하여 양쪽면 다듬질을 하는 처리는 최적의 웨이퍼형상, 즉 특히 평편하고 평면 평행하며 민활하고 결함없는 양쪽면을 가진 반도체웨이퍼를 제공한다.
위 공정(a)에서 실시한 처리는 특히 위공정(c)에 의해 일은 웨이퍼형상과 완전일치한 웨이퍼형상을 제공한다.
그 다음 각각의 처리에 필요한 반도체웨이퍼의 한쪽면 코팅은 위 공정(b)에서 실시한다. 위 공정(c)에서 반도체웨이퍼는 2차 양쪽면 다듬질을 한다.
그 결과, 코팅처리공정시에 초래되는 코팅되지 아니한 면의 손상과 코팅면의 비평면도(unevenness)를 제거한다.
여기서, 위 공정(a)에서 얻은 바람직한 웨이퍼형상은 처리한 층의 균일성에 악영향을 줌이없이 완전하게 유지한다.
본 발명에 의해 실시할 수 있는 방법은 위 공정(b)에 의한 코팅전후에 동일한 방법에 의한 공정이 실시되도록 하며, 또 동일한 처리공구가 사용되어 위 방법에 의한 공정을 실시하기 때문에 효과적이다.
위 공정(a) 및 (c)또는 이들 공정중 하나를 한쪽면 처리, 예로서 한쪽면 연마 또는 시퀸시얼 한쪽면 연마(sequential single polishing)에 의해 대치시킨 이 방법의 변형은 코스트와 한쪽면 처리의 바람직하지않은 결과 때문에 현재로는 추천할 수 없다.
한편으로, 양쪽면 처리, 특히 양쪽면 연마 및 양쪽면 정밀연마는 위 공정(a) 및 (c)를 실시하는데 적합하다. 또, 위 공정(a) 및 (c)는 반드시 동일방법으로 실시할 필요는 없다.
따라서, 공정(a)는 예로서 양쪽면 연마로 구성하고, 공정(c)는 양쪽면 정밀연마로 구성하거나, 또는 공정(a)에서 양쪽면 정밀연마를 실시한다음 공정(c)에서 양쪽면 연마를 실시할 수 있다.
본발명 방법의 공정(b)에 의한 코팅은 반도체웨이퍼의 한쪽면에 하나이상의 층을 구성시킨다. 그 코팅은 공지의 방법, 특히 열산화 또는 도핑(doping)등 화학적 또는 물리적 변형에 의해 하나의 층을 형성 또는 고착시켜 실시할 수 있다.
그 코팅후 반도체웨이퍼의 양쪽면 표면은 서로 다른 화학적 또는 물리적특성에 의해 특징을 가질수 있다.
한쪽면 코팅의 예로는 반도체웨이퍼의 한쪽면에 반도체재질 또는 다른 재질로된 에피탁시얼(epitaxial)다결정층 또는 무정질층의 고착(deposition)또는 산화제로 이 한쪽면 표면의 표면산화에 의한 반도체웨이퍼의 한쪽면상의 엷은 산화층의 형성이 있다.
다수의 코팅을, 그 반도체웨이퍼의 한쪽면상에서 예로서 서로다른 2개의 에피탁시얼을 상부상에 서로 다른 도핑으로 고착시켜 연속적으로 실시할 수도 있다.
위 공정(a) 및 (c)는 공정(a)에서 그차(difference)의 절대치가
l Av-Arl Ad/ 10이 되게하고, 그리고 공정(c)에서 l Av-Arl ≥ Ad/ 10 이 되게하여 실현시킬 수 있다.
여기서, l Av-Arl은 반도체웨이퍼의 앞쪽면에서 제거한 재질과 반도체웨이퍼 뒤쪽면에서 제거한 재질사이의 차의 절대치이며, Ad는 반도체웨이퍼의 앞쪽면과 뒤쪽면에서 제거한 재질의 산술평균치이다.
그 차의 절대치가 제거재료의 평균량의 1/10 보다 크거나 같을경우 양쪽면의 처리는 반도체웨이퍼의 앞쪽면과 뒤쪽면에서 제거한 재질의 량이 현저한 차이가 있어 비대칭으로 되는 것으로 생각할 수 있다.
재질은 예로서 양쪽면 사이에서 화학적 또는 구조적인차 때문에, 즉 기술적인 처리방법없이 비대칭적으로 제거할 수 있다.
재질은 또 예로서 가공표면이 서로다른 속도에서 회전되거나, 재질을 서로 다르게 제거하는 연마천 또는 디스크로 구성되는 처리공구를 사용하여 비대칭적으로 제거할 수 있다.
이와같은 처리방법은 반도체웨이퍼의 양쪽면에서 화학적 또는 구조적인 차를 보상받아 반도체웨이퍼의 양쪽면에서 동일한 재질제거량을 얻기위하여 역으로 실시할 수도있다.
주어진 차가 재질의 평균 제거량의 1/10보다 더 작은 경우 그 재질의 제거량은 동일하며, 양쪽면의 처리는 대칭으로 되는 것으로 볼 수 있다. 양쪽면의 비대칭처리는 특히 대단히 엷은 박층의 코팅을 공정(b)에서 선택하거나, 또는 다른이유로 해서 형성된 그층에서 소량의 재질만을 제거할 수 있을 경우 공정(c)에서 잇점이 있다.
본 발명에 의한 3공정 처리방법은 특히 실리콘으로 구성되고, 결정에서 분리되며 사전에 연마 또는 래핑시킬수 있고 에칭제로 처리시키는 것이 바람직한 반도체웨이퍼의 처리에 적합하다.
그러나, 그 방법은 한쪽면에 코팅시킨 반도체웨이퍼의 제조에 기본적으로 제한을 받지 않는다. 다른 처리분야는 한쪽면에 코팅시키고, 글라스, 세라믹스, 금속 또는 플라스틱으로 구성된 가공편의 제조, 예로서 코팅시킨 광디스크 또는 저장전자 미디어의 제조에도 관련되어있다.
이 방법은 웨이퍼의 친수성 직접 접착에 의한 접착 반도체웨이퍼의 제조에 바람직하게 적용할 수 있다.
여기서, 한쪽면에 산화물층으로 코팅시킨 반도체웨이퍼의 페어(pairs)를 그 산화물층면에 접속시킴으로써 하나의 샌드위치식 구조가 2개의 단결정성 실리콘층사이에 커버시킨 산화물층으로 구성된다.
직접 접착의 경우 그 반도체웨이퍼의 페어의 산화물층을 확실히 결착할 수 있게 교대로 처리할 수 있다는 것은 기술적으로 가장 의미가 있다.
본 발명에 의한 방법은 이와같은 요건을 완전히 충족시킬 수 있는 반도체웨이퍼를 제공할 수 있다.
본 발명에 의해, 반도체웨이퍼의 양쪽면에 동시에 다듬질을 하는 1차처리(양쪽면 다듬질)를 그 반도체웨이퍼에 실시하여 그 반도체웨이퍼의 한쪽면상에 최소한 하나의 코팅을 형성시키고 양쪽면 다듬질을 하는 2차처리를 그 반도체웨이퍼에 실시함으로써 한쪽면에 코팅시켜 다듬질을 한 반도체웨이퍼를 제조하는 방법을 제공할 수 있다.

Claims (4)

  1. 한쪽면에 코팅시켜 다듬질을 한 반도체웨이퍼의 제조방법에 있어서,
    (a) 반도체웨이퍼의 양쪽면에 동시에 다듬질을 한 1차처리(양쪽면 다듬질)를 그 반도체웨이퍼에 실시하고;
    (b) 그 반도체웨이퍼의 한쪽면에 최소한 하나의 코팅을 형성시키며,
    (c) 양쪽면 다듬질을 하는 2차처리를 그 반도체웨이퍼에 실시함을 특징으로 하는 제조방법.
  2. 제 1 항에 있어서,
    공정(a) 및 (c)에 의한 반도체웨이퍼의 처리는 양쪽면 연마 및 양쪽면 정밀연마로 구성되는 일군의 처리방법에서 선택함을 특징으로 하는 제조방법.
  3. 제 1 항에 있어서,
    공정(b)에 의한 코팅은 그 반도체웨이퍼의 한쪽면에 하나의 층의 고착(deposition)과, 그 반도체웨이퍼의 한쪽면 표면의 화학적 또는 물리적 변형에 의한 하나의 층의 형성으로 이루어지는 일군에서 선택한 방법에 따라 행함을 특징으로 하는 제조방법.
  4. 제 1 항에 있어서,
    공정(a)의 반도체웨이퍼는 대칭적인 양쪽면 연마를 행하고 공정(c)의 반도체웨이퍼는 비대칭적인 양쪽면 연마를 행함을 특징으로 하는 제조방법.
KR1019980003140A 1997-02-06 1998-02-04 한쪽면에 코팅시켜 다듬질을 한 반도체 웨이퍼의 제조방법 KR100275283B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19704546A DE19704546A1 (de) 1997-02-06 1997-02-06 Verfahren zur Herstellung einer einseitig beschichteten und mit einem Finish versehenen Halbleiterscheibe
DE19704546.4 1997-02-06

Publications (2)

Publication Number Publication Date
KR19980071077A true KR19980071077A (ko) 1998-10-26
KR100275283B1 KR100275283B1 (ko) 2000-12-15

Family

ID=7819522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980003140A KR100275283B1 (ko) 1997-02-06 1998-02-04 한쪽면에 코팅시켜 다듬질을 한 반도체 웨이퍼의 제조방법

Country Status (8)

Country Link
US (1) US6051498A (ko)
EP (1) EP0857542B1 (ko)
JP (1) JPH10223580A (ko)
KR (1) KR100275283B1 (ko)
DE (2) DE19704546A1 (ko)
MY (1) MY129597A (ko)
SG (1) SG63801A1 (ko)
TW (1) TW399257B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19917064A1 (de) * 1999-04-15 2000-08-24 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Schichtstruktur
WO2001054178A1 (en) * 2000-01-20 2001-07-26 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
US6376335B1 (en) 2000-02-17 2002-04-23 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
KR100737879B1 (ko) 2000-04-24 2007-07-10 주식회사 사무코 반도체 웨이퍼의 제조방법
US6709981B2 (en) * 2000-08-16 2004-03-23 Memc Electronic Materials, Inc. Method and apparatus for processing a semiconductor wafer using novel final polishing method
DE10132504C1 (de) * 2001-07-05 2002-10-10 Wacker Siltronic Halbleitermat Verfahren zur beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben und seine Verwendung
DE10142400B4 (de) * 2001-08-30 2009-09-03 Siltronic Ag Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
US6576501B1 (en) 2002-05-31 2003-06-10 Seh America, Inc. Double side polished wafers having external gettering sites, and method of producing same
DE102006044367B4 (de) * 2006-09-20 2011-07-14 Siltronic AG, 81737 Verfahren zum Polieren einer Halbleiterscheibe und eine nach dem Verfahren herstellbare polierte Halbleiterscheibe
US8673784B2 (en) 2009-04-13 2014-03-18 Sumco Corporation Method for producing silicon epitaxial wafer
JP5381304B2 (ja) * 2009-05-08 2014-01-08 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハの製造方法
US8952496B2 (en) * 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same
JP5423384B2 (ja) 2009-12-24 2014-02-19 株式会社Ｓｕｍｃｏ 半導体ウェーハおよびその製造方法
DE102010042040A1 (de) 2010-10-06 2012-04-12 Siltronic Ag Verfahren zum Schleifen einer Halbleiterscheibe
CN103847032B (zh) * 2014-03-20 2016-01-06 德清晶辉光电科技有限公司 一种大直径超薄石英晶片的生产工艺
CN105034182B (zh) * 2015-07-13 2017-02-01 苏州爱彼光电材料有限公司 超薄型蓝宝石片状体的加工方法
DE102018200415A1 (de) 2018-01-11 2019-07-11 Siltronic Ag Halbleiterscheibe mit epitaktischer Schicht

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4144099A (en) * 1977-10-31 1979-03-13 International Business Machines Corporation High performance silicon wafer and fabrication process
JPS6173345A (ja) * 1984-09-19 1986-04-15 Toshiba Corp 半導体装置
NL8501773A (nl) * 1985-06-20 1987-01-16 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen.
JPH0592363A (ja) * 1991-02-20 1993-04-16 Hitachi Ltd 基板の両面同時研磨加工方法と加工装置及びそれを用いた磁気デイスク基板の研磨加工方法と磁気デイスクの製造方法並びに磁気デイスク
US5424224A (en) * 1993-01-19 1995-06-13 Texas Instruments Incorporated Method of surface protection of a semiconductor wafer during polishing
AU7107294A (en) * 1993-02-12 1994-08-29 Vladimir Stepanovich Kondratenko Process for machining components made of brittle materials and a device for carrying out the same
US5360509A (en) * 1993-03-08 1994-11-01 Gi Corporation Low cost method of fabricating epitaxial semiconductor devices
US5389579A (en) * 1993-04-05 1995-02-14 Motorola, Inc. Method for single sided polishing of a semiconductor wafer
JPH07201976A (ja) * 1993-12-28 1995-08-04 Nippon Steel Corp 半導体装置の製造方法
KR100227924B1 (ko) * 1995-07-28 1999-11-01 가이데 히사오 반도체 웨이퍼 제조방법, 그 방법에 사용되는 연삭방법 및 이에 사용되는 장치
US5643405A (en) * 1995-07-31 1997-07-01 Motorola, Inc. Method for polishing a semiconductor substrate

Also Published As

Publication number Publication date
DE59802382D1 (de) 2002-01-24
US6051498A (en) 2000-04-18
KR100275283B1 (ko) 2000-12-15
EP0857542A1 (de) 1998-08-12
EP0857542B1 (de) 2001-12-12
MY129597A (en) 2007-04-30
JPH10223580A (ja) 1998-08-21
TW399257B (en) 2000-07-21
DE19704546A1 (de) 1998-08-13
SG63801A1 (en) 1999-03-30

Similar Documents

Publication Publication Date Title
KR100275283B1 (ko) 한쪽면에 코팅시켜 다듬질을 한 반도체 웨이퍼의 제조방법
US5800725A (en) Method of manufacturing semiconductor wafers
KR100206094B1 (ko) 반도체 유리면웨이퍼의 제조방법
CN1294629C (zh) 硅半导体晶片及制造多个半导体晶片的方法
JP3925580B2 (ja) ウェーハ加工装置および加工方法
KR100222228B1 (ko) 웨이퍼 및 기판의 재생방법 및 장치
US20110189505A1 (en) Method for manufacturing glass substrate for magnetic recording medium
KR101399343B1 (ko) 실리콘 단결정 웨이퍼의 마무리 연마방법 및 실리콘 단결정 웨이퍼
KR101994782B1 (ko) 경면연마 웨이퍼의 제조방법
TW200921773A (en) Method for producing a semiconductor wafer with a polished edge
US6465328B1 (en) Semiconductor wafer manufacturing method
US5643405A (en) Method for polishing a semiconductor substrate
KR20190057394A (ko) 실리콘 웨이퍼의 연마 방법 및 실리콘 웨이퍼의 제조 방법
JP2892215B2 (ja) ウェーハ研磨方法
JPH02208931A (ja) 化合物半導体基板の研磨方法
JPH05177539A (ja) 両面ポリッシュ装置によるウェハ研磨方法
US7291055B2 (en) Wafer polishing method and apparatus
JPS62283655A (ja) 半導体多層基板の製造方法
KR102410366B1 (ko) 접합 웨이퍼의 제조 방법
JP2001334457A (ja) ラッププレート及びそれを用いた加工装置
WO2023228787A1 (ja) 研削ウェーハの製造方法及びウェーハの製造方法
WO2002009165A1 (fr) Procede de polissage d'une plaquette
JPS6224963A (ja) 半導体基板の歪除去方法
JPS62181418A (ja) 接着型半導体基板の製造方法
JP2002110594A (ja) ウェーハの表面研磨方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee