TW399257B - Method for manufacturing a semiconductor wafer which is coated on one side and provided with a finish - Google Patents

Method for manufacturing a semiconductor wafer which is coated on one side and provided with a finish Download PDF

Info

Publication number
TW399257B
TW399257B TW087101214A TW87101214A TW399257B TW 399257 B TW399257 B TW 399257B TW 087101214 A TW087101214 A TW 087101214A TW 87101214 A TW87101214 A TW 87101214A TW 399257 B TW399257 B TW 399257B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
sided
double
polishing
processing
Prior art date
Application number
TW087101214A
Other languages
English (en)
Inventor
Pietsch Georg Dr
Sauter Bernd Dr
Ernst Feuchtinger
Original Assignee
Wacker Siltronic Halbleitermat
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wacker Siltronic Halbleitermat filed Critical Wacker Siltronic Halbleitermat
Application granted granted Critical
Publication of TW399257B publication Critical patent/TW399257B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/06Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising selenium or tellurium in uncombined form other than as impurities in semiconductor bodies of other materials
    • H01L21/08Preparation of the foundation plate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

B7 五、發明説明(1 ) 本發明之目的係提供一種製造單面塗被及精密加工半 導體晶圓之方法。經了解的是:可使半導體晶圓獲得精密 加工之處理工作,係一項清除物質之處理工作,藉助於該 項處理,得使半導體晶圓之成形工作實質上達到完成,且 該項處理之目的在將半導體晶圓之表面,尤其半導體晶圓 之兩個面,轉變成特別平整、光滑及無缺點狀態。該項處 理乃賦予半導體晶圓若干特性所特別需要者,該等特性係 進一步加工以形成高度積體電子分件所必需者。於半導體 晶圓兩面施以精密加工之最重要處理方法包括:物質清除 法,如:化學/機械拋光及精细研磨。在該兩項案例中, 所用加工工具具有旋轉式工作表面且可對一半導體晶圓之 單面或兩面發生作用,將物質加以特別清除。在化學/機 械拋光之案例中,一件拋光工具及一片拋光布料〔該布料 伸展於加工工具(拋光碟)之工作表面〕即可將物質清除掉 。在精细研磨之案例中,加工工具之工作表面上裝以研磨 盤,該等研磨盤上具有黏附细微研磨粉末之物質清除靥。 因每片半導體晶圓具有一正前面及一背後面,單面處理雙 面處理之間有所區別。該項區別可參考拋光實例,於下文 中加以說明。 經濟部中央標準局員工消費合作社印製 (請先閲t背面之注意事項再填寫本頁) ,1Τ 在單面拋光(SSP)之案例中,於半導體晶圓背後面業 已安裝在一適當載體之後,僅半導體晶圓之正前面經伸展 於拋光碟上之拋光布料加Μ拋光。在安裝過程中,藉助於 黏著(「樣板拋光J )、黏合、膠合或實以真空,背後面與 載體之間得Μ確實地及牢固地連接起來。單面拋光方法及 -3 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 五、發明説明(2 ) 裝置通常係用於單一晶圓處理(「單一晶圓抛光J )或用於 族群晶圓之處理(「分批抛光」)。在雙面拋光(DSP)之案 例中,藉將許多半導體晶圓導入兩個上方張有抛光布料之 上拋光碟及下拋光碟之間,半導體晶圓之正前面及背後面 得以同時獲得拋光。在此案例中,該等半導體晶圓係裝於 薄載送籃内(「晶圓載體」)(稱作轉子晶圓),而且於研磨 半導體晶圓時亦可用類似之形式。雙面拋光方法及裝置經 常加以配置用作族群半導體晶圓處理(「分批拋光」)。 雙面拋光之半導體晶圓之破裂顆粒遠較僅單面拋光之 半導體晶圓者為少,所Μ雙面拋光之半導體晶圓比較容易 清潔旦不易受到污染,且最後較易作基本量測、示性及陳 述。 美國專利US-5,389,579中曾述及一種方法,該方法表 示:一單面拋光之半導體晶圓如何可由雙面拋光法製得。 基本上,一雙面拋光之半導體晶圓,可採用單面拋光 法,將正前面及背後面先後連績拋光(順序式單面拋光)。 但雙面拋光法係達成半導體兩面拋光最常用之方法。雙面 拋光法優於順序式單面拋光法之處在於:可達成拋光面之 平整度及平面平行性特高,由於省去安裝,移開及轉動等 順序單面拋光所需之步驟,拋光工作之實施更具成本效益 、全部工作速率較高及產率亦較高。 就精细研磨方面亦可找出單面拋光與雙面拋光間之差 益。在此案例中,亦厲逋當的是:單面精细研磨(即使一 半導體晶圓之兩面先後相繼加以研磨)之结果較雙面精细 4 请 先 閲 背 ιέ 之 注
I 經濟部中央標準局貞工消费合作社印製 本紙乐尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) 五、發明説明( A7 B7 經濟部中央標準局負工消费合作社印裝 7 研磨之結果為差。K下所用「雙面處理」一詞係指半導體 晶圓之處理,其中可清除物質、完成雙面精细加工,而且 (如同雙面拋光或雙面精细研磨)逋於提供特別平整、平面 平行、光滑及零缺點之表面。該等雙面處理通常之實際情 況是:半導體晶圓係在轉動之加工工具工作表面間移動, 並藉助於該工具將物質自半導體晶圓之面上清除掉。 用機械操作之處理工具(例如:處理器)處理業經拋光 或精细研磨之半導體晶圓所用之任何方法,均有導致碟片 拋光或精细研磨表面遭到損壤之風險,例如:產生痕跡或 刮傷。尤其將容納電子分件之半導體晶圓面上所遭受之損 壤特別嚴重。另一方面,在一連串塗敷工作中,半導體晶 圓之一個面至少要塗被一次。在此過程中,難免導致對反 面造成機械損壤之風險。 歐洲專利EP-607 940 A2中曾述及一種方法,其中首 先在半導體晶圓之背後面上產生一保護曆,之後將半導體 晶圓反面之正前面加以抛光。但,軍面抛光前單面塗被之 時序安排有其缺點。舉例言之,就可能達成各面平整度及 平面平行性方面而言,單面拋光較雙面拋光為差。其特別 嚴重之缺失是:待塗被之晶圓面表面,若其平整度仍然不 適當,將被拋光前之塗層所遮蓋而保留下來。随後之單面 拋光將無法清除該項缺點。 本發明可解決此問題,其方法是:提供若千半導體晶 圓,該半導體晶圓之性能(顯於平整度、平面平行性、光 滑度及即使有一單面塗曆存在而面上仍無缺點)可與具有 5 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公着) 请 先— 閲 讀-
I 寫 本 頁 訂 A7 B7 五、發明説明(4 ) 雙面精密加工且無塗靥之半導艟晶圓者相若。 本發明之目的在提供一種製造半導體晶圓之方法,其 中所製得之半導體晶圓,其一涸面業經加以塗被並施以精 密加工,其顬著之特點是: a) 將半導體晶圓施以首次處理(雙面精密加工),使該半導 體晶圓之兩涸面同時獲得雙面精密加工; b) 半導體晶圓之一涸面上形成至少一靥塗靥;及 c) 將半導體晶圓施以二次處理而形成雙面精密加工。 經濟部中央揉準局貝工消费合作社印繁 (請t閲#背面之注意事項再填寫本頁) 於步》a)内實施且形成雙面精密加工之處理,可提供 一種具有最適晶圓幾何形狀之半導體晶圓,亦即各面特別 平整、平面平行、光滑及無缺點。尤其於步》a)内實施之 處理所提供之晶圓幾何形狀與由步驟C)所達成之幾何形狀 完全相同。各傾應用場合所需要之半導體晶圓單面塗被随 後在步驟b)内實施。在步驟c)内,將半導體晶圓施以二次 雙面精密加工。结果,塗被過程中可能發生之未塗面上之 損壤及已塗面上之凹凸不平則完全消失。就此觀點而論, 於步嫌a)內所達成之優良晶圓幾何形狀可完全保留下來, 不致嚴重影響塗敷層之均勻性。該建議之方法在實施時符 合成本效益,蓋因在b)步驟内塗被前後所實施之方法步驟 相同而且實施該等方法步驟所用之加工工具亦相同。 若將該方法加Μ修訂,舉例言之,由單面拋光或順序 單面拋光等單面處理代替步驟3)及C)或該等步驟中之一個 步驟,鑑於成本及單面處理造成不利结果等理由,並非上 策,至少目前是如此。 一 6 一 本紙張尺度適用中國國家樣準·( CNS ) A4規格(210X297公釐) 經濟部中央梂牟局負工消费合作社印製 A7 B7 五、發明説明(5 ) 另一方面,任何一種雙面處理,尤其雙面拋光及雙面 精细研磨,均適於實施步驟a)及c)。再者,步驟a)及c)之 實施不需要必須用同樣處理方法。因此,舉例言之,步» a)可能包括雙面拋光及步驟c)可能包括雙面精细研磨,或 步驟a)内之雙面精细研磨之後,可能繼之以步驊c)內之雙 面拋光。 該方法步驟b)之塗被包括在半導體晶圓之一個面形成 一層或更多曆。該項塗被工作可依照任何習知之方法實施 ,尤其藉沉積一曆或藉助於化學或物理轉形,例如:熱氧 化或摻和而形成一層。烴塗被之後,半導體晶圓兩涸面之 表面可藉助於不同的化學或物理性能而加以區別。單面塗 靥之實例是:半導體材料或其他材料之外延、多结晶或無 定形層沉積在半導體晶圓之一個面上或藉助於一氧化劑在 該面之表面上實施表面氧化作用,在半導體晶圓之一個面 上形成一氧化物薄層。.在半導體晶圓之一涸面上可先後連 績形成許多塗餍,例如:用不同之摻質將一層外延層沉積 在其他兩層外延靥上。 步味a)及c)可加以逋當之實施,俾在步驟a)內差之絕 對值係I Av-Ar | < Ad/ΙΟ及在步驟c)内係| Av-Ar丨乏Ad Λ0。此處,丨Av-Ar丨係指自正前面移除之物質與自背後 面移除者間之差及Ad係指自正前面及背後面移除物質之算 術平均值。假若差之涵對值大於或等於移除物質平均量之 10分之1 ,則半導體晶圓面之處理將被認為:自半導體晶 圓正前面及背後面移除物質之董大多不同而呈不對稱。舉 -7 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) -訂· 經濟部中央揉準局貝工消费合作社印*. A7 B7 五、發明说明(6 ) 例言之,移除物質量之不對稱,可能由於兩個面本身之化 學或结構差異,亦即非技術加工方法之因素。移除物質量 之不對稱亦可Μ蓄意之方式達成,例如:使用一工作面可 以不同速率轉動之加工工具及/或使用可以不同程度移除 物質之拋光布料或轉磲。為補償兩個面之化學或结構差異 ,並達成半導體晶圓兩面之物質移除量相似,亦可採用相 反之措施^若某特定之差小於物質移除量平均值之10分之 1,則物質之移除量則属相似或相同且該等面之處理可認 作對稱。 步驊c)具有各面不對稱處理之優點,尤其假若在步鼸 b)曾選擇一極薄層之塗曆,或假若(由於其他理由)僅可由 該形成之薄層移除少蠆物質。 該建議之三段法特別逋用於處理由矽製造之半導體晶 圓,該等晶圓係由一結晶體分離出來且可能經過預磨或研 磨並最好亦通過一項用蝕刻劑之處理。但該方法基本上並 不局限於單面塗被半-體晶圓之製造。其他應用場合相關 於製造單面塗被、玻璃、陶瓷、金属或塑膠質料之工件, 例如:製造塗被光碟或電子儲存媒體。 本方法之合意應用場合相躕於:藉助於親水性直接晶 圓黏合以製造黏合半導體晶圓。此處,單面塗有氣化物薄 層之成對矽晶圓係於氧化物面上相連接,因而形成兩曆單 晶矽層夾著一層氧化物層之三明治结構。在直接黏合之案 例中,特別重要的一點是:一對晶圓之氣化物曆可以確實 逋接之方式彼此蓮用。本發明之方法可提供若干半導體晶 圓,該等半導體晶圓完全符合此一要求。 -8 " 本纸張尺度適用中國國家棣率(CNS ) Α4規格(2丨0X297公釐) ----------^— (請先閱讀背面之注$項再填寫本頁) 訂 ,I -I n —1

Claims (1)

  1. Λ8 B8 C8 __D8 六、申請專利範圍 1. 一種製造單面塗被及精密加工半導體晶圓之方法,其 中 a) 將半導體晶圓加以首次處理(雙面精密加工),使該半導 體晶圓同時獲得雙面精密加工; b) 該半導體晶圓之軍面上形成至少一層塗層;及 c) 將該半導體晶圓加以二次處理,產生一雙面精密加工。 2. 如申請專利範圍第1項之方法,其中依照步软3)及步 驟c)之半導體晶圓處理係理[自一姐處理方法,其中包括雙 面拋光及雙面精细研磨。 3. 如申請專利範圍第1項之方法,其中依照步驟b)之塗 被工作,其實施所依照之方法係逛自一姐方法,其中包括 :於半導體晶圓之一涸面上沉積一層,及藉助於半導體晶 圓單面表面之化學或物理轉彤生成一層。 4. 如申請專利範圍第1、2或3項之方法,其中步驟a)之 半導體晶圓係施以對稱雙面拋光及步驟c)内之半導體晶圓 係施以非對稱雙面拋光。 I I n n n ί ^ n I I I ^ I I n I - !-·^ UT·无"讀背面之注意事項再填寫本筲) 經濟部中央梂準局負工消費合作社印裝 9 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨OX297公釐〉
TW087101214A 1997-02-06 1998-02-02 Method for manufacturing a semiconductor wafer which is coated on one side and provided with a finish TW399257B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19704546A DE19704546A1 (de) 1997-02-06 1997-02-06 Verfahren zur Herstellung einer einseitig beschichteten und mit einem Finish versehenen Halbleiterscheibe

Publications (1)

Publication Number Publication Date
TW399257B true TW399257B (en) 2000-07-21

Family

ID=7819522

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087101214A TW399257B (en) 1997-02-06 1998-02-02 Method for manufacturing a semiconductor wafer which is coated on one side and provided with a finish

Country Status (8)

Country Link
US (1) US6051498A (zh)
EP (1) EP0857542B1 (zh)
JP (1) JPH10223580A (zh)
KR (1) KR100275283B1 (zh)
DE (2) DE19704546A1 (zh)
MY (1) MY129597A (zh)
SG (1) SG63801A1 (zh)
TW (1) TW399257B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19917064A1 (de) * 1999-04-15 2000-08-24 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Schichtstruktur
WO2001054178A1 (en) * 2000-01-20 2001-07-26 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
US6376335B1 (en) 2000-02-17 2002-04-23 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
WO2001082354A1 (fr) 2000-04-24 2001-11-01 Sumitomo Mitsubishi Silicon Corporation Procédé de fabrication d'une plaquette de semi-conducteur
US6709981B2 (en) * 2000-08-16 2004-03-23 Memc Electronic Materials, Inc. Method and apparatus for processing a semiconductor wafer using novel final polishing method
DE10132504C1 (de) 2001-07-05 2002-10-10 Wacker Siltronic Halbleitermat Verfahren zur beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben und seine Verwendung
DE10142400B4 (de) * 2001-08-30 2009-09-03 Siltronic Ag Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
US6576501B1 (en) 2002-05-31 2003-06-10 Seh America, Inc. Double side polished wafers having external gettering sites, and method of producing same
DE102006044367B4 (de) * 2006-09-20 2011-07-14 Siltronic AG, 81737 Verfahren zum Polieren einer Halbleiterscheibe und eine nach dem Verfahren herstellbare polierte Halbleiterscheibe
EP2421028B1 (en) * 2009-04-13 2015-11-04 SUMCO Corporation Method for producing silicon epitaxial wafer
JP5381304B2 (ja) 2009-05-08 2014-01-08 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
JP5423384B2 (ja) 2009-12-24 2014-02-19 株式会社Sumco 半導体ウェーハおよびその製造方法
US8952496B2 (en) * 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same
DE102010042040A1 (de) 2010-10-06 2012-04-12 Siltronic Ag Verfahren zum Schleifen einer Halbleiterscheibe
CN103847032B (zh) * 2014-03-20 2016-01-06 德清晶辉光电科技有限公司 一种大直径超薄石英晶片的生产工艺
CN105034182B (zh) * 2015-07-13 2017-02-01 苏州爱彼光电材料有限公司 超薄型蓝宝石片状体的加工方法
DE102018200415A1 (de) 2018-01-11 2019-07-11 Siltronic Ag Halbleiterscheibe mit epitaktischer Schicht

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4144099A (en) * 1977-10-31 1979-03-13 International Business Machines Corporation High performance silicon wafer and fabrication process
JPS6173345A (ja) * 1984-09-19 1986-04-15 Toshiba Corp 半導体装置
NL8501773A (nl) * 1985-06-20 1987-01-16 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen.
JPH0592363A (ja) * 1991-02-20 1993-04-16 Hitachi Ltd 基板の両面同時研磨加工方法と加工装置及びそれを用いた磁気デイスク基板の研磨加工方法と磁気デイスクの製造方法並びに磁気デイスク
US5424224A (en) * 1993-01-19 1995-06-13 Texas Instruments Incorporated Method of surface protection of a semiconductor wafer during polishing
JPH08506769A (ja) * 1993-02-12 1996-07-23 ステパノビッチ コンドラテンコ,ブラディミール 脆性材料製部材の機械加工方法およびこの方法を実施する装置
US5360509A (en) * 1993-03-08 1994-11-01 Gi Corporation Low cost method of fabricating epitaxial semiconductor devices
US5389579A (en) * 1993-04-05 1995-02-14 Motorola, Inc. Method for single sided polishing of a semiconductor wafer
JPH07201976A (ja) * 1993-12-28 1995-08-04 Nippon Steel Corp 半導体装置の製造方法
KR100227924B1 (ko) * 1995-07-28 1999-11-01 가이데 히사오 반도체 웨이퍼 제조방법, 그 방법에 사용되는 연삭방법 및 이에 사용되는 장치
US5643405A (en) * 1995-07-31 1997-07-01 Motorola, Inc. Method for polishing a semiconductor substrate

Also Published As

Publication number Publication date
DE19704546A1 (de) 1998-08-13
US6051498A (en) 2000-04-18
EP0857542A1 (de) 1998-08-12
KR100275283B1 (ko) 2000-12-15
KR19980071077A (ko) 1998-10-26
JPH10223580A (ja) 1998-08-21
SG63801A1 (en) 1999-03-30
MY129597A (en) 2007-04-30
EP0857542B1 (de) 2001-12-12
DE59802382D1 (de) 2002-01-24

Similar Documents

Publication Publication Date Title
TW399257B (en) Method for manufacturing a semiconductor wafer which is coated on one side and provided with a finish
TW399254B (en) Method of manufacturing semiconductor wafers
JP2839801B2 (ja) ウェーハの製造方法
JPH0376118A (ja) 半導体素子形成用基板の製造方法
WO2003043071A1 (fr) Tampon de polissage e son procede de fabrication
JPH02174116A (ja) サセプタ
JPH02190258A (ja) チタン板の両面研磨方法
TW387115B (en) Silicon wafer, and method of manufacturing the same
JP2892215B2 (ja) ウェーハ研磨方法
JPH0587991A (ja) Sor用ミラー
JPH05154760A (ja) シリコンウエーハの研磨用組成物及び研磨方法
JPH02208931A (ja) 化合物半導体基板の研磨方法
JPH02139163A (ja) ウェーハの加工方法
JPH05177539A (ja) 両面ポリッシュ装置によるウェハ研磨方法
JPH0745564A (ja) 高平坦度ウェーハの製造方法
JP3473654B2 (ja) 半導体鏡面ウェーハの製造方法
TW473898B (en) Wafer for evaluating machinability of periphery of wafer and method for evaluating machinability of periphery of wafer
TWI839812B (zh) 具表面形狀之陶瓷晶圓片與其製造方法
JP3482313B2 (ja) 半導体基板用研磨布のドレッサーおよびその製造方法
JPH02273923A (ja) 半導体基板の製造方法
JPH04284629A (ja) 半導体基板の製造方法
JP3131968B2 (ja) 半導体シリコンウェーハの製造方法
JP3482322B2 (ja) 半導体基板用研磨布のドレッサーおよびその製造方法
JPS62264835A (ja) 薄基板製造用の複合加工機
JPH0218612B2 (zh)

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees