JPS6224963A - 半導体基板の歪除去方法 - Google Patents

半導体基板の歪除去方法

Info

Publication number
JPS6224963A
JPS6224963A JP60160682A JP16068285A JPS6224963A JP S6224963 A JPS6224963 A JP S6224963A JP 60160682 A JP60160682 A JP 60160682A JP 16068285 A JP16068285 A JP 16068285A JP S6224963 A JPS6224963 A JP S6224963A
Authority
JP
Japan
Prior art keywords
base plate
semiconductor base
machining liquid
etching
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60160682A
Other languages
English (en)
Inventor
Shigenobu Wada
重伸 和田
Michio Ishikawa
石川 通夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60160682A priority Critical patent/JPS6224963A/ja
Publication of JPS6224963A publication Critical patent/JPS6224963A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体基板の表面の歪層を除去する方法に関す
る。
(従来の技術) 半導体材料をデバイス用基板として用いる場合、その表
面は高精度でかつ残留歪が無いことが必要である。
近年高速デバイス用の基板として多く用いられているG
aAsの様な化合物半導体はSlに比べて硬度が低いた
め加工歪が入りやすい。そこで通常用いられているMC
研磨によって研磨された市販の鏡面加工基板では表面の
歪層の除去を目的としてウェットエツチングを行ってい
る。
(発明が解決しようとする問題点) この場合鏡面が得られるエツチング条件は加工速度が速
く、自動化が難しいため一枚ずつ手作業で行う必要があ
る。又、エツジの部分の加工速度が中央部に比べて速い
ためダレが生じたり、エツチングムラによる不良の原因
となっている。
本発明の目的はこの問題点を解決して低硬度の材料にお
いても表面状態を悪化させない半導体基板の歪除去方法
を提供する仁とにある。
(問題点を解決するための手段) この発明の要旨とするところは半導体基板のデバイス工
程前処理の表面歪層除去工程において、半導体基板に対
して相対運動を行っている研磨皿面上にエツチング性の
有る研磨液を供給して半導体基板を研磨皿面から微小量
離した状態で加工を行うものである。
すなわち従来のウェットエツチングによる歪除去を非接
触研磨に置きかえることによって高精度でかつ歪の無い
面を得ることを特徴とする。
(作 用) 歪を除去しようとする半導体基板は研磨皿上に形成され
たエツチング性のある研磨液層上に浮上させて加工を行
い、同性による押付は圧力がまったく働かないため新た
な歪は入らない。又、半導体基板と研磨二表面の狭いす
きまを高速で流れる研磨液によって加工されるため高い
平面度が維持される。
(実施例) 以下、本発明について主にG a A s基板の場合に
おいて説明をする。第1表はGaAs基板の400>面
についか鏡面が得られる条件の一例を示している。液温
か80℃と高く、又過酸化水素水が不安定なため、液は
加工直前に混合する必要がある。
さらに加工速度が90秒で約10μmと速いため自動化
が困難で手作業によって1枚ずつ処理をしている。
第1図は本発明の半導体基板の歪除去方法の一実施例を
説明するための図である61は円板状の研磨皿でモータ
等を用いて水平面内で回転する。
2は研磨皿の上面に接着された研磨クロスである。
3は加工液ノズルで回転する研磨クロス3表面に連続的
にエツチング性のある加工液を供給して研磨クロスの上
に加工液層4を形成する。ここで研磨クロス3は加工液
層4を保持する役目をはだすが、同様の効果が得られる
ならば研磨クロス3の代シに発泡体やあるいは研磨皿1
の表面に凹凸や溝を形成しても良い。5は円板上のホル
ダで一方の面には半導体基板6を接着し他方の面の中央
で回転可能に保持される。ここでホルダ5と半導体基板
6は加工液層4の上に動圧で浮上する程度の低圧力に保
持するか、又は機械的に微小すきまを保っておく。この
様な構造の装置を用いて歪除去を行った条件の一実施例
を第2表に示す。この条件において第1表のエツチング
の場合と同じ量を除去するには10倍の15分かかるが
装置の大型化によって多数枚同時加工や加工中は自動運
転が可能であるため問題にならない。
MC研磨によるもの、第1表に示したエツチング面、第
2表に示した非接触研磨面のそれぞれについて平坦度が
1μm以下の部分の総面積に対する割合を第3表に示す
。MC研磨面が88.4%に対してエツチングを行うと
ダレが生じて36.0%に減少する。本発明の方法によ
るとMC研磨によって生じていたわずかのダレも除去さ
れ、95.1チとほとんどの部分において平坦性1μm
が達成される。
以上被研磨物としてGaAsの場合について述べたが、
他の半導体材料や結晶材料等についてもエツチング性の
ある研磨液を選ぶことによって同様に歪の除去が可能と
なる。
(発明の効果) 以上説明した如く本発明によれば従来のエツチングによ
る歪除去方法に比べて平坦度が格段に優れた面が得られ
、自動化にも適するため半導体基板の歪除去方法として
極めて有効である。
第2表 第3表
【図面の簡単な説明】
第1図は本発明の半導体基板の歪除去方法を説明するた
めの図である。 図において1は研磨器、2は研磨クロス、3は加工液ノ
ズル、4は加工液層、5はホルダ、6は半導体基板を示
す。 と1−・1 代理人弁理士 内 原  ゛ミ閘 多  1   図 3、力01嗜屹ノ反)V

Claims (1)

    【特許請求の範囲】
  1. 半導体基板のデバイス工程前処理の表面歪層除去工程に
    おいて、半導体基板に対して相対運動を行っている研磨
    皿面上にエッチング性の有る研磨液を供給して半導体基
    板を研磨皿面から微小量離した状態で加工を行うことを
    特徴とする半導体基板の歪除去方法。
JP60160682A 1985-07-19 1985-07-19 半導体基板の歪除去方法 Pending JPS6224963A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60160682A JPS6224963A (ja) 1985-07-19 1985-07-19 半導体基板の歪除去方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60160682A JPS6224963A (ja) 1985-07-19 1985-07-19 半導体基板の歪除去方法

Publications (1)

Publication Number Publication Date
JPS6224963A true JPS6224963A (ja) 1987-02-02

Family

ID=15720187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60160682A Pending JPS6224963A (ja) 1985-07-19 1985-07-19 半導体基板の歪除去方法

Country Status (1)

Country Link
JP (1) JPS6224963A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63312058A (ja) * 1987-06-10 1988-12-20 Mabuchi Shoten:Kk 研磨機
WO2002067307A1 (fr) * 2001-02-20 2002-08-29 Kabushiki Kaisha Ishiihyoki Appareil et procede de polissage de surface

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63312058A (ja) * 1987-06-10 1988-12-20 Mabuchi Shoten:Kk 研磨機
WO2002067307A1 (fr) * 2001-02-20 2002-08-29 Kabushiki Kaisha Ishiihyoki Appareil et procede de polissage de surface

Similar Documents

Publication Publication Date Title
JP3925580B2 (ja) ウェーハ加工装置および加工方法
KR100206094B1 (ko) 반도체 유리면웨이퍼의 제조방법
US6672943B2 (en) Eccentric abrasive wheel for wafer processing
JPS61182764A (ja) 検出器材料表面の化学−機械的研磨方法
JP5628224B2 (ja) 基板表面を研磨するための方法
US4244775A (en) Process for the chemical etch polishing of semiconductors
JPH09270401A (ja) 半導体ウェーハの研磨方法
JPH04263425A (ja) 半導体基板の研削装置及び研削方法
US11781244B2 (en) Seed crystal for single crystal 4H—SiC growth and method for processing the same
KR20010092732A (ko) 배면 손상을 형성하는 반도체 웨이퍼 처리방법
KR100275283B1 (ko) 한쪽면에 코팅시켜 다듬질을 한 반도체 웨이퍼의 제조방법
KR20190057394A (ko) 실리콘 웨이퍼의 연마 방법 및 실리콘 웨이퍼의 제조 방법
US6599760B2 (en) Epitaxial semiconductor wafer manufacturing method
JPS6015147B2 (ja) 表裏両外面を有する基板ウェファの保持および平面化方法
JPS6224963A (ja) 半導体基板の歪除去方法
JPH02208931A (ja) 化合物半導体基板の研磨方法
JPH11333703A (ja) ポリッシング加工機
JP2001071244A (ja) 半導体ウェーハの精密面取り法
WO2001096065A1 (fr) Procede de polissage de pieces
JP3611029B2 (ja) 半導体基板の研磨用保持板
JPH04284629A (ja) 半導体基板の製造方法
JPH04206930A (ja) 半導体ウェーハの研磨用チャック
TW201706075A (zh) 基板之製造方法
JPH0655437A (ja) 両面同時ラッピング方法
JP2001102340A (ja) 半導体ウェーハの製造方法