TWI414012B - Single crystal silicon wafer finishing grinding method and single crystal silicon wafer - Google Patents
Single crystal silicon wafer finishing grinding method and single crystal silicon wafer Download PDFInfo
- Publication number
- TWI414012B TWI414012B TW097104274A TW97104274A TWI414012B TW I414012 B TWI414012 B TW I414012B TW 097104274 A TW097104274 A TW 097104274A TW 97104274 A TW97104274 A TW 97104274A TW I414012 B TWI414012 B TW I414012B
- Authority
- TW
- Taiwan
- Prior art keywords
- polishing
- single crystal
- finishing
- crystal germanium
- wafer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 229910021421 monocrystalline silicon Inorganic materials 0.000 title description 4
- 238000005498 polishing Methods 0.000 claims abstract description 244
- 239000013078 crystal Substances 0.000 claims abstract description 76
- 239000002002 slurry Substances 0.000 claims abstract description 24
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 61
- 238000007517 polishing process Methods 0.000 claims description 47
- 239000004744 fabric Substances 0.000 claims description 18
- 230000007547 defect Effects 0.000 abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 235000012431 wafers Nutrition 0.000 description 39
- 238000001824 photoionisation detection Methods 0.000 description 23
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 12
- 229910000420 cerium oxide Inorganic materials 0.000 description 7
- 229910052732 germanium Inorganic materials 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 229920002635 polyurethane Polymers 0.000 description 4
- 239000004814 polyurethane Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000004745 nonwoven fabric Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229940075614 colloidal silicon dioxide Drugs 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02024—Mirror polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
Description
本發明是有關於一種在進行研磨單結晶矽晶圓之複數階段的研磨製程之中，最後階段之精加工研磨的方法及研磨而成的單結晶矽晶圓。
先前，作為各種半導體元件等所使用的半導體基板材料而使用的單結晶矽晶圓之製造方法，通常是由單結晶成長製程及晶圓製造(加工)製程所構成；該結晶成長製程是依照切克勞斯基(Czochralski；CZ)法、或是浮動區熔(Floating Zone；FZ)法等來製造單結晶晶錠；而該晶圓製造(加工)製程是將該單結晶晶錠(晶棒)切割，並在至少一主表面進行鏡面加工。在如此所製造的鏡面研磨晶圓上製造元件。
若更詳細地說明晶圓製造(加工)製程時，是具有以下製程，包含：切割製程，是切割單結晶晶錠而得到薄圓板狀的晶圓；去角取面製程，是對藉由該切割製程所得到的晶圓進行去角取面，用以防止裂縫、缺損等；磨光製程，是將該晶圓平坦化；蝕刻製程，是除去在經去角取面及磨光後的晶圓所殘留的加工變形；研磨(拋光)製程，是將該晶圓表面加以鏡面化；及洗淨製程，是將經研磨的晶圓洗淨，來除去黏附於該晶圓之研磨劑或異物。上述晶圓加工製程是顯示主要製程，此外亦可加上平面磨削製程、熱處
理製程等製程，或是多階段進行相同製程、或是變更製程順序。
特別是研磨製程能夠區分成被稱為粗研磨之1次研磨製程及被稱為精密研磨之精加工研磨製程，依照情況可將1次研磨製程更區分為2製程以上，並稱為1次、2次研磨製程等。在各自的研磨製程中，變更研磨漿體的組成或研磨壓力等而成為適合各自製程之條件。
在研磨製程中，例如以適當的壓力使貼在能夠旋轉的轉盤上之研磨布、與被研磨頭的晶圓支撐盤支撐之已蝕刻完成的單結晶矽晶圓等接觸而研磨。此時，能夠使用含有膠體二氧化矽之鹼溶液(稱為研磨漿體、研磨劑等)。藉由在研磨布與單結晶矽晶圓的接觸面，添加此種研磨劑，研磨漿體與單結晶矽晶圓會產生機械化學作用而進行研磨。
但是，隨著元件規則(device rule)微細化的進行，在製造元件時會成為缺陷而發生問題的尺寸亦變小。而且，以往未被視為問題之微小的凸狀缺陷亦被逐漸被注意。而且，此種缺陷是藉由先前的檢查裝置幾乎無法檢測出來的微小缺陷，但是例如藉由使用日本特開2004－193529號公報所記載的共焦光學系統的雷射顯微鏡等已能夠觀測到此種微小缺陷。作為微小缺陷，能夠確認出有：單獨突起、複數突起、線狀突起及微小LPD(光點缺陷；Light Point Defect)等。
在研磨製程會導入許多此種微小缺陷。在研磨製程中所導入的缺陷，被總稱為PID(拋光導入缺陷；Polishing
Induced Defect)。
而且，如上述，即便先前不成為問題之此種微小PID亦必須抑制其產生。
為了抑制產生此種PID，例如日本特開2005－45102號公報提案揭示一種使研磨漿體成為規定物品的技術。但是即便依照此方法，PID的抑制亦不充分。
本發明是鑒於如此的問題而開發出來，本發明的目的是提供一種能夠得到PID較少的單結晶矽晶圓之精加工研磨方法。
為了達成上述的目的，本發明提供一種單結晶矽晶圓的精加工研磨方法，是針對使研磨漿體介於單結晶矽晶圓與研磨布之間，並對上述單結晶矽晶圓進行研磨之複數階段的研磨製程之中，在最後階段之精加工研磨製程，其特徵為：使研磨速度為10奈米/分鐘以下來進行精加工研磨。
如此，在精加工研磨製程中，若是使研磨速度為10奈米/分鐘以下來進行精加工研磨之單結晶矽晶圓的精加工研磨方法時，能夠抑制在精加工研磨製程中PID的生成。而且，若使研磨速度為5奈米/分鐘以下則更佳。其結果，能夠作為PID少的單結晶矽晶圓。
此時，較佳為：藉由調節上述被研磨的單結晶矽晶圓與上述研磨布的相對速度，來調節上述精加工研磨中的研磨速度。
如此，若藉由調節被研磨的單結晶矽晶圓與研磨布的相對速度來調節在精加工研磨時的研磨速度時，藉由簡便的調節方法便能夠調節研磨速度，且能夠得到充分的效果。
又，在上述精加工研磨中的研磨量以5奈米以上為佳。
如此，使精加工研磨中的研磨量為5奈米以上時，能夠更確實地降低單結晶矽晶圓表面的濛霧。
又，較佳為：使上述精加工研磨製程之至少結束時點的研磨速度為10奈米/分鐘以下。
如此，若使精加工研磨製程之至少結束時點的研磨速度為10奈米/分鐘以下時，PID的降低效果充分。又，在精加工研磨製程中，若首先使研磨速度大於10奈米/分鐘，並在隨後使研磨速度為10奈米/分鐘以下時，能夠進行精加工研磨而不會使生產力顯著下降。
又，本發明提供一種單結晶矽晶圓，其特徵是藉由上述單結晶矽晶圓的精加工研磨方法所研磨而成之單結晶矽晶圓，其晶圓表面的PID換算成直徑300毫米晶圓時為小於100個。
如此，若是藉由上述單結晶矽晶圓的精加工研磨方法所研磨而成之單結晶矽晶圓時，能夠成為其晶圓表面的PID換算成直徑300毫米晶圓時小於100個之單結晶矽晶圓，能夠作成先前所無法達成之PID少、且高品質的單結晶矽晶圓。
若依照本發明之單結晶矽晶圓的精加工研磨方法時，能夠抑制在精加工研磨製程中PID的生成，能夠成為PID
少的單結晶矽晶圓。因此，若將此種單結晶矽晶圓投入元件製程時，能夠以高產率來製作元件。
以下，詳細地說明本發明，但是本發明未限定於此實施形態。
如前述，對於先前不成為問題之微小的PID，其產生亦被要求加以抑制。
先前，認為PID主要是在1次研磨、2次研磨中被導入，且認為幾乎不會受到研磨量極少之精加工研磨的影響。但是，依照本發明者等的調查，得知精加工研磨對產生PID有不小的影響。
作為代表性的PID也就是線狀突起產生的原理之一，關於其研磨製程具有1次研磨、2次研磨及精加工研磨之三階段製程的情況，一邊參照第5圖一邊說明本發明者等所想出的假說。
線狀缺陷是先前的檢查裝置幾乎無法檢測出來之微小的PID，但是使用例如共焦光學系統的雷射顯微鏡來觀察單結晶矽晶圓的表面時，能夠容易地觀察到(第7圖(a))。其特徵是如第7圖(b)、(c)所示，若使用原子間力顯微鏡(AFM)觀察該線狀缺陷時，具有高度為5奈米以下、寬度為100~300奈米、且長度大致為0.5微米以上之線狀且突起狀的缺陷。
接著，使用圖示說明在研磨製程中產生PID之原理的
假說。
第5圖(a)是表示1次研磨結束後、2次研磨開始前之單結晶矽晶圓。在1次研磨後亦產生PID。但是起因於1次研磨之PID，因為2次研磨時的研磨量大，所以不會成為問題。
第5圖(b)是表示2次研磨中的情形。
在研磨漿體中，除了研磨粒子(膠體二氧化矽等)以外，混入異物。被認為是此種異物，可舉出例如研磨漿體配管系統的污染、或膠體二氧化矽的凝膠化物、研磨漿體原料中之二氧化矽以外的粒子及由研磨布破碎而成的織維異物等。這些異物多少會存在，且通常未具有研磨能力。因此，黏附有這些異物的部分，其研磨會變慢而成為微小的突起狀缺陷。
第5圖(d)是表示精加工研磨中的情形。
在2次研磨中所產生的線狀突起，雖然有一部分在精加工研磨中被除去，但是有一部分殘留。又，即便在精加工研磨中，根據與上述的2次研磨中同樣的機構，亦會產生起因於精加工研磨之線狀突起。
如此進行，認為在精加工研磨結束後，如第5圖(e)所示，有起因於2次研磨的PID、及起因於精加工研磨的PID在單結晶矽晶圓的被研磨面上產生。
基於如此的假說，本發明者等認為若在研磨製程中降低研磨速度來緩慢地進行研磨時，黏附於單結晶矽晶圓表面上之異物，能夠在形成突起之前被除去。
對單結晶矽晶圓進行精加工研磨之目的，是為了使晶圓表面平滑至濛霧(haze)消除為止，且潔淨地精加工。而且，為了達成該目的而進行管理研磨材料、研磨條件及研磨量等。但是，在精加工研磨中的研磨速度，到底是由所設定的研磨條件來決定的結果，並沒有特別進行範圍的特定或管理。亦即，先前在精加工研磨時，研磨量通常非常小，為10~80奈米程度以下，是只有進行研磨至濛霧的程度在規格內而不必管理研磨速度。又，為了生產上的方便，是以儘量提高研磨速度的方式進行。
但是，本發明者等由前述本發明者等所發現的見識，考慮到藉由在精加工研磨製程中亦管理控研磨速度，能夠抑制在精加工研磨製程中所產生的PID、特別是線狀突起，結果亦能夠抑制在研磨製程全體所產生的PID總量，而完成了本發明。
以下，具體地說明本發明的實施形態。
以下，說明關於其研磨製程具有1次研磨、2次研磨及精加工研磨之三階段製程的情況，但是本發明未限定於此種情況，能夠應用於具有複數階段的研磨製程之單結晶矽晶圓的製程中。
首先，準備單結晶矽晶圓，並進行研磨製程前的各種處理。另外，在本說明書中，單結晶矽晶圓是指除了晶圓全體是由單結晶矽所構成的晶圓以外，亦包含至少其被研磨面是單結晶矽之晶圓。例如在絕緣體上形成有單結晶矽層之SOI(絕緣層上覆矽；Silicon on insulator)晶圓等的精
加工研磨亦能夠應用本發明。
接著，對該單結晶矽晶圓使用通常的方法進行1次研磨、2次研磨。在此時的研磨方法沒有特別限定。研磨裝置能夠使用雙面研磨裝置、單面研磨裝置之任一者。又，研磨漿體的組成、溫度、研磨壓力、研磨量及研磨速度等各種條件亦沒有特別限定。
對於如此地進行1次研磨、2次研磨後的單結晶矽晶圓，以研磨速度(每分鐘的研磨量)為10奈米/分鐘以下進行研磨製程中的最後階段之精加工研磨。另外，這並非意味著只包含在精加工研磨製程中一直使研磨速度為10奈米/分鐘以下者，亦包含在精加工研磨製程中的至少一部分是以10奈米/分鐘以下的方式來進行研磨的態樣。特別是在精加工研磨製程中，較佳為：首先使研磨速度以大於10奈米/分鐘的高速進行，隨後使研磨速度為10奈米/分鐘以下，且在精加工研磨製程的至少結束時點，使研磨速度為10奈米/分鐘以下。
又，使研磨速度為10奈米/分鐘以下之理由如後述。
作為精加工研磨時之研磨裝置，不論是雙面研磨裝置或是單面研磨裝置之任一者，都能夠應用本發明。
第6圖是表示單面研磨裝置的一個例子之概略剖面圖。
該單面研磨裝置21具備：轉盤23，其貼合有研磨墊22；研磨頭25，是用以保持單結晶矽晶圓W；及研磨漿體供給構件26等。轉盤23及研磨頭25是藉由未圖示的驅動
源而旋轉，且研磨墊22滑動接觸晶圓W，來研磨單結晶矽晶圓W的被研磨面。在研磨時，從研磨漿體供給構件26供給研磨漿體。
調節研磨速度，能夠採用各式各樣的手段，若藉由調節被研磨的單結晶矽晶圓與研磨布的相對速度來進行調節時，能夠藉由簡便的調節方法來調節研磨速度，且能夠得到充分的效果。單結晶矽晶圓與研磨布的相對速度的調節，若是例如在第6圖所示的單面研磨裝置時，能夠藉由調節轉盤23的旋轉速度及研磨頭25的旋轉速度來進行。
此外，藉由調節研磨漿體的組成或pH、研磨布的種類或使用時間、研磨時的溫度、研磨壓力等，亦可調節研磨速度，能夠適當地選擇。
為了使研磨速度為規定值，具體上，上述的各種條件例如能夠實際地進行研磨單結晶矽晶圓，並根據測定的研磨量來算出研磨速度而實驗性地求得。
如上述，藉由使在精加工研磨製程中的研磨速度為10奈米/分鐘以下，能夠抑制在精加工研磨時產生PID。而且，使研磨速度為5奈米以下的低速為更佳。又，特別是，在精加工研磨製程中，首先使研磨速度大於10奈米/分鐘，能夠效率良好地降低濛霧，隨後使研磨速度為10奈米/分鐘以下，且至少在精加工研磨製程之結束時點使研磨速度為10奈米/分鐘以下時，也能夠充分地減少PID。如此進行時，因為能夠進行精加工研磨，而不會使生產力顯著地降低，能夠同時使濛霧及PID減少，乃是較佳。此時，
使研磨速度為10奈米/分鐘以下而研磨之研磨量，例如若為1奈米以上即可，便能夠得到充分地減少PID的效果。
另外，為了降低濛霧之目的，在精加工研磨時之研磨量以5奈米以上為佳。
以下，顯示在其研磨製程具有1次研磨、2次研磨及精加工研磨之三階段製程的情況所進行的實驗例，來說明使上述的研磨速度為10奈米/分鐘以下之理由等。
首先，準備2片已進行至即將進行1次研磨前的各種處理之單結晶矽晶圓。所準備的單結晶矽晶圓的直徑為200毫米、P型(比電阻為1 Ω cm以上)的CZ單結晶矽晶圓。
接著，使用雙面研磨裝置，研磨布是發泡胺甲酸乙酯、研磨漿體是NaOH基膠體二氧化矽，且以雙面合計的研磨量為約20微米來進行1次研磨。
接著，使用單面研磨裝置，研磨布是聚膠酯不織布、研磨漿體是NaOH基膠體二氧化矽，且使研磨量為約0.5~1.5微米來進行2次研磨。
隨後，使用第6圖所示之單面研磨裝置，研磨布是使用時間為1000分鐘左右的聚胺酯麂皮、研磨漿體是NH4
OH基膠體二氧化矽，且使研磨時間為2.5分鐘來進行精加工研磨。但是使轉盤的旋轉速度為25rpm(試料1)、40rpm(試料2)。測定研磨後在精加工研磨時之研磨量，研磨量是各自為8.30奈米(試料1)、20.6奈米(試料2)，研磨速度是各
自為3.32奈米/分鐘(試料1)、8.24奈米/分鐘(試料2)。
使用共焦光學系統的雷射顯微鏡(Laser Tec公司製MAGICS)進行測定研磨後之各單結晶矽晶圓表面上的PID。MAGICS的測定條件是Normal Scan、Slice Level 24mV，並將直徑200毫米晶圓的測定值換算成直徑300毫米的單位面積的數值。雖然所測定的缺陷難以判定是實際上在研磨製程會所導入的PID，但是，在本說明書，是將使用共焦光學系統的雷射顯微鏡能夠測定的缺陷視為PID。
PID個數是各自為31個(試料1)、47個(試料2)。又，在任一者的試料中，PID的1/3左右是線狀突起，2/3左右是微小LPD，其他的缺陷僅是少許。
與實驗例1同樣地，準備2片已進行至即將進行1次研磨前的各種處理之單結晶矽晶圓。所準備的單結晶矽晶圓的直徑為200毫米、P型(比電阻為1 Ω cm以上)的CZ單結晶矽晶圓。
但是，研磨布是使用時間為5000分鐘左右者、且使轉盤的旋轉速度為25rpm(試料3)、40rpm(試料4)，來進行單結晶矽晶圓的精加工研磨。此時，研磨量是各自為22.4奈米(試料3)、36.4奈米(試料4)，研磨速度是各自為8.96奈米/分鐘(試料3)、14.6奈米/分鐘(試料4)。
PID個數是與實驗例1同樣地測定，各自為61個(試
料3)、110個(試料4)。又，在任一者的試料中，PID的1/3左右是線狀突起，2/3左右是微小LPD，其他的缺陷僅是少許。
根據實驗例1及2所得到的精加工研磨製程中的研磨速度與晶圓表面上的PID個數的關係，如第1圖所示。
依據第1圖，得知研磨速度與PID個數之間是呈正相關關係。
又，在實驗例1及實驗例2，因為是使用不同使用時間(研磨墊使用時間)的研磨布，所以即便是在相同轉盤速度的情況下，其研磨速度亦不同，且若著眼於研磨速度與PID個數之關係時，能夠確認具有相關關係。
首先，準備6片已進行至即將進行1次研磨前的各種處理之單結晶矽晶圓。所準備的單結晶矽晶圓的直徑為200毫米、P型(比電阻為1 Ω cm以上)的CZ單結晶矽晶圓。
接著，使用單面研磨裝置，研磨布是聚胺酯不織布、研磨漿體是NaOH基膠體二氧化矽，且使研磨量為約8~12微米來進行1次研磨。
接著，使用單面研磨裝置，研磨布是聚胺酯不織布、研磨漿體是NaOH基膠體二氧化矽，且使研磨量為約0.5~1.5微米來進行2次研磨。
隨後，使用第6圖所示之單面研磨裝置，研磨布是聚胺酯麂皮、研磨漿體是NH4
OH基膠體二氧化矽，來進行
精加工研磨。但是使研磨頭的旋轉速度為一定，並使轉盤的旋轉速度、研磨時間如下述表1所示，來進行研磨。
研磨後，測定在精加工研磨中的研磨量的結果，其研磨量、研磨速度是如表1所示。
與實驗例1同樣地測定試料5~10的PID個數，精加工研磨製程中的研磨速度與PID個數的關係是如第2圖所示。
從第2圖亦可得知研磨速度與PID個數是正相關關係。
又，實驗例3中的研磨量與PID個數的關係如第4圖所示。依照第4圖，得知在大致以相同的研磨速度研磨、且研磨量不同之試料之間(亦即，以相同轉盤旋轉速度且不同的研磨時間研磨而成的試料之間)，無相關關係。亦即，研磨量本身與PID個數之間沒有直接的相關關係。
與實驗例1同樣地，但是準備4片直徑300毫米、P型(比電阻1 Ω cm以上)的CZ單結晶矽晶圓，並以轉盤旋轉數各自為43、30、20、10rpm(試料11~14)來進行精加工研磨。此時，使研磨量各自為44.6、29.4、18.2、6.17奈米，研磨速度是各自為19.1、12.6、7.83、2.65奈米/分鐘。
與實驗例1同樣地測定試料11~14的PID個數，精加工研磨製程中的研磨速度與PID個數的關係是如第3圖所示。
從第3圖亦可得知研磨速度與PID個數是正相關關係。
又，實驗例1~4各自的精加工研磨中的研磨條件與PID個數的關係如表2所示。
根據以上的實驗結果，得知在精加工研磨製程中的研磨速度為10奈米/分鐘以下時，能夠有效地抑制產生PID，以直徑300毫米晶圓換算時，能夠得到其PID個數小於100個左右之PID非常少的研磨晶圓。又，若使研磨速度更慢時，能夠更控制PID個數，例如使研磨速度為5奈米/分鐘以下時，能夠將PID個數抑制在80個以下左右。
另外，在精加工研磨製程中的研磨速度的下限沒有特別限定，能夠從兼顧生產力、降低濛霧效果、容易控制性等來決定。例如能夠設為0.1奈米/分鐘以上。
而且，本發明未限定於上述實施形態。上述實施形態是例示性，凡是具有與本發明的申請專利範圍所記載之技術思想實質上相同構成、且達成相同作用效果之技術，無論何者，都包含在本發明的技術範圍內。
21‧‧‧單面研磨裝置
22‧‧‧研磨墊
23‧‧‧轉盤
25‧‧‧研磨頭
26‧‧‧研磨漿體供給構件
W‧‧‧晶圓
第1圖是表示在實驗例1及2的精加工研磨製程中的研磨速度與晶圓表面上的PID個數的關係之圖表。
第2圖是表示在實驗例3的精加工研磨製程中的研磨速度與晶圓表面上的PID個數的關係之圖表。
第3圖是表示在實驗例4的精加工研磨製程中的研磨速度與晶圓表面上的PID個數的關係之圖表。
第4圖是表示在實驗例3的精加工研磨製程中的研磨量與晶圓表面上的PID個數的關係之圖表。
第5圖是在研磨製程中產生PID之假說原理的說明圖。
第6圖是表示單面研磨裝置的一個例子之概略剖面圖。
第7圖是使用共焦光學系統的雷射顯微鏡與原子間力顯微鏡拍攝線狀突起而成之畫像。
Claims (5)
- 一種單結晶矽晶圓的精加工研磨方法，是針對使研磨漿體介於單結晶矽晶圓與研磨布之間，並對上述單結晶矽晶圓進行研磨之複數階段的研磨製程之中，在最後階段之精加工研磨製程，其特徵為：首先使研磨速度大於10奈米/分鐘，之後使上述精加工研磨製程之至少結束時點的研磨速度為10奈米/分鐘以下。
- 如申請專利範圍第1項所述之單結晶矽晶圓的精加工研磨方法，其中藉由調節上述被研磨的單結晶矽晶圓與上述研磨布的相對速度，來調節上述精加工研磨中的研磨速度。
- 如申請專利範圍第1項所述之單結晶矽晶圓的精加工研磨方法，其中在上述精加工研磨中的研磨量為5奈米以上。
- 如申請專利範圍第2項所述之單結晶矽晶圓的精加工研磨方法，其中在上述精加工研磨中的研磨量為5奈米以上。
- 一種單結晶矽晶圓，其特徵是藉由如申請專利範圍第1至4項中任一項所述之單結晶矽晶圓的精加工研磨方法所研磨而成之單結晶矽晶圓，其晶圓表面的PID換算成直徑300毫米晶圓時為小於100個。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007038937A JP4696086B2 (ja) | 2007-02-20 | 2007-02-20 | シリコン単結晶ウエーハの仕上げ研磨方法及びシリコン単結晶ウエーハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200849365A TW200849365A (en) | 2008-12-16 |
| TWI414012B true TWI414012B (zh) | 2013-11-01 |
Family
ID=39709802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097104274A TWI414012B (zh) | 2007-02-20 | 2008-02-04 | Single crystal silicon wafer finishing grinding method and single crystal silicon wafer |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8569148B2 (zh) |
| JP (1) | JP4696086B2 (zh) |
| KR (1) | KR101399343B1 (zh) |
| DE (1) | DE112008000396T5 (zh) |
| TW (1) | TWI414012B (zh) |
| WO (1) | WO2008102521A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI602643B (zh) * | 2014-08-05 | 2017-10-21 | Shin-Etsu Handotai Co Ltd | Polished silicon wafer polishing method |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010131683A (ja) * | 2008-12-02 | 2010-06-17 | Sumco Corp | シリコンウェーハの研磨方法 |
| JP5310848B2 (ja) | 2009-06-05 | 2013-10-09 | 株式会社Sumco | シリコンウェーハの研磨方法及びシリコンウェーハ |
| US8664092B2 (en) | 2009-06-26 | 2014-03-04 | Sumco Corporation | Method for cleaning silicon wafer, and method for producing epitaxial wafer using the cleaning method |
| JP5888280B2 (ja) | 2013-04-18 | 2016-03-16 | 信越半導体株式会社 | シリコンウエーハの研磨方法およびエピタキシャルウエーハの製造方法 |
| JP6418174B2 (ja) * | 2016-02-03 | 2018-11-07 | 株式会社Sumco | シリコンウェーハの片面研磨方法 |
| JP2018085411A (ja) * | 2016-11-22 | 2018-05-31 | 株式会社ディスコ | ウエーハの加工方法 |
| US10636673B2 (en) * | 2017-09-28 | 2020-04-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming semiconductor device structure |
| JP6879272B2 (ja) | 2018-03-22 | 2021-06-02 | 信越半導体株式会社 | シリコンウェーハの製造方法 |
| KR102104073B1 (ko) * | 2018-09-06 | 2020-04-23 | 에스케이실트론 주식회사 | 웨이퍼의 마무리 연마 방법 및 장치 |
| JP7502267B2 (ja) * | 2019-03-27 | 2024-06-18 | 株式会社フジミインコーポレーテッド | ケイ素－ケイ素結合を有する材料を含む研磨対象物の研磨方法 |
| JP6780800B1 (ja) | 2020-04-09 | 2020-11-04 | 信越半導体株式会社 | ウェーハの研磨方法及び研磨装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02114526A (ja) * | 1988-10-24 | 1990-04-26 | Shin Etsu Handotai Co Ltd | シリコンウエーハ及びその研磨方法並びにこのシリコンウエーハを用いた半導体電子装置 |
| US6429134B1 (en) * | 1999-06-30 | 2002-08-06 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| US6530826B2 (en) * | 2000-11-24 | 2003-03-11 | WACKER SILTRONIC GESELLSCHAFT FüR HALBLEITERMATERIALIEN AG | Process for the surface polishing of silicon wafers |
| US20050176250A1 (en) * | 2001-08-16 | 2005-08-11 | Hideaki Takahashi | Polishig fluid for metallic films and method for producing semiconductor substrate using the same |
| US20060246724A1 (en) * | 2003-07-24 | 2006-11-02 | Naoyuki Takamatsu | Method for polishing wafer |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004193529A (ja) | 2002-10-16 | 2004-07-08 | Shin Etsu Handotai Co Ltd | ウエーハの評価方法及び装置 |
-
2007
- 2007-02-20 JP JP2007038937A patent/JP4696086B2/ja active Active
-
2008
- 2008-01-29 DE DE112008000396T patent/DE112008000396T5/de not_active Ceased
- 2008-01-29 KR KR1020097017021A patent/KR101399343B1/ko active IP Right Grant
- 2008-01-29 WO PCT/JP2008/000101 patent/WO2008102521A1/ja active Application Filing
- 2008-01-29 US US12/449,017 patent/US8569148B2/en active Active
- 2008-02-04 TW TW097104274A patent/TWI414012B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02114526A (ja) * | 1988-10-24 | 1990-04-26 | Shin Etsu Handotai Co Ltd | シリコンウエーハ及びその研磨方法並びにこのシリコンウエーハを用いた半導体電子装置 |
| US6429134B1 (en) * | 1999-06-30 | 2002-08-06 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| US6530826B2 (en) * | 2000-11-24 | 2003-03-11 | WACKER SILTRONIC GESELLSCHAFT FüR HALBLEITERMATERIALIEN AG | Process for the surface polishing of silicon wafers |
| US20050176250A1 (en) * | 2001-08-16 | 2005-08-11 | Hideaki Takahashi | Polishig fluid for metallic films and method for producing semiconductor substrate using the same |
| US20060246724A1 (en) * | 2003-07-24 | 2006-11-02 | Naoyuki Takamatsu | Method for polishing wafer |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI602643B (zh) * | 2014-08-05 | 2017-10-21 | Shin-Etsu Handotai Co Ltd | Polished silicon wafer polishing method |
| US10043673B2 (en) | 2014-08-05 | 2018-08-07 | Shin-Etsu Handotai Co., Ltd. | Final polishing method of silicon wafer and silicon wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101399343B1 (ko) | 2014-05-27 |
| WO2008102521A1 (ja) | 2008-08-28 |
| JP4696086B2 (ja) | 2011-06-08 |
| DE112008000396T5 (de) | 2010-01-07 |
| JP2008205147A (ja) | 2008-09-04 |
| TW200849365A (en) | 2008-12-16 |
| US20100090314A1 (en) | 2010-04-15 |
| US8569148B2 (en) | 2013-10-29 |
| KR20090125058A (ko) | 2009-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI414012B (zh) | Single crystal silicon wafer finishing grinding method and single crystal silicon wafer | |
| JP4192482B2 (ja) | シリコンウェーハの製造方法 | |
| KR100206094B1 (ko) | 반도체 유리면웨이퍼의 제조방법 | |
| TWI471911B (zh) | 製造磊晶晶圓的方法以及磊晶晶圓 | |
| US11551922B2 (en) | Method of polishing silicon wafer including notch polishing process and method of producing silicon wafer | |
| EP2539928B1 (en) | Method for reducing the width of the unbonded region in soi structures | |
| WO2013187441A1 (ja) | 半導体ウェーハの製造方法 | |
| TWI478228B (zh) | Silicon wafer manufacturing method | |
| US20030060020A1 (en) | Method and apparatus for finishing substrates for wafer to wafer bonding | |
| TWI400743B (zh) | Silicon wafer and its manufacturing method | |
| JP2010034128A (ja) | ウェーハの製造方法及び該方法により得られたウェーハ | |
| JP2013258227A (ja) | 半導体ウェーハの製造方法 | |
| JP5375768B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| KR102165589B1 (ko) | 실리콘 웨이퍼 연마 방법, 실리콘 웨이퍼 제조 방법 및 실리콘 웨이퍼 | |
| JP2010040876A (ja) | 半導体ウェーハの製造方法 | |
| JP3737021B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2011091143A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| KR101581469B1 (ko) | 웨이퍼 연마방법 | |
| JP2003039310A (ja) | ウェーハの研磨方法及びウェーハ |