JPH0435039A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPH0435039A JPH0435039A JP2142284A JP14228490A JPH0435039A JP H0435039 A JPH0435039 A JP H0435039A JP 2142284 A JP2142284 A JP 2142284A JP 14228490 A JP14228490 A JP 14228490A JP H0435039 A JPH0435039 A JP H0435039A
- Authority
- JP
- Japan
- Prior art keywords
- bonding wire
- transistor
- hybrid integrated
- wire
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 claims abstract description 5
- 125000000816 ethylene group Chemical group [H]C([H])([*:1])C([H])([H])[*:2] 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 4
- 239000012212 insulator Substances 0.000 abstract description 3
- 229910052802 copper Inorganic materials 0.000 abstract description 2
- 239000010949 copper Substances 0.000 abstract description 2
- NPNPZTNLOVBDOC-UHFFFAOYSA-N 1,1-difluoroethane Chemical compound CC(F)F NPNPZTNLOVBDOC-UHFFFAOYSA-N 0.000 abstract 1
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 abstract 1
- 239000005977 Ethylene Substances 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 7
- 238000009499 grossing Methods 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000007743 anodising Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45565—Single coating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45599—Material
- H01L2224/4569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は混成集積回路装置、特にスイッチング素子を組
み込んだ混成集積回路装置に関する。
み込んだ混成集積回路装置に関する。
(ロ)従来の技術
最近の電子機器には、スイッチング電源、アクティブ・
フィルタあるいはインバータ等の数多くの高周波スイッ
チング素子を利用した回路が採用されており、さらに小
型化のために混成集積回路化される傾向にある。
フィルタあるいはインバータ等の数多くの高周波スイッ
チング素子を利用した回路が採用されており、さらに小
型化のために混成集積回路化される傾向にある。
第5図は一般的なアクティブ・フィルタの基本回路を示
す。このアクティブ・フィルタはダイオドD1〜D4か
らなるブリッジ整流回路と、このブリッジ整流回路の交
流入力端子と電圧VAOで示される商用交流電源間に接
続されるリアクタLとブリッジ整流回路の対の直流出力
端子間に並列接続されるトランジスタQと、ブリッジ整
流回路の直流出力を平滑するコンデンサcd、ブリッジ
整流回路の直流出力端子と平滑コンデンサcd間に接続
されるダンパ ダイオードD、から構成される。トラン
ジスタQのベースには15KH2以上の制御パルスφが
印加され、トランジスタQは高周波でスイッチングして
いる。
す。このアクティブ・フィルタはダイオドD1〜D4か
らなるブリッジ整流回路と、このブリッジ整流回路の交
流入力端子と電圧VAOで示される商用交流電源間に接
続されるリアクタLとブリッジ整流回路の対の直流出力
端子間に並列接続されるトランジスタQと、ブリッジ整
流回路の直流出力を平滑するコンデンサcd、ブリッジ
整流回路の直流出力端子と平滑コンデンサcd間に接続
されるダンパ ダイオードD、から構成される。トラン
ジスタQのベースには15KH2以上の制御パルスφが
印加され、トランジスタQは高周波でスイッチングして
いる。
次に、このアクティブ・フィルタの動作について説明す
る。商用交流のりアクタL側が正の半周期では、制御パ
ルスφがハイレベルのときトランジスタQがオンし、リ
アクタL−ダイオードDトランジスタQ−ダイオードD
4の経路で電流が流れる、このとき平滑コンデンサcd
の充電電圧の方が高電位であるので、ダンパ・ダイオー
ドD、は逆バイアスされて電流は流れない。制御パルス
φがローレベルのときトランジスタQはオフし、前記し
た経路はオープンとなり、リアクタLには以前の電気的
状態を持続させようとして逆起電力を発生する。この逆
起電力は商用交流と同極性であって、これらが加算され
た電圧は平滑コンデンサC4の充電電圧より高くなり、
ダンパ・ダイオードD5を順バイアスして平滑コンデン
サC4に商用交流の半周期に渡り充電する。なお商用交
流の負の半周期についても、ダイオードD2 )ラン
ジスタQ−ダイオードD3−リアクタLの経路で同様の
動作をする。
る。商用交流のりアクタL側が正の半周期では、制御パ
ルスφがハイレベルのときトランジスタQがオンし、リ
アクタL−ダイオードDトランジスタQ−ダイオードD
4の経路で電流が流れる、このとき平滑コンデンサcd
の充電電圧の方が高電位であるので、ダンパ・ダイオー
ドD、は逆バイアスされて電流は流れない。制御パルス
φがローレベルのときトランジスタQはオフし、前記し
た経路はオープンとなり、リアクタLには以前の電気的
状態を持続させようとして逆起電力を発生する。この逆
起電力は商用交流と同極性であって、これらが加算され
た電圧は平滑コンデンサC4の充電電圧より高くなり、
ダンパ・ダイオードD5を順バイアスして平滑コンデン
サC4に商用交流の半周期に渡り充電する。なお商用交
流の負の半周期についても、ダイオードD2 )ラン
ジスタQ−ダイオードD3−リアクタLの経路で同様の
動作をする。
このアクティブ・フィルタを混成集積回路化した構造を
第6図に示す。この断面構造は、アルミニウム基板(4
0)の表面を陽極酸化して絶縁酸化膜(42)を形成し
、さらに絶縁酸化膜(42)上に絶縁樹脂膜(46)を
介して銅箔の回路パターン(48)を形成している。こ
の回路パターン(48)上には、アクティブ・フィルタ
を構成するダイオードD1〜D4およびD5、トランジ
スタQおよび制御回路の回路素子をチップ状で実装して
いる。本図では、トランジスタQの実装構造を示し、ト
ランジスタQはヘートシンク(50)を介して回路パタ
ーン(48)上に固着され、トランジスタQの電極と回
路パターン(48)の接続はボンディングワイヤ(54
)で行われている。
第6図に示す。この断面構造は、アルミニウム基板(4
0)の表面を陽極酸化して絶縁酸化膜(42)を形成し
、さらに絶縁酸化膜(42)上に絶縁樹脂膜(46)を
介して銅箔の回路パターン(48)を形成している。こ
の回路パターン(48)上には、アクティブ・フィルタ
を構成するダイオードD1〜D4およびD5、トランジ
スタQおよび制御回路の回路素子をチップ状で実装して
いる。本図では、トランジスタQの実装構造を示し、ト
ランジスタQはヘートシンク(50)を介して回路パタ
ーン(48)上に固着され、トランジスタQの電極と回
路パターン(48)の接続はボンディングワイヤ(54
)で行われている。
(ハ)発明が解決しようとする課題
しかしながら、このような混成集積回路では特にノイズ
の問題がある。即ち、大電流の流れるスイッチング素子
の接続をするボンディングワイヤから外部にスイッチン
グノイズを発生する問題・点を有していた。
の問題がある。即ち、大電流の流れるスイッチング素子
の接続をするボンディングワイヤから外部にスイッチン
グノイズを発生する問題・点を有していた。
(ニ)課題を解決するための手段
本発明は衛士の課題に鑑みてなされ スイッチング素子
の電極と接続されるボンディングワイヤを絶縁被覆した
ボンディングワイヤを用い、このボンディングワイヤを
絶縁金属基板表面に沿って這うように延在させることに
より、従来の問題点を解決した混成集積回路装置を実現
するものである。
の電極と接続されるボンディングワイヤを絶縁被覆した
ボンディングワイヤを用い、このボンディングワイヤを
絶縁金属基板表面に沿って這うように延在させることに
より、従来の問題点を解決した混成集積回路装置を実現
するものである。
(ホ)作用
本発明によれば、スイッチング素子の大電流の流れるボ
ンディングワイヤに絶縁被覆したものを用い、このボン
ディングワイヤを絶縁金属基板表面に這わせるので、絶
縁金属基板の持つシールド効果によりボンディングワイ
ヤから放出されるスイッチングノイズが減少するように
なる。
ンディングワイヤに絶縁被覆したものを用い、このボン
ディングワイヤを絶縁金属基板表面に這わせるので、絶
縁金属基板の持つシールド効果によりボンディングワイ
ヤから放出されるスイッチングノイズが減少するように
なる。
(へ)実施例
本発明の実施例を第1図および第2図を参照して詳細に
説明する。
説明する。
第1図は本発明を適用されるアクティブ・フィルタの回
路図である。このアクティブ・フィルタは、ダイオード
D、〜D4からなるブリッジ整流回路と、このブリッジ
整流回路の正の直流出力端に一端が接続されるリアクタ
Lと、このリアクタLの他端とグランド間にコレクタ、
エミッタがそれぞれ接続されるトランジスタQ0と こ
のトランジスタQ0のコレクタにアノードが接続される
ダンパ・ダイオードD5、このダンパ・ダイオードD6
のカソードとグランド間に接続される平滑コンデンサc
dおよびトランジスタQ。のベースに制御パルスφを印
加する制御回路COMから構成される。
路図である。このアクティブ・フィルタは、ダイオード
D、〜D4からなるブリッジ整流回路と、このブリッジ
整流回路の正の直流出力端に一端が接続されるリアクタ
Lと、このリアクタLの他端とグランド間にコレクタ、
エミッタがそれぞれ接続されるトランジスタQ0と こ
のトランジスタQ0のコレクタにアノードが接続される
ダンパ・ダイオードD5、このダンパ・ダイオードD6
のカソードとグランド間に接続される平滑コンデンサc
dおよびトランジスタQ。のベースに制御パルスφを印
加する制御回路COMから構成される。
上記の回路構成は、リアクタしおよび平滑コンデンサC
4を除いて第2図に示す絶縁金属基板上の配線パターン
上に実装される。絶縁金属基板は図面のほぼ上半分の空
白部分に対応する小信号回路ブロックと下半分に対応す
る大電流ブロックに2分割される。この2ブロツクを区
分するように斜線を施したグランド・パターンが配置さ
れ、さらに大電流ブロックを左右に分割している。
4を除いて第2図に示す絶縁金属基板上の配線パターン
上に実装される。絶縁金属基板は図面のほぼ上半分の空
白部分に対応する小信号回路ブロックと下半分に対応す
る大電流ブロックに2分割される。この2ブロツクを区
分するように斜線を施したグランド・パターンが配置さ
れ、さらに大電流ブロックを左右に分割している。
小電流ブロックには、制御回路COMが組み込まれ、左
側の大電流ブロックにはブリッジ整流回路のダイオード
D1〜D4が組み込まれ、右側の大電流ブロックにはダ
ンパ・ダイオードD6、トランジスタQ。およびエミッ
タ抵抗Rが組み込まれている。
側の大電流ブロックにはブリッジ整流回路のダイオード
D1〜D4が組み込まれ、右側の大電流ブロックにはダ
ンパ・ダイオードD6、トランジスタQ。およびエミッ
タ抵抗Rが組み込まれている。
本発明の特徴は、スイッチング素子であるトランジスタ
Q。の電極と配線パターンとの接続構造にある。第3図
にこの断面構造を示す。この構造は アルミニウム基板
(10)の表面を陽極酸化して絶縁酸化膜(12)を形
成し、さらに絶縁酸化膜(12)上に絶縁樹脂膜(16
)を介して銅箔の回路パターン(18)を形成している
。この回路パターン(18)上には、アクティブ フィ
ルタを構成するダイオードD1〜D4およびD5トラン
ジスタQおよび制御回路の回路素子をチップ状で実装し
ている。本図では、トランジスタQ。の実装構造を示し
、トランジスタQ。はヘートシンク(20)を介して回
路パターン(18)上に固着され、トランジスタQ。の
取IQ!、とli: F?、1バタン(18)の接続は
ボンディングワイヤ(211)で行われている。
Q。の電極と配線パターンとの接続構造にある。第3図
にこの断面構造を示す。この構造は アルミニウム基板
(10)の表面を陽極酸化して絶縁酸化膜(12)を形
成し、さらに絶縁酸化膜(12)上に絶縁樹脂膜(16
)を介して銅箔の回路パターン(18)を形成している
。この回路パターン(18)上には、アクティブ フィ
ルタを構成するダイオードD1〜D4およびD5トラン
ジスタQおよび制御回路の回路素子をチップ状で実装し
ている。本図では、トランジスタQ。の実装構造を示し
、トランジスタQ。はヘートシンク(20)を介して回
路パターン(18)上に固着され、トランジスタQ。の
取IQ!、とli: F?、1バタン(18)の接続は
ボンディングワイヤ(211)で行われている。
本発明で用いるボンディングワイヤ(24)は50μ〜
200μの銅あるいはアルミニウム細線(26)とその
表面を被覆するウレタンあるいはフッ化エチレンよりな
る絶縁被膜(28)で形成されている。この絶縁被膜(
28)は細線(26)をウレタンあるいはフッ化エチレ
ンの溶液中を通して、約10〜50μ厚(平均的には2
0μ厚に付着している。
200μの銅あるいはアルミニウム細線(26)とその
表面を被覆するウレタンあるいはフッ化エチレンよりな
る絶縁被膜(28)で形成されている。この絶縁被膜(
28)は細線(26)をウレタンあるいはフッ化エチレ
ンの溶液中を通して、約10〜50μ厚(平均的には2
0μ厚に付着している。
このボンディングワイヤ(24)は超音波ボンディング
装置でトランジスタQ。のベース、エミッタ電極に一端
を接続される。即ち、ボンディングワイヤ(24)は断
面が円形であるので、電極との接点に超音波エネルギー
が集中して絶縁被膜(28)が部分的に破れ、電気的接
続を実現できる。そしてボンディングワイヤ(24)の
他端は所定の配線パターン(18)と同様に超音波接続
される。さらにこのボンディングワイヤ(24)は基板
(10)表面に這うように変形され図示のようにトラン
ジスタQ。(22)およびヒトシンク(20)の側面に
沿って延在され、基板(10)表面を這うように配置さ
れる。このボンディングワイヤ(24)は表面を接続点
以外ですべて絶縁被覆されているので、ヒートシンク(
20)および配線パターン(18)と短絡する虞れは皆
無である。
装置でトランジスタQ。のベース、エミッタ電極に一端
を接続される。即ち、ボンディングワイヤ(24)は断
面が円形であるので、電極との接点に超音波エネルギー
が集中して絶縁被膜(28)が部分的に破れ、電気的接
続を実現できる。そしてボンディングワイヤ(24)の
他端は所定の配線パターン(18)と同様に超音波接続
される。さらにこのボンディングワイヤ(24)は基板
(10)表面に這うように変形され図示のようにトラン
ジスタQ。(22)およびヒトシンク(20)の側面に
沿って延在され、基板(10)表面を這うように配置さ
れる。このボンディングワイヤ(24)は表面を接続点
以外ですべて絶縁被覆されているので、ヒートシンク(
20)および配線パターン(18)と短絡する虞れは皆
無である。
(ト)発明の効果
本発明によれば、スイッチング素子であるトランジスタ
Q。の電極に接続されたボンディングワイヤ(24)が
金属基板(10)の表面に沿って延在できるので、ボン
ディングワイヤ(24)から放出されるスイッチングノ
イズが金属基板(10)により吸収され、外部へのスイ
ッチングノイズの不要輻射を大幅に低減する利点を有す
る。
Q。の電極に接続されたボンディングワイヤ(24)が
金属基板(10)の表面に沿って延在できるので、ボン
ディングワイヤ(24)から放出されるスイッチングノ
イズが金属基板(10)により吸収され、外部へのスイ
ッチングノイズの不要輻射を大幅に低減する利点を有す
る。
【図面の簡単な説明】
第1図は本発明を採用するアクティブ フィルタを説明
する回路図、第2図および第3図は本発明の実装構造を
説明する上面図および断面図、第4図は本発明に用いる
ボンディングワイヤを説明する斜視図、第5図は従来例
に採用するアクティブ フィルタを説明する回路図、第
6図は従来の実装構造を説明する断面図である。 ジスタ、COM・ ・制御回路。 (10)・ ・絶縁金属基板、(12)絶縁酸化膜、(
16) ・・絶縁樹脂膜、(18)・ ・配線パターン
、(20)・・・ヒートシンク、(22) ・・ト
ランジスタQ。、(24)・・・絶縁被覆したボンディ
ングワイヤ。
する回路図、第2図および第3図は本発明の実装構造を
説明する上面図および断面図、第4図は本発明に用いる
ボンディングワイヤを説明する斜視図、第5図は従来例
に採用するアクティブ フィルタを説明する回路図、第
6図は従来の実装構造を説明する断面図である。 ジスタ、COM・ ・制御回路。 (10)・ ・絶縁金属基板、(12)絶縁酸化膜、(
16) ・・絶縁樹脂膜、(18)・ ・配線パターン
、(20)・・・ヒートシンク、(22) ・・ト
ランジスタQ。、(24)・・・絶縁被覆したボンディ
ングワイヤ。
Claims (2)
- (1)絶縁金属基板上にスイッチング素子を組み込んだ
混成集積回路装置において、前記スイッチング素子の電
極に絶縁被覆したボンディングワイヤの一端を接続し、
前記基板表面を這うように延在させたことを特徴とする
混成集積回路装置。 - (2)前記ボンディングワイヤはウレタンあるいはフッ
化エチレンにより絶縁被覆したことを特徴とする請求項
1記載の混成集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2142284A JPH0712049B2 (ja) | 1990-05-31 | 1990-05-31 | 混成集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2142284A JPH0712049B2 (ja) | 1990-05-31 | 1990-05-31 | 混成集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0435039A true JPH0435039A (ja) | 1992-02-05 |
JPH0712049B2 JPH0712049B2 (ja) | 1995-02-08 |
Family
ID=15311793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2142284A Expired - Fee Related JPH0712049B2 (ja) | 1990-05-31 | 1990-05-31 | 混成集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0712049B2 (ja) |
-
1990
- 1990-05-31 JP JP2142284A patent/JPH0712049B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0712049B2 (ja) | 1995-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5321299A (en) | Hybrid integrated circuit device | |
JP2010016947A (ja) | 電力変換装置のパワーモジュール | |
EP3340446B1 (en) | Semiconductor apparatus and inverter system | |
JP6053668B2 (ja) | 半導体モジュールおよび電力変換装置 | |
JP2015133281A (ja) | 端子台、及びこの端子台を備えた電力変換装置 | |
US5617293A (en) | Bridge module | |
JP3873743B2 (ja) | 電力変換装置 | |
JPH0435039A (ja) | 混成集積回路装置 | |
JP3752929B2 (ja) | 半導体モジュール | |
JP3239082B2 (ja) | 混成集積回路装置 | |
JP4009901B2 (ja) | 電力変換回路 | |
JP3947669B2 (ja) | 半導体構成部品 | |
JP2004088936A (ja) | 電力変換装置の導体構造 | |
JPH05328742A (ja) | 直流−交流変換器 | |
JP2664523B2 (ja) | 混成集積回路装置 | |
JP2693016B2 (ja) | 混成集積回路装置 | |
JP5119741B2 (ja) | スイッチングモジュール | |
JP2578085Y2 (ja) | 電力用半導体モジュール | |
JP2004187484A (ja) | 電力変換器スタック構造 | |
JP2804753B2 (ja) | 混成集積回路装置 | |
JP2693018B2 (ja) | 混成集積回路装置 | |
JP2810488B2 (ja) | 混成集積回路装置 | |
JP2001144250A (ja) | パワーモジュール | |
CN216290714U (zh) | 半导体电路 | |
JP3132684B2 (ja) | インバータ式x線装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090208 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |