CN216290714U - 半导体电路 - Google Patents

Abstract

本实用新型公开一种半导体电路，包括塑封外壳、第一电路基板和第二电路基板，所述第一电路基板与所述第二电路基板设置在所述塑封外壳内，所述第一电路基板与所述第二电路基板分体式设置且间隔预设距离，所述第一电路基板上设置有整流桥堆和功率因数校正模块，所述第二电路基板上设置有驱动功率模块，所述驱动功率模块包括驱动芯片和与所述驱动芯片电连接的逆变桥。本实用新型所提出的半导体电路，其通过两块电路基板分别设置整流桥堆、功率因数校正模块和驱动功率模块，避免整流桥堆和功率因数校正模块对驱动功率模块造成干扰，从而提高驱动功率模块的可靠性，延长驱动功率模块的使用寿命。

Description

半导体电路

技术领域

本实用新型涉及功率半导体领域，特别涉及一种半导体电路。

背景技术

半导体电路是一种将电力电子和集成电路技术结合的功率驱动类产品,兼有GTR(大功率晶体管)高电流、低饱和电压和高耐压的优点，以及MOSFET(场效应晶体管)高输入阻抗、高开关频率和低驱动功率的优点。半导体电路内部集成了逻辑、控制、检测和保护电路，使用起来方便，不仅减小了体积，缩短了开发时间，也增强了可靠性，适应了当今功率器件的发展方向。

半导体电路中通常会集成有驱动功率模块、功率因数校正模块和整流桥堆，驱动功率模块、功率因数校正模块和整流桥堆布置于同一块电路基板上，整流桥堆用于将交流电转换为直流电，功率因数校正模块用于检测电力被有效利用的程度。

然而，由于整流桥堆直接与外部电网电连接，其输入的电信号未经过处理，因此，会对处于同一块电路基板上的驱动功率模块造成干扰，影响驱动功率模块的可靠性。此外，由于整流桥堆与功率因数校正模块工作时会产生的大量的热，该热量会通过电路基板快速的传递至驱动功率模块，导致驱动功率模块的温度迅速升高，影响驱动功率模块的可靠性，甚至会缩短驱动功率模块的使用寿命。

实用新型内容

本实用新型的主要目的在于提出一种半导体电路，旨在解决上述背景技术中所提出的技术问题。

为实现上述目的，本实用新型提出一种半导体电路，所述半导体电路包括塑封外壳、第一电路基板和第二电路基板，所述第一电路基板与所述第二电路基板设置在所述塑封外壳内，所述第一电路基板与所述第二电路基板分体式设置且间隔预设距离，所述第一电路基板上设置有整流桥堆和功率因数校正模块，所述第二电路基板上设置有驱动功率模块，所述驱动功率模块包括驱动芯片和与所述驱动芯片电连接的逆变桥。

优选地，所述整流桥堆包括第一二极管、第二二极管、第三二极管、第四二极管、第一交流输入端、第二交流输入端、正极输出端、负极输出端；

所述第一二极管与所述第二二极管的负极分别与所述正极输出端电连接，所述第三二极管与所述第四二极管的正极分别与所述负极输出端电连接，所述第一二极管的正极与所述第四二极管的负极分别与所述第一交流输入端电连接，所述第二二极管的正极与所述第三二极管的负极分别与所述第二交流输入端电连接。

优选地，所述功率因数校正模块包括信号控制端、信号输出端、电源输入端、驱动电阻、开关管和输出二极管；

所述驱动电阻的一端与所述信号控制端电连接，所述驱动电阻的另一端与所述开关管的栅极电连接，所述开关管的源极接地，所述开关管的漏极和所述输出二极管的正极分别与所述电源输入端电连接，所述输出二极管的负极与所述信号输出端电连接。

优选地，所述功率因数校正模块还包括续流二极管，所述续流二极管的正极接地，所述续流二极管的负极与所述电源输入端电连接。

优选地，所述第一电路基板和所述第二电路基板上分别设有电路布线层，所述整流桥堆、所述功率因数校正模块分别位于所述第一电路基板所在的所述电路布线层上，所述驱动功率模块位于所述第二电路基板所在的所述电路布线层上。

优选地，所述第一电路基板和所述第二电路基板上还分别设有绝缘层，所述绝缘层位于所述第一电路基板与设于所述第一电路基板上的所述电路布线层之间以及所述第二电路基板与设于所述第二电力基板上的所述电路布线层之间。

优选地，还包括金属绑线，所述金属绑线用于所述整流桥堆、功率因数校正模块和驱动功率模块之间的电连接、所述整流桥堆与所述电路布线层之间的电连接、所述功率因数校正模块与所述电路布线层之间的电连接以及所述驱动功率模块与所述电路布线层之间的电连接。

优选地，所述第一电路基板与所述第二电路基板上还分别设有引脚，所述引脚的一端与所述第一电路基板或所述第二电路基板电连接，所述引脚的另一端显露于所述塑封外壳的外部。

优选地，所述第一电路基板与所述第二电路基板的间距为0.1-5.0毫米。

与现有技术相比，本实用新型实施例的有益技术效果在于：

本实用新型所提出的半导体电路，其通过两块电路基板分别设置整流桥堆、功率因数校正模块和驱动功率模块，避免整流桥堆和功率因数校正模块对驱动功率模块造成干扰，从而提高驱动功率模块的可靠性，延长驱动功率模块的使用寿命。

附图说明

图1为本实用新型一实施例中半导体电路的结构示意图；

图2为本实用新型中整流桥堆的电路结构示意图；

图3为本实用新型中功率因数校正模块的电路结构示意图；

图4为本实用新型中半导体电路的剖面图；

图5为本实用新型中半导体电路的俯视图。

具体实施方式

下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本实用新型，而不能理解为对本实用新型的限制，基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

需要说明，本实用新型实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

还需要说明的是，当元件被称为“固定于”或“设置于”另一个元件上时，它可以直接在另一个元件上或者可能同时存在居中元件。当一个元件被称为是“连接”另一个元件，它可以是直接连接另一个元件或者可能同时存在居中元件。

另外，在本实用新型中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本实用新型要求的保护范围之内。

本实用新型提到的半导体电路，是一种将功率开关器件和高压驱动电路等集成在一起，并在外表进行密封封装的一种电路模块，在电力电子领域应用广泛，如驱动电机的变频器、各种逆变电压、变频调速、冶金机械、电力牵引、变频家电等领域应用。这里的半导体电路还有多种其他的名称，如模块化智能功率系统(Modular Intelligent Power System，MIPS)、智能功率模块(Intelligent Power Module，IPM)，或者称为混合集成电路、功率半导体模块、功率模块等名称。在本实用新型的以下实施例中，统一称为模块化智能功率系统(MIPS)。

需要说明的是，现有的整流桥堆、功率因数校正模块和驱动功率模块是集成在一块电路基板上的，因此，整流桥堆所产生的电磁干扰信号将通过电路基板直接传递给驱动功率模块，从而对驱动功率模块的工作产生干扰，影响驱动功率模块的可靠性。此外，整流桥堆和功率因数校正模块所产生的热量也将通过电路基板直接传递给驱动功率模块，使得驱动功率模块的工作温度迅速升高，而温度过高会对驱动功率模块的可靠性造成影响。

实施例一

请参见图1，本实用新型实施例所提出一种模块化智能功率系统，该模块化智能功率系统包括塑封外壳10、第一电路基板20和第二电路基板30，第一电路基板20与第二电路基板30设置在塑封外壳10内，第一电路基板20与第二电路基板30分体式设置且间隔预设距离，第一电路基板20上设置有整流桥堆40和功率因数校正模块50，第二电路基板上设置有驱动功率模块60，驱动功率模块60包括驱动芯片61和与驱动芯片61电连接的逆变桥62。

本实施例中，整流桥堆40的主要作用在于将接入的交变电流转换为直流电流，功率因数校正模块50的主要作用在于最大化的提高电能的利用率，整流桥堆40和功率因数校正模块50设置在第一电路基板20上，驱动功率模块60设置在第二电路基板30上，第一电路基板20与第二电路基板30分体式设置，且第一电路基板20与第二电路基板30间隔开预设距离。

由于整流桥堆40和功率因数校正模块50设置在第一电路基板20上，驱动功率模块60设置在第二电路基板30上，而第一电路基板20与第二电路基板30之间间隔预设距离，两者之间没有电连接关系，因此，整流桥堆40所产生的电磁干扰信号无法传递给位于第二电路基板30上的驱动功率模块60，同时，整流桥堆40和功率因数校正模块50所产生的热量也无法通过电路基板快速传递给驱动功率模块60，从而可提高驱动功率模块60的可靠性，延长驱动功率模块60的使用寿命。

实施例二

请参见图2，本实用新型实施例所提出的整流桥堆40包括第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4、第一交流输入端AC1、第二交流输入端AC2、正极输出端OUT1、负极输出端OUT2；第一二极管D1与第二二极管D2的负极分别与正极输出端OUT1电连接，第三二极管D3与第四二极管D4的正极分别与负极输出端OUT2电连接，第一二极管D1的正极与第四二极管D4的负极分别与第一交流输入端AC1电连接，第二二极管D2的正极与第三二极管D3的负极分别与第二交流输入端AC2电连接。

本实施例中，整流桥堆40包括有四个单向导通反向截止的二极管，分别为第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4，整流桥堆40利用二极管的单向导通的性能，将电路中方向和大小都变化的交流电变换成方向不变但大小仍然有脉动的直流电。进一步的，整流桥堆40除包括有第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4外，还包括有两个AC输入端、一个正极输出端OUT1和一个负极输出端OUT2，两个AC输入端分别为第一交流输入端AC1和第二交流输入端AC2。第一交流输入端AC1分别与第一二极管D1的正极与第四二极管D4的负极电连接，第二交流输入端AC2分别与第二二极管D2的正极与第三二极管D3的负极电连接，正极输出端OUT1分别与第一二极管D1与第二二极管D2的负极电连接，负极输出端OUT2分别与第三二极管D3与第四二极管D4的正极电连接。

实施例三

请参见图3，本实用新型实施例所提出的功率因数校正模块50包括信号控制端PFC-G、信号输出端OUT3、电源输入端VCC、驱动电阻R、开关管Q和输出二极管D5；驱动电阻R的一端与信号控制端PFC-G电连接，驱动电阻R的另一端与开关管Q的栅极电连接，开关管Q的源极接地，开关管Q的漏极和输出二极管D5的正极分别与电源输入端VCC电连接，输出二极管D5的负极与信号输出端OUT3电连接。

本实施例中，功率因数校正模块50包括有驱动电阻R、开关二极管和输出二极管D5，驱动电阻R的一端与信号控制端PFC-G电连接，另一端与开关管Q的栅极电连接。当信号控制端PFC-G输入高电平信号时，驱动电阻R将接收到高电平信号以驱动开关管Q导通，当信号控制端PFC-G输入低电平信号时，驱动电阻R将接收到低电平信号以驱动开关管Q关断。也即，通过信号控制端PFC-G可控制开关管Q的导通与关断，以使得电路中的电能利用率最大化。

驱动电阻R的一端与信号控制端PFC-G电连接，驱动电阻R的另一端与开关管Q的栅极电连接，开关管Q的源极接地，开关管Q的漏极和输出二极管D5的正极分别与电源输入端VCC电连接，输出二极管D5的负极与信号输出端OUT3电连接。

实施例四

请参见图3，本实用新型实施例所提出的功率因数校正模块50还包括续流二极管D6，续流二极管D6的正极接地，续流二极管D6的负极与电源输入端VCC电连接。

本实施例中，电路停止工作时，电路中仍然会存在感应电流，该感应电流不会立即消失，因此，本实施例所提出的功率因数校正模块50中还设置有续流二极管D6，续流二极管D6是一种配合电感性负载使用的二极管，当电感性负载的电流有突然的变化或减少时，电感两端会产生突变电压，可能会破坏其他元件。配合续流二极管D6时，其电流可以较平缓地变化，避免突波电压的发生。

实施例五

请参见图4，本实用新型实施例所提出的第一电路基板20和第二电路基板30上分别设有电路布线层70，整流桥堆40、功率因数校正模块50分别位于第一电路基板20所在的电路布线层70上，驱动功率模块60位于第二电路基板30所在的电路布线层70上。

本实施例中，电路布线层70的主要作用在于设置整流桥堆40、功率因数校正模块50及驱动功率模块60并与其电连接。具体的，在第一电路基板20上设置有第一电路布线层70，在第二电路基板30上设置有第二电路布线层70，整流桥堆40和功率因数校正模块50设置在第一电路布线层70上并与其电连接，驱动功率模块60设置在第二电路布线层70上并与其电连接。

实施例六

请参见4，本实用新型实施例所提出的第一电路基板20和第二电路基板30上还分别设有绝缘层80，绝缘层80位于第一电路基板20与设于第一电路基板20上的电路布线层70之间以及第二电路基板30与设于第二电力基板上的电路布线层70之间。

本实施例中，为防止内部电路出现短路、漏电的现象，在第一电路基板20和第二电路基板30上均设置有绝缘层80，通过绝缘层80将第一电路基板20与设于其上的电路布线层70隔离以及将第二电路基板30与设于其上的电路布线层70隔离，以避免电路布线层70分别与第一电路基板20和第二电路基板30电连接。具体的，在第一电路基板20上设置有第一绝缘层80，在第二电路基板30上设置有第二绝缘层80，第一绝缘层80位于第一电路基板20与第一电路布线层70之间，第二绝缘层80位于第二电路基板30与第二电路布线层70之间。

电路布线层70设置在绝缘层80上，其通过蚀刻的方式在绝缘层80上形成。具体的，绝缘层80上铺设有一层铜箔层，通过对铜箔层进行蚀刻以形成所需电路，从而制备得到电路布线层70。

实施例七

请参见图4，本实用新型实施例所提出的模块化智能功率系统还包括金属绑线90，金属绑线90用于整流桥堆40、功率因数校正模块50和驱动功率模块60之间的电连接、整流桥堆40与电路布线层70之间的电连接、功率因数校正模块50与电路布线层70之间的电连接以及驱动功率模块60与电路布线层70之间的电连接。

本实施例中，金属绑线90可以为铝线、金线或铜线，通过金属绑线90将整流桥堆40、功率因数校正模块50和驱动功率模块60电连接、整流桥堆40与电路布线层70电连接、功率因数校正模块50与电路布线层70电连接以及驱动功率模块60与电路布线层70电连接。

实施例八

请参见图5，本实用新型实施例所提出的第一电路基板20与第二电路基板30上还分别设有引脚100，引脚100的一端与第一电路基板20或第二电路基板30电连接，引脚100的另一端显露于塑封外壳10的外部。本实施例中，在第一电路基板20与第二电路基板30上分别设置有引脚100，具体的，第一电路基板20上设置有若干第一引脚100，第二电路基板30上设置有若干第二引脚100，若干第一引脚100与若干第二引脚100间隔预设距离分布。第一引脚100用于将第一电路基板20上的整流桥堆40和功率因数校正模块50与外部电路电连接，第二引脚100用于将第二电路基板30上的驱动功率模块60与外部电路电连接。

实施例九

本实用新型实施例所提出的第一电路基板20与第二电路基板30的间距为0.1-5.0毫米。本实施例中，第一电路基板20与第二电路基板30之间的间距不能过大，过大会导致整个模块化智能功率系统的体积变大，也不能过小，若第一电路基板20与第二电路基板30的间距过小，会使得驱动功率模块60仍然受到整流桥堆40和功率因数校正模块50的干扰。基于此，本实用新型所提出的第一电路基板20与第二电路基板30的间距优选为0.1-5.0毫米，此间距为经过反复测试后得到，在此间距范围内设置的第一电路基板20与第二电路基板30能够起到较优的抗干扰效果。

以上的仅为本实用新型的部分或优选实施例，无论是文字还是附图都不能因此限制本实用新型保护的范围，凡是在与本实用新型一个整体的构思下，利用本实用新型说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本实用新型保护的范围内。

Claims (9)

1.一种半导体电路，其特征在于，包括塑封外壳、第一电路基板和第二电路基板，所述第一电路基板与所述第二电路基板设置在所述塑封外壳内，所述第一电路基板与所述第二电路基板分体式设置且间隔预设距离，所述第一电路基板上设置有整流桥堆和功率因数校正模块，所述第二电路基板上设置有驱动功率模块，所述驱动功率模块包括驱动芯片和与所述驱动芯片电连接的逆变桥。

2.根据权利要求1所述的半导体电路，其特征在于，

所述整流桥堆包括第一二极管、第二二极管、第三二极管、第四二极管、第一交流输入端、第二交流输入端、正极输出端、负极输出端；

所述第一二极管与所述第二二极管的负极分别与所述正极输出端电连接，所述第三二极管与所述第四二极管的正极分别与所述负极输出端电连接，所述第一二极管的正极与所述第四二极管的负极分别与所述第一交流输入端电连接，所述第二二极管的正极与所述第三二极管的负极分别与所述第二交流输入端电连接。

3.根据权利要求1所述的半导体电路，其特征在于，

所述功率因数校正模块包括信号控制端、信号输出端、电源输入端、驱动电阻、开关管和输出二极管；

所述驱动电阻的一端与所述信号控制端电连接，所述驱动电阻的另一端与所述开关管的栅极电连接，所述开关管的源极接地，所述开关管的漏极和所述输出二极管的正极分别与所述电源输入端电连接，所述输出二极管的负极与所述信号输出端电连接。

4.根据权利要求3所述的半导体电路，其特征在于，所述功率因数校正模块还包括续流二极管，所述续流二极管的正极接地，所述续流二极管的负极与所述电源输入端电连接。

5.根据权利要求1所述的半导体电路，其特征在于，所述第一电路基板和所述第二电路基板上分别设有电路布线层，所述整流桥堆、所述功率因数校正模块分别位于所述第一电路基板所在的所述电路布线层上，所述驱动功率模块位于所述第二电路基板所在的所述电路布线层上。

6.根据权利要求5所述的半导体电路，其特征在于，所述第一电路基板和所述第二电路基板上还分别设有绝缘层，所述绝缘层位于所述第一电路基板与设于所述第一电路基板上的所述电路布线层之间以及所述第二电路基板与设于所述第二电路基板上的所述电路布线层之间。

7.根据权利要求6所述的半导体电路，其特征在于，还包括金属绑线，所述金属绑线用于所述整流桥堆、功率因数校正模块和驱动功率模块之间的电连接、所述整流桥堆与所述电路布线层之间的电连接、所述功率因数校正模块与所述电路布线层之间的电连接以及所述驱动功率模块与所述电路布线层之间的电连接。

8.根据权利要求7所述的半导体电路，其特征在于，所述第一电路基板与所述第二电路基板上还分别设有引脚，所述引脚的一端与所述第一电路基板或所述第二电路基板电连接，所述引脚的另一端显露于所述塑封外壳的外部。

9.根据权利要求1-8任一项所述的半导体电路，其特征在于，所述第一电路基板与所述第二电路基板的间距为0.1-5.0毫米。

Images