JPH04348526A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04348526A JPH04348526A JP12062291A JP12062291A JPH04348526A JP H04348526 A JPH04348526 A JP H04348526A JP 12062291 A JP12062291 A JP 12062291A JP 12062291 A JP12062291 A JP 12062291A JP H04348526 A JPH04348526 A JP H04348526A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- layer
- power supply
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000009713 electroplating Methods 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 7
- 238000000576 coating method Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 48
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 28
- 239000011229 interlayer Substances 0.000 abstract description 10
- 239000000377 silicon dioxide Substances 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 3
- 229910052710 silicon Inorganic materials 0.000 abstract 3
- 239000010703 silicon Substances 0.000 abstract 3
- 238000002955 isolation Methods 0.000 abstract 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に多層配線の製造方法に関する。
関し、特に多層配線の製造方法に関する。
【０００２】
【従来の技術】半導体装置の高性能化に伴ない、配線の
多層化が進んでいる。配線の多層化において層間絶縁膜
を平坦化し配線の段差被覆性を向上させることが要求さ
れている。
多層化が進んでいる。配線の多層化において層間絶縁膜
を平坦化し配線の段差被覆性を向上させることが要求さ
れている。
【０００３】ＣＶＤ法、あるいはプラズマＣＶＤ法によ
り堆積した酸化シリコン膜あるいは窒化シリコン膜が層
間絶縁膜として広く採用されているが、これらの膜は下
層配線の凹凸を一層増加させる性質を有するため、上層
配線の形成には制約が生ずる。このため、塗布法により
形成したシリカフィルムが層間絶縁膜の平坦化のために
用いられている。
り堆積した酸化シリコン膜あるいは窒化シリコン膜が層
間絶縁膜として広く採用されているが、これらの膜は下
層配線の凹凸を一層増加させる性質を有するため、上層
配線の形成には制約が生ずる。このため、塗布法により
形成したシリカフィルムが層間絶縁膜の平坦化のために
用いられている。
【０００４】図２は従来の半導体装置の一例を示す半導
体チップの断面図である。
体チップの断面図である。
【０００５】図２に示すように、半導体基板１の上に設
けたフィールド絶縁膜２の上に下層配線３を形成し、こ
の上に下層配線３の金属とシリカフィルムの密着性を得
るため、窒化シリコン膜４をＣＶＤ法により堆積する。 次に、窒化シリコン膜４の上に回転塗布法により塗布し
、熱処理して設けたシリカフィルム５を形成して表面を
平坦化し、シリカフィルム５の上に上層配線６を形成す
る。
けたフィールド絶縁膜２の上に下層配線３を形成し、こ
の上に下層配線３の金属とシリカフィルムの密着性を得
るため、窒化シリコン膜４をＣＶＤ法により堆積する。 次に、窒化シリコン膜４の上に回転塗布法により塗布し
、熱処理して設けたシリカフィルム５を形成して表面を
平坦化し、シリカフィルム５の上に上層配線６を形成す
る。
【０００６】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法は、下層配線上の層間絶縁膜の被覆性は良好
であるが、下層配線による凸部の肩をなめらかにしてい
るに過ぎず、多層化を進めていくと、各配線層が密集し
ている領域と配線層が疎に存在する領域で、層間絶縁膜
の表面に高低差を生じこの高さの差がフォトリソグラフ
ィー工程でのフォーカスマージンを容易に越えてしまう
という問題点がある。これを防止するために、擬似配線
を形成して層間絶縁膜の表面を平坦化する手段もあるが
配線容量の増加を生ずるため実用的でない。
の製造方法は、下層配線上の層間絶縁膜の被覆性は良好
であるが、下層配線による凸部の肩をなめらかにしてい
るに過ぎず、多層化を進めていくと、各配線層が密集し
ている領域と配線層が疎に存在する領域で、層間絶縁膜
の表面に高低差を生じこの高さの差がフォトリソグラフ
ィー工程でのフォーカスマージンを容易に越えてしまう
という問題点がある。これを防止するために、擬似配線
を形成して層間絶縁膜の表面を平坦化する手段もあるが
配線容量の増加を生ずるため実用的でない。
【０００７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に設けたコンタクトホールを含
む表面に電気めっき用の給電層を設ける工程と、前記給
電層の上にＣＶＤ法により第１の絶縁膜を設けてパター
ニングし前記コンタクトホールを含む領域に配線形成用
の溝を形成して前記給電層を露出させる工程と、前記第
１の絶縁膜をマスクとして前記溝内の給電層上に電気め
っき法により金属層を成長させて配線を形成する工程と
、前記第１の絶縁膜及び給電層を選択的に順次エッチン
グして前記配線より給電層を分離するとともに第１の絶
縁膜の微細パターンを形成する工程と、前記配線及び第
１の絶縁膜を含む表面に塗布法により第２の絶縁膜を形
成して表面を平坦化する工程とを含んで構成される。
造方法は、半導体基板上に設けたコンタクトホールを含
む表面に電気めっき用の給電層を設ける工程と、前記給
電層の上にＣＶＤ法により第１の絶縁膜を設けてパター
ニングし前記コンタクトホールを含む領域に配線形成用
の溝を形成して前記給電層を露出させる工程と、前記第
１の絶縁膜をマスクとして前記溝内の給電層上に電気め
っき法により金属層を成長させて配線を形成する工程と
、前記第１の絶縁膜及び給電層を選択的に順次エッチン
グして前記配線より給電層を分離するとともに第１の絶
縁膜の微細パターンを形成する工程と、前記配線及び第
１の絶縁膜を含む表面に塗布法により第２の絶縁膜を形
成して表面を平坦化する工程とを含んで構成される。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００９】図１（ａ）〜（ｄ）は本発明の一実施例を
説明するための工程順に示した半導体チップの断面図で
ある。
説明するための工程順に示した半導体チップの断面図で
ある。
【００１０】まず、図１（ａ）に示すように、半導体基
板１の上にフィールド絶縁膜２を設け、フィールド絶縁
膜２を選択的に開口してコンタクトホール１４を形成す
る。次に、コンタクトホール１４を含む表面に電気めっ
きの給電層となる厚さ１００ｎｍのＴｉ（又はＴｉ／ｗ
）層７及び電気めっきの成長核となる厚さ３０〜５０ｎ
ｍのＡｕ（又はＰｔ）層８を順次堆積する。
板１の上にフィールド絶縁膜２を設け、フィールド絶縁
膜２を選択的に開口してコンタクトホール１４を形成す
る。次に、コンタクトホール１４を含む表面に電気めっ
きの給電層となる厚さ１００ｎｍのＴｉ（又はＴｉ／ｗ
）層７及び電気めっきの成長核となる厚さ３０〜５０ｎ
ｍのＡｕ（又はＰｔ）層８を順次堆積する。
【００１１】次に、図１（ｂ）に示すように、Ａｕ層８
の上にプラズマＣＶＤ法等により酸化シリコン膜９を堆
積する。ここで、酸化シリコン膜９の厚さは形成しよう
とする下層配線の膜厚の２０％増し程度に形成する。次
に、フォトリソグラフィー技術と異方性エッチングによ
り酸化シリコン膜９を選択的に除去し、下層配線形成用
の溝を形成してＡｕ層８の表面を露出させる。次に、電
気めっき法により溝内のＡｕ層８の上にＡｕ層を堆積し
て下層配線３を形成する。ここで、下層配線３の厚さは
０．５〜１．０μｍが実用的である。
の上にプラズマＣＶＤ法等により酸化シリコン膜９を堆
積する。ここで、酸化シリコン膜９の厚さは形成しよう
とする下層配線の膜厚の２０％増し程度に形成する。次
に、フォトリソグラフィー技術と異方性エッチングによ
り酸化シリコン膜９を選択的に除去し、下層配線形成用
の溝を形成してＡｕ層８の表面を露出させる。次に、電
気めっき法により溝内のＡｕ層８の上にＡｕ層を堆積し
て下層配線３を形成する。ここで、下層配線３の厚さは
０．５〜１．０μｍが実用的である。
【００１２】次に、図１（ｃ）に示すように下層配線３
を含む表面にフォトレジスト膜１０を塗布してパターニ
ングし、下層配線３の露出させると共に下層配線３以外
の領域に配線ピッチ乃至最小配線ピッチの３倍程度のピ
ッチで、且つ最小配線幅乃至最小配線幅の３倍の幅を有
するパターンを形成する。次に、フォトレジスト膜１０
及び下層配線３をマスクとして酸化シリコン膜９及びＡ
ｕ層８，Ｔｉ層７を順次エッチング除去する。ここで、
酸化シリコン膜９はＲＩＥ法にて除去でき、Ａｕ層８，
Ｔｉ層７のエッチングはイオンミリング法とＲＩＥ法を
組合わせて行なうことができる。
を含む表面にフォトレジスト膜１０を塗布してパターニ
ングし、下層配線３の露出させると共に下層配線３以外
の領域に配線ピッチ乃至最小配線ピッチの３倍程度のピ
ッチで、且つ最小配線幅乃至最小配線幅の３倍の幅を有
するパターンを形成する。次に、フォトレジスト膜１０
及び下層配線３をマスクとして酸化シリコン膜９及びＡ
ｕ層８，Ｔｉ層７を順次エッチング除去する。ここで、
酸化シリコン膜９はＲＩＥ法にて除去でき、Ａｕ層８，
Ｔｉ層７のエッチングはイオンミリング法とＲＩＥ法を
組合わせて行なうことができる。
【００１３】次に、図１（ｄ）に示すように、フォトレ
ジスト膜１０を除去した後、シリコン化合物を主成分と
する溶液を回転塗布法により塗布し、熱処理して表面を
平坦化したシリカフィルム５を形成する。ここで、シリ
カフィルム５の代りにポリイミド系樹脂膜等の有機性絶
縁膜を使用しても良い。
ジスト膜１０を除去した後、シリコン化合物を主成分と
する溶液を回転塗布法により塗布し、熱処理して表面を
平坦化したシリカフィルム５を形成する。ここで、シリ
カフィルム５の代りにポリイミド系樹脂膜等の有機性絶
縁膜を使用しても良い。
【００１４】このようにして、下層配線の疎密によらず
、平坦な表面の層間絶縁膜を得ることができ、以後同様
の工程を繰り返して多層配線を形成する。
、平坦な表面の層間絶縁膜を得ることができ、以後同様
の工程を繰り返して多層配線を形成する。
【００１５】なお、酸化シリコン膜９の厚さを下層配線
の厚さよりも約１．０μｍ厚くしておき、シリカフィル
ム５を形成した後エッチングして酸化シリコン膜９の表
面を露出させても良く、層間絶縁膜としてＣＶＤ法によ
る酸化シリコン膜９の割合が多く、チップの機械的強度
を強くできるためフリップチップ等の面実装方式にも適
用できるという利点を有する。
の厚さよりも約１．０μｍ厚くしておき、シリカフィル
ム５を形成した後エッチングして酸化シリコン膜９の表
面を露出させても良く、層間絶縁膜としてＣＶＤ法によ
る酸化シリコン膜９の割合が多く、チップの機械的強度
を強くできるためフリップチップ等の面実装方式にも適
用できるという利点を有する。
【００１６】
【発明の効果】以上説明したように本発明は、給電層上
にパターニングして設けた絶縁膜をマスクとして電気め
っき法により下層配線を設け、次に、絶縁膜と給電層を
パターニングして給電層の分離と絶縁膜の微細パターン
を設けた後塗布膜を形成することにより、表面の平坦な
層間絶縁膜を形成することができ、下層配線の疎密によ
る高低差を無くした多層配線を実現できるという効果を
有する。
にパターニングして設けた絶縁膜をマスクとして電気め
っき法により下層配線を設け、次に、絶縁膜と給電層を
パターニングして給電層の分離と絶縁膜の微細パターン
を設けた後塗布膜を形成することにより、表面の平坦な
層間絶縁膜を形成することができ、下層配線の疎密によ
る高低差を無くした多層配線を実現できるという効果を
有する。
【図１】本発明の一実施例を説明するための工程順に示
した半導体チップの断面図。
した半導体チップの断面図。
【図２】従来の半導体装置の一例を示す半導体チップの
断面図。
断面図。
１ 半導体基板
２ フィールド絶縁膜
３ 下層配線
４ 窒化シリコン膜
５ シリカフィルム
６ 上層配線
７ Ｔｉ層
８ Ａｕ層
９ 酸化シリコン膜
１０ フォトレジスト膜
１４ コンタクトホール
Claims (1)
- 【請求項１】 半導体基板上に設けたコンタクトホー
ルを含む表面に電気めっき用の給電層を設ける工程と、
前記給電層の上にＣＶＤ法により第１の絶縁膜を設けて
パターニングし前記コンタクトホールを含む領域に配線
形成用の溝を形成して前記給電層を露出させる工程と、
前記第１の絶縁膜をマスクとして前記溝内の給電層上に
電気めっき法により金属層を成長させて配線を形成する
工程と、前記第１の絶縁膜及び給電層を選択的に順次エ
ッチングして前記配線より給電層を分離するとともに第
１の絶縁膜の微細パターンを形成する工程と、前記配線
及び第１の絶縁膜を含む表面に塗布法により第２の絶縁
膜を形成して表面を平坦化する工程とを含むことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12062291A JPH04348526A (ja) | 1991-05-27 | 1991-05-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12062291A JPH04348526A (ja) | 1991-05-27 | 1991-05-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04348526A true JPH04348526A (ja) | 1992-12-03 |
Family
ID=14790792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12062291A Pending JPH04348526A (ja) | 1991-05-27 | 1991-05-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04348526A (ja) |
-
1991
- 1991-05-27 JP JP12062291A patent/JPH04348526A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2518435B2 (ja) | 多層配線形成法 | |
| JPH0897283A (ja) | 半導体装置の製造方法 | |
| JP3123450B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH09199587A (ja) | 半導体装置 | |
| JPH04348526A (ja) | 半導体装置の製造方法 | |
| JPH0330992B2 (ja) | ||
| JPH0230137A (ja) | 半導体装置の配線形成方法 | |
| JPH0612789B2 (ja) | 半導体装置 | |
| JP2555958B2 (ja) | 半導体装置の製造方法 | |
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH07147225A (ja) | 半導体装置およびその製造方法 | |
| JP2993044B2 (ja) | 半導体装置の製造方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPH03293728A (ja) | 半導体装置 | |
| JPH0689895A (ja) | 平坦化方法 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JP2004022694A (ja) | 半導体装置の製造方法 | |
| JPS6126244A (ja) | 半導体装置の製造方法 | |
| JPH04369853A (ja) | 半導体装置 | |
| JPH0684908A (ja) | 半導体装置およびその製造方法 | |
| JPH0621244A (ja) | 半導体装置の製造方法 | |
| JPH08213393A (ja) | 平坦化方法 | |
| JPH04237151A (ja) | 半導体装置の製造方法 | |
| JPH04333235A (ja) | 半導体集積回路の製造方法 |