JPH04345990A - 半導体メモリ用センス増幅器 - Google Patents
半導体メモリ用センス増幅器Info
- Publication number
- JPH04345990A JPH04345990A JP3119684A JP11968491A JPH04345990A JP H04345990 A JPH04345990 A JP H04345990A JP 3119684 A JP3119684 A JP 3119684A JP 11968491 A JP11968491 A JP 11968491A JP H04345990 A JPH04345990 A JP H04345990A
- Authority
- JP
- Japan
- Prior art keywords
- misfet
- misfets
- sense amplifier
- source
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims description 12
- 230000035945 sensitivity Effects 0.000 abstract description 6
- 230000003321 amplification Effects 0.000 description 13
- 238000003199 nucleic acid amplification method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体メモリ用センス増
幅器に関し、特にＭＩＳＦＥＴで構成された差動増幅型
の半導体メモリ用センス増幅器に関する。
幅器に関し、特にＭＩＳＦＥＴで構成された差動増幅型
の半導体メモリ用センス増幅器に関する。
【０００２】
【従来の技術】従来、この種の半導体メモリ用センス増
幅器は、図３に示すように、ソースＳを共通接続しドレ
インＤとゲートＧとを互いに交差接続したＮ型の第１及
び第２のＭＩＳＦＥＴ（Ｍ１，Ｍ２）と、ドレインＤを
第１及び第２のＭＩＳＦＥＴ（Ｍ１，Ｍ２）のソースＳ
と接続しソースＳを第１の電源電位供給端（接地電位点
）と接続しゲートＧに制御信号ＳＮを入力するＮ型の第
３のＭＩＳＦＥＴ（Ｍ３）とを有し、各ＭＩＳＦＥＴ（
Ｍ１〜Ｍ３）の基板Ｂにはそれぞれ所定の電圧ＶＢが印
加された構成となっていた。
幅器は、図３に示すように、ソースＳを共通接続しドレ
インＤとゲートＧとを互いに交差接続したＮ型の第１及
び第２のＭＩＳＦＥＴ（Ｍ１，Ｍ２）と、ドレインＤを
第１及び第２のＭＩＳＦＥＴ（Ｍ１，Ｍ２）のソースＳ
と接続しソースＳを第１の電源電位供給端（接地電位点
）と接続しゲートＧに制御信号ＳＮを入力するＮ型の第
３のＭＩＳＦＥＴ（Ｍ３）とを有し、各ＭＩＳＦＥＴ（
Ｍ１〜Ｍ３）の基板Ｂにはそれぞれ所定の電圧ＶＢが印
加された構成となっていた。
【０００３】この半導体メモリ用センス増幅器は、ノー
ドＮ１，Ｎ２に伝達された微小差電位信号を、制御信号
ＳＮに従って増幅制御する。また、初期状態においては
、制御信号ＳＮがインアクティブレベルとなっており、
ＭＩＳＦＥＴ（Ｍ３）がオフ状態となっているため、ノ
ードＮ３（ＭＩＳＦＥＴ（Ｍ１，Ｍ２）のソース）はノ
ードＮ１，Ｎ２と同電位になっている。
ドＮ１，Ｎ２に伝達された微小差電位信号を、制御信号
ＳＮに従って増幅制御する。また、初期状態においては
、制御信号ＳＮがインアクティブレベルとなっており、
ＭＩＳＦＥＴ（Ｍ３）がオフ状態となっているため、ノ
ードＮ３（ＭＩＳＦＥＴ（Ｍ１，Ｍ２）のソース）はノ
ードＮ１，Ｎ２と同電位になっている。
【０００４】制御信号ＳＮがアクティブレベルになると
ＭＩＳＦＥＴ（Ｍ３）がオン状態となり、ノードＮ３の
電位が低下してＭＩＳＦＥＴ（Ｍ１，Ｍ２）が活性化し
、ノードＮ１，Ｎ２間の微小差電位信号を増幅する。
ＭＩＳＦＥＴ（Ｍ３）がオン状態となり、ノードＮ３の
電位が低下してＭＩＳＦＥＴ（Ｍ１，Ｍ２）が活性化し
、ノードＮ１，Ｎ２間の微小差電位信号を増幅する。
【０００５】
【発明が解決しようとする課題】上述した従来の半導体
メモリ用センス増幅器では、増幅動作を行うときノード
Ｎ３（ＭＩＳＦＥＴ（Ｍ１，Ｍ２）のソース）の電位が
高いため、ＭＩＳＦＥＴ（Ｍ１，Ｍ２）のソースＳと基
板Ｂとの間の電圧が大きくなり、従ってＭＩＳＦＥＴ（
Ｍ１，Ｍ２）の閾値電圧や特性のばらつきが増大し、増
幅動作速度の低下や、増幅感度の低下が生じるという欠
点があった。
メモリ用センス増幅器では、増幅動作を行うときノード
Ｎ３（ＭＩＳＦＥＴ（Ｍ１，Ｍ２）のソース）の電位が
高いため、ＭＩＳＦＥＴ（Ｍ１，Ｍ２）のソースＳと基
板Ｂとの間の電圧が大きくなり、従ってＭＩＳＦＥＴ（
Ｍ１，Ｍ２）の閾値電圧や特性のばらつきが増大し、増
幅動作速度の低下や、増幅感度の低下が生じるという欠
点があった。
【０００６】本発明の目的は、増幅動作の高速化をはか
り、かつ増幅感度を向上させることができる半導体メモ
リ用センス増幅器を提供することにある。
り、かつ増幅感度を向上させることができる半導体メモ
リ用センス増幅器を提供することにある。
【０００７】
【課題を解決するための手段】本発明の半導体メモリ用
センス増幅器は、ソースを共通接続しドレインとゲート
とを互いに交差接続した第１及び第２のＭＩＳＦＥＴと
、ドレインを前記第１及び第２のＭＩＳＦＥＴのソース
と接続しソースを電源電位供給端と接続しゲートに制御
信号を入力する第３のＭＩＳＦＥＴとを有する半導体メ
モリ用センス増幅器において、前記第１及び第２ＭＩＳ
ＦＥＴの基板をこれら第１及び第２のＭＩＳＦＥＴの共
通のソースにそれぞれ接続して構成される。
センス増幅器は、ソースを共通接続しドレインとゲート
とを互いに交差接続した第１及び第２のＭＩＳＦＥＴと
、ドレインを前記第１及び第２のＭＩＳＦＥＴのソース
と接続しソースを電源電位供給端と接続しゲートに制御
信号を入力する第３のＭＩＳＦＥＴとを有する半導体メ
モリ用センス増幅器において、前記第１及び第２ＭＩＳ
ＦＥＴの基板をこれら第１及び第２のＭＩＳＦＥＴの共
通のソースにそれぞれ接続して構成される。
【０００８】
【作用】本発明においては、第１及び第２のＭＩＳＦＥ
Ｔの基板を共にソースに接続しているので、ノードＮ２
（第１及び第２の共通ソース）の電位に無関係に、第１
及び第２のＭＩＳＦＥＴの閾値電圧を一定の低い値に維
持することができ、従って増幅動作を高速化することが
できる。また、ＭＩＳＦＥＴの特性のばらつきはソース
・基板間の電圧に依存するが、第１及び第２のＭＩＳＦ
ＥＴのソース・基板間は接続されているので、特性のば
らつきを抑えることができ、増幅感度の向上をはかるこ
とができる。
Ｔの基板を共にソースに接続しているので、ノードＮ２
（第１及び第２の共通ソース）の電位に無関係に、第１
及び第２のＭＩＳＦＥＴの閾値電圧を一定の低い値に維
持することができ、従って増幅動作を高速化することが
できる。また、ＭＩＳＦＥＴの特性のばらつきはソース
・基板間の電圧に依存するが、第１及び第２のＭＩＳＦ
ＥＴのソース・基板間は接続されているので、特性のば
らつきを抑えることができ、増幅感度の向上をはかるこ
とができる。
【０００９】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１０】図１は本発明の第１の実施例を示す回路図
である。
である。
【００１１】この実施例が図３に示された従来の半導体
メモリ用センス増幅器と相違する点は、第１及び第２の
ＭＩＳＦＥＴ（Ｍ１，Ｍ２）の基板Ｂをともに共通のソ
ースＳに接続した点にある。
メモリ用センス増幅器と相違する点は、第１及び第２の
ＭＩＳＦＥＴ（Ｍ１，Ｍ２）の基板Ｂをともに共通のソ
ースＳに接続した点にある。
【００１２】このような構成とすることにより、増幅動
作時、ノードＮ３（ＭＩＳＦＥＴ（Ｍ１，Ｍ２）の共通
のソース）の電位が高くても、ＭＩＳＦＥＴ（Ｍ１，Ｍ
２）のソースＳ・基板Ｂ間の電圧は０Ｖ一定となり、Ｍ
ＩＳＦＥＴ（Ｍ１，Ｍ２）の閾値電圧はノードＮ３の電
位に無関係に一定の低い値を維持でき、高速増幅動作が
可能になる。また、ソース・基板間電圧に依存するＭＩ
ＳＦＥＴ（Ｍ１，Ｍ２）間の特性のばらつきが抑えられ
るので、高感度化が可能になる。
作時、ノードＮ３（ＭＩＳＦＥＴ（Ｍ１，Ｍ２）の共通
のソース）の電位が高くても、ＭＩＳＦＥＴ（Ｍ１，Ｍ
２）のソースＳ・基板Ｂ間の電圧は０Ｖ一定となり、Ｍ
ＩＳＦＥＴ（Ｍ１，Ｍ２）の閾値電圧はノードＮ３の電
位に無関係に一定の低い値を維持でき、高速増幅動作が
可能になる。また、ソース・基板間電圧に依存するＭＩ
ＳＦＥＴ（Ｍ１，Ｍ２）間の特性のばらつきが抑えられ
るので、高感度化が可能になる。
【００１３】図２は本発明の第２の実施例を示す回路図
である。
である。
【００１４】この実施例は、Ｎ型のＭＩＳＦＥＴ（Ｍ１
〜Ｍ３）で構成された図１の半導体メモリ用センス増幅
器に、これと同一構成のＰ型のＭＩＳＦＥＴ（Ｍ４〜Ｍ
６）を高電位側の電源供給端とノードＮ１，Ｎ２との間
に設け、かつ、ＭＩＳＦＥＴ（Ｍ３，Ｍ６）の基板Ｂを
それぞれのソースに接続した構成となっている。またＭ
ＩＳＦＥＴ（Ｍ６）のゲートには制御信号ＳＰが印加さ
れている。
〜Ｍ３）で構成された図１の半導体メモリ用センス増幅
器に、これと同一構成のＰ型のＭＩＳＦＥＴ（Ｍ４〜Ｍ
６）を高電位側の電源供給端とノードＮ１，Ｎ２との間
に設け、かつ、ＭＩＳＦＥＴ（Ｍ３，Ｍ６）の基板Ｂを
それぞれのソースに接続した構成となっている。またＭ
ＩＳＦＥＴ（Ｍ６）のゲートには制御信号ＳＰが印加さ
れている。
【００１５】このように、Ｎ型，Ｐ型両方のＭＩＳＦＥ
Ｔを同時に活性化することにより、更に高速増幅動作が
可能となる。
Ｔを同時に活性化することにより、更に高速増幅動作が
可能となる。
【００１６】
【発明の効果】以上説明したように本発明は、ドレイン
及びゲートを互いに交差接続した第１及び第２（第４及
び第５）のＭＩＳＦＥＴの基板を共通のソースに接続す
る構成とすることにより、共通のソースの電位に関係な
く閾値電圧を低くできるので増幅動作の高速化をはかる
ことができ、また特性ばらつきを抑えることができるの
で、増幅感度を向上させることができる効果がある。
及びゲートを互いに交差接続した第１及び第２（第４及
び第５）のＭＩＳＦＥＴの基板を共通のソースに接続す
る構成とすることにより、共通のソースの電位に関係な
く閾値電圧を低くできるので増幅動作の高速化をはかる
ことができ、また特性ばらつきを抑えることができるの
で、増幅感度を向上させることができる効果がある。
【図１】本発明の第１の実施例を示す回路図である。
【図２】本発明の第２の実施例を示す回路図である。
【図３】従来の半導体メモリ用センス増幅器の一例を示
す回路図である。
す回路図である。
Ｍ１〜Ｍ６ ＭＩＳＦＥＴ
Claims (1)
- 【請求項１】 ソースを共通接続しドレインとゲート
とを互いに交差接続した第１及び第２のＭＩＳＦＥＴと
、ドレインを前記第１及び第２のＭＩＳＦＥＴのソース
と接続しソースを電源電位供給端と接続しゲートに制御
信号を入力する第３のＭＩＳＦＥＴとを有する半導体メ
モリ用センス増幅器において、前記第１及び第２ＭＩＳ
ＦＥＴの基板をこれら第１及び第２のＭＩＳＦＥＴの共
通のソースにそれぞれ接続したことを特徴とする半導体
メモリ用センス増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3119684A JPH04345990A (ja) | 1991-05-24 | 1991-05-24 | 半導体メモリ用センス増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3119684A JPH04345990A (ja) | 1991-05-24 | 1991-05-24 | 半導体メモリ用センス増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04345990A true JPH04345990A (ja) | 1992-12-01 |
Family
ID=14767493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3119684A Pending JPH04345990A (ja) | 1991-05-24 | 1991-05-24 | 半導体メモリ用センス増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04345990A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006173640A (ja) * | 1993-12-03 | 2006-06-29 | Renesas Technology Corp | 半導体記憶装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56169286A (en) * | 1980-05-28 | 1981-12-25 | Toshiba Corp | Sense amplifying circuit |
| JPH02231760A (ja) * | 1989-03-06 | 1990-09-13 | Toshiba Corp | 半導体集積回路装置 |
-
1991
- 1991-05-24 JP JP3119684A patent/JPH04345990A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56169286A (en) * | 1980-05-28 | 1981-12-25 | Toshiba Corp | Sense amplifying circuit |
| JPH02231760A (ja) * | 1989-03-06 | 1990-09-13 | Toshiba Corp | 半導体集積回路装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006173640A (ja) * | 1993-12-03 | 2006-06-29 | Renesas Technology Corp | 半導体記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04214297A (ja) | 増幅回路 | |
| JP3410704B2 (ja) | 高速カレントミラー回路及び方法 | |
| US20060012430A1 (en) | Low-voltage differential amplifier | |
| JPH0572680B2 (ja) | ||
| JPH06216666A (ja) | 差動増幅器 | |
| JP2000306385A (ja) | 半導体メモリ装置の相補型差動入力バッファ | |
| JPH04345990A (ja) | 半導体メモリ用センス増幅器 | |
| JPH0567950A (ja) | コンパレータ | |
| JP2809932B2 (ja) | 入力バッファ回路 | |
| KR20050073755A (ko) | 차동증폭기 | |
| JPH051649B2 (ja) | ||
| JP3052039B2 (ja) | 入力アンプ回路 | |
| JPH06268456A (ja) | 差動増幅器 | |
| JPH04278295A (ja) | 半導体メモリ | |
| JPH11145741A (ja) | 集積化バイアス回路 | |
| KR100365426B1 (ko) | 고이득 저전류 센스 증폭기 | |
| JPH0531760Y2 (ja) | ||
| SU1376117A1 (ru) | Усилитель считывани на КМДП транзисторах | |
| JPH0247619Y2 (ja) | ||
| JPH07262785A (ja) | センス回路 | |
| KR100221070B1 (ko) | 래치형 센스앰프회로 | |
| KR0137971Y1 (ko) | 차동증폭회로 | |
| JPH07183736A (ja) | 電子回路 | |
| JPH0152928B2 (ja) | ||
| JPS60170308A (ja) | 演算増幅器の出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980106 |