JPH0152928B2 - - Google Patents

Description

【発明の詳細な説明】 発明の技術分野 本発明は、差動増幅器構成のセンス回路に関
し、特にその高感度化および高速化を図ろうとす
るものである。

従来技術と問題点 MOSスタテイツクメモリやMOSアナログ回路
などのセンスアンプとして有効な差動増幅器は、
高速性を持つと共に、入力感度特性に優れている
必要がある。換言すれば、入力の差動成分に対す
る利得は大きいが、同相成分に対する利得が小さ
いことが望まれる。

第４図は従来のセンスアツプの一例で、Vi₁，
Vi₂は相補的な入力（例えばVi₁＝Ｄ、Vi₂＝Ｄ、
こゝではＤの反転）、V₀₁，V₀₂は相補的な出力
である。Q₃，Q₄は入力Vi₁，Vi₂を比較電圧V_Rと
比較して動作する駆動用MOSトランジスタ、
Q₁，Q₂はそれらの負荷MOSトランジスタ、Q₅は
V_Rを設定する定電流用トランジスタである。こ
の種の回路はその構成トランジスタがバイポーラ
トランジスタであるとh_FEが大であるので、Vi₁，
Vi₂の僅かな電位差で急峻な動作即ち出力のステ
ツプ状態変化が期待できる。しかし、MOSトラ
ンジスタを用いるとgmが小さいので、Vi₁，Vi₂
にある程度差がついてもトランジスタQ₃，Q₄に
はいずれも電流が流れ、その電流値に若干差が生
じた程度で、明確にオン、オフの関係になるには
上記差がかなり大でなければならないという欠点
がある。また、電源Vccが変化したとき比較電圧
V_Rは第５図に実線で示すように、入力Ｄ，の
変化には追従できないので、Vccが変ると動作特
性も変るということがある。

発明の目的 本発明は、特にMOS回路に適用して動作の高
速化が図れ、また入力感度特性に優れ、しかも電
源電圧変動に強いセンス回路を提供しようとする
ものである。

発明の構成 本発明は、一対の駆動用MOSトランジスタの
ソースを共通に接続してそれらのゲートへ反転お
よび非反転入力を与え、且つ該トランジスタのド
レイン側には駆動用MOSトランジスタとは逆の
導電型の負荷MOSトランジスタをそれぞれ接続
し、その接続点を出力端とし、さらに前記駆動用
MOSトランジスタの共通ソースには比較電圧を
規定する電流源用のMOSトランジスタを接続し
てなるセンス回路において、一方の出力を該電流
源用のMOSトランジスタのゲートおよび他方の
出力側の負荷MOSトランジスタのゲートに印加
する構成としてなることを特徴とするが、以下図
示の実施例を参照しながらこれを詳細に説明す
る。

発明の実施例 第１図は本発明の基本構成を示すブロツク図
で、DAは差動アンプ、I₁，I₂はインバータであ
る。差動アンプDAは非反転入力Vi₁と反転入力
Vi₂を受けて反転出力V₀₁と非反転出力V₀₂を生ず
るものであるが、通常出力は一方で良いので、本
回路では例えばV₀₁を外部へ取り出すとしたら
V₀₂は内部的に使用する。つまり、この出力V₀₂
をインバータI₁で反転して比較電圧V_Rを制御する
と共に、インバータI₂で反転して他方の出力V₀₁
の変化を助長する。比較電圧V_Rの制御も、出力
V₀₁の変化を助長する方向に行う。

第２図は本発明の一実施例を示す回路図で、
DA₁はMOSトランジスタQ₁〜Q₅からなる第１の
差動アンプ、DA₂はMOSトランジスタQ₆〜Q₁₀か
らなる第２の差動アンプである。差動アンプDA₁
の構成が第４図と異なる点は、出力V₀₂でトラン
ジスタQ₁，Q₂，Q₅を制御する様にした点である。
トランジスタQ₁，Q₂，Q₆，Q₇はｐチヤネル、他
はｎチヤネルであるから、Vi₁がＨ（ハイ）から
Ｌ（ロー）へ、同時にVi₂がＬからＨへ変化する
とき、V₀₂はＨからＬへ変化する。このためｐチ
ヤネルMOSトランジスタQ₁は電流が流れやすく
なるが、ｎチヤネルMOSトランジスタQ₅は電流
が流れにくくなり、V_Rが上る。これらにより、
トランジスタQ₃のオンからオフへの変化（詳し
くは電流が若干流れにくくなる程度であるが、説
明の便宜上オン、オフという）でＬからＨへ変化
しようとしていた出力V₀₁の該変化が助長され、
高速化される。

逆に、入力Vi₁がＬからＨへ、またVi₂がＨか
らＬへ変化するときは、出力V₀₂はＬからＨへ変
化するので、トランジスタQ₁は電流が流れにく
くなり、またトランジスタQ₅は電流が流れやす
くなり、V_Rが下る。これらにより、トランジス
タQ₃のオフからオンへの変化でＨからＬへ変化
しようとしていた出力V₀₁の該変化が助長され
る。

一方、同相利得については、次の様になる。例
えば入力Vi₁，Vi₂が共にＬからＨへ変化したと
き、出力V₀₁，V₀₂も共にＬになろうとするが、
実際にはV₀₂のV_Rへの帰還作用でV₀₁をＨに戻そ
うとするので、同相利得は抑圧される。また、ス
ピードもV₀₁へのブート作用により高速化される
ので、高感度、高速型のセンスアンプが構成され
る。また、電源Vccの変化に対する比較電圧V_R
の変化は第５図の破線のように入力Ｄ，に追従
するので、電源Vccの電圧が変動しても動作不良
になることはない。本例ではトランジスタQ₅が
インバータI₁に相当し、またトランジスタQ₁がイ
ンバータI₂に相当する。

ところで、差動アンプDA₁の出力V₀₂は内部的
に使用するので、V₀₁のように外部負荷を駆動す
るには適さない。そこで、互に逆相となる外部出
力が必要な場合はもう一度差動アンプDA₂を設け
てV₀₁と逆相になる外部出力V₀₁′を得るようにす
る。この場合、差動アンプDA₂のトランジスタ
Q₆〜Q₁₀は差動アンプDA₁のトランジスタQ₁〜Q₅
に対応し、V₀₁に対応する内部出力V₀₂′でトラン
ジスタE₆，Q₇，Q₁₀を制御する。

第３図は電源の正負を入れ換えた本発明の他の
実施例である。この場合はQ₁，Q₂，Q₆，Q₇がｎ
チヤネルとなり、残りがｐチヤネルとなる。

発明の効果 以上述べたように本発明によれば、特にMOS
回路によるセンスアンプの動作を高速化し、且つ
高感度化することができ、また電源変動に対して
も安定した動作が期待できる利点がある。本発明
はMOS回路に適用して有効であるが、勿論バイ
ポーラ回路に適用してもよい。

【図面の簡単な説明】

第１図は本発明の基本構成を示すブロツク図、
第２図および第３図は本発明の異なる実施例を示
す回路図、第４図は従来のセンス回路の一例を示
す回路図、第５図は比較電圧V_Rの電源電圧依存
性を示す特性図である。 図中、Q₁，Q₂は負荷トランジスタ、Q₃，Q₄は
駆動トランジスタ、Q₅は電流源用トランジスタ、
DAは差動アンプ、I₁，I₂はインバータである。

Claims (1)

【特許請求の範囲】
1. １ 一対の駆動用MOSトランジスタのソースを
   共通に接続してそれらのゲートへ反転および非反
   転入力を与え、且つ該トランジスタのドレイン側
   には駆動用MOSトランジスタとは逆の導電型の
   負荷MOSトランジスタをそれぞれ接続し、その
   接続点を出力端とし、さらに前記駆動用MOSト
   ランジスタの共通ソースには比較電圧を規定する
   電流源用のMOSトランジスタを接続してなるセ
   ンス回路において、一方の出力を該電流源用の
   MOSトランジスタのゲートおよび他方の出力側
   の負荷MOSトランジスタのゲートに印加する構
   成としてなることを特徴とするセンス回路。