JPH03121512A

JPH03121512A - バイアス電圧発生器

Info

Publication number: JPH03121512A
Application number: JP1329390A
Authority: JP
Inventors: Eric P Etheridge; エリック・ファー・エセリッジ
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1988-12-20
Filing date: 1989-12-19
Publication date: 1991-05-23
Anticipated expiration: 2010-12-20
Also published as: EP0375124A1; JPH07120905B2; EP0375124B1; US4859928A; DE68909900D1; DE68909900T2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、バイアス電圧発生器、特にＣＭＯＳ比較器に
用いられるバイアス電圧発生器に関する。

［従来の技術及び発明が解決しようとする課題］第３図
は、従来の代表的なＣＭＯＳ比較器（１０）の回路図で
ある。通常の比較器と同様に、反転（負）入力端（２２
）、非反転（正）入力端（２０）及び出力端（２５）を
具えている。この従来の比較器は、Ｐチャネル電界効果
トランジスタ（１２）及び（１４）を入力のＮチャネル
・トランジスタ対（１６）及び（１８）に対する能動負
荷として使用している。入力トランジスタ対（１６）及
び（１８）並びに能動負荷のバイアス電流は、Ｎチャネ
ル・トランジスタ（２６〉のドレインから供給される。

トランジスタ（２６）のゲートは、バイアス電圧源ＶＢ
ＩＡＳによりバイアスされる。理想的には、比較器（１
０）のコモン・モード出力電圧（即ち、正入力端（２０
）及び負入力・端（２２）を短絡したときの出力電圧）
が比較器の出力端（２５）に接続される次段回路の実際
の閾値入力電圧の変動に追従出来るように、このバイア
ス電圧ＶＢＩＡＳを設定すると良い。このようにバイア
ス電圧を設定出来れば、比較器の高速性能及び感度を最
大にし、入力オフセット電圧を最少にすることが出来る
。

第４図及び第５図は、従来のバイアス電圧発生器の他の
２つの例（２８）及び（３６）を示す回路図である。第
４図のバイアス発生器（２８）は、夫々ドレイン及びゲ
ートが相互接続されたＮチャネル・トランジスタ（３０
）及び（３４）から成る簡単な分圧器である。このバイ
アス発生器（２８）の発生するバイアス電圧は、第３図
の比較器のトランジスタ（１６）及び（２６）の形成過
程及び環境の変化に整合することが望ましい。

しかし、実際には、完全に整合させることは出来ず、第
４図のバイアス電圧発生器（２８）と第３図の比較器の
組合わせでは、出力電圧は、形成過程、環境、及びコモ
ン・モード電圧の変化等に応じて敏感に変動してしまう
。

第５図のバイアス電圧発生器（３６）は、第３図のＣＭ
Ｏ３比較器（１０）のトランジスタ（１２）、（１６）
及び（２６）に整合させる為のトランジスタ（３８）、
（３０）及び（３４）を含んでいる。端子（２４）に発
生するバイアス電圧を第３図のＣＭＯ３比較器（１０）
に供給すると、コモン・モード出力電圧がある程度改善
される。しかし、それでも猶第５図の回路の出力バイア
ス電圧は、回路の形成過程、環境及びコモン・モード電
圧の変化に対して不安定である。

第６図は、自己バイアス型の従来の比較器の回路図を示
している。この比較器（４６）は、トランジスタ（２６
）のゲートのバイアス電圧がトランジスタ（１２）及び
（１４）から供給される点以外は第３図の回路と同様で
ある。このように構成すると、トランジスタ（２６）の
バイアス電圧は、内部回路から供給されるので、コモン
・モード出力電圧はある程度改善される。

第４図〜第６図に示したバイアス電圧発生器（２８）及
び（３６）並びに比較器（４６）を用いれば、固定バイ
アス方式に比較して、コモン・モード入力電圧、回路の
形成過程、及び環境等の変化に対してコモン・モード出
力電圧を安定化することが出来る。しかし、これらの回
路が発生するバイアス電圧は、比較器によって駆動され
る次段の入力閾値電圧の変化に応じて変化するものでは
なかった。

従って、本発明の目的は、次段の入力闇値電圧の変動に
応じてＣＭＯ３比較器のバイアス電圧が変化し、これに
よって比較器の応答速度及び感度を格段に改善し、入力
オフセット電圧を最少に低減出来るバイアス電圧発生器
を提供することである。

［課題を解決するための手段及び作用］ＣＭＯ３比較器
のバイアス電圧を発生する本発明のバイアス電圧発生器
は、正入力端及び負入力端を相互接続したダミー比較器
を含み、この入力端ニ、ＣＭＯ３比較器のコモン・モー
ド入力電圧に対応するコモン・モード基準電圧を受ける
。このダミー比較器は、バイアス入力端及び出力端も有
する。本発明のバイアス電圧発生器は、更に、バイアス
増幅器を含み、このバイアス増幅器の非反転（正）入力
端は、ダミー比較器の出力を受け、バイアス増幅器の反
転（負）入力端は、ＣＭ　ＯＳ比較器により駆動される
次段の入力閾値電圧に対応する閾値基準電圧を受ける。

バイアス増幅器の出力端は、上記ダミー比較器のバイア
ス入力端に接続されており、更に、このバイアス増幅器
の出力端よりＣＭＯ３比較器のバイアス電圧が出力され
る。

［実施例］第１図は、ＣＭＯＳ比較器（図示せず）に好適な本発明
のバイアス電圧発生器（４８）の一実施例のブロック図
である。このバイアス電圧発生器（４８）は、ダミー比
較器（５２）　、バイアス増幅器（５６）及びＣＭＯＳ
インバータ（反転器）（５８）を含んでいる。この実施
例のバイアス電圧発生器（４８）は、端子（５０）にコ
モン・モード基準電圧を受ける。

バイアス電圧発生器（４８）は、２つの基準入力電圧を
受ける。第１の電圧は、端子（５０）に供給されるコモ
ン・モード基準電圧である。このコモン・モード基準電
圧は、０ＭＯ８比較器のコモン・モード状力電圧に対応
している。一般に、この電圧は、Ｎチャネル入力トラン
ジスタの比較器の場合１．５〜５ボルトで、Ｐチャネル
入力トランジスタの比較器の場合には０〜３．５ボルト
程度である。コモン・モード基準電圧は、０ＭＯ８比較
器の実際のコモン・モード入力端子になるように選択さ
れることが理想である。第２の基準電圧がダミーＣＭＯ
Ｓインバータ（５８）から供給される。インバータ（５
８）の入出力端を短絡した電圧は、ＣＭＯＳ比較器が駆
動する次段の入力閾値電圧に対応しており、このインバ
ータ（５８）が次段の閾値電圧のシミュレーションを実
現している。しかし、他のＣＭＯＳの基準回路を用いて
この電圧のシミュレーションを実現しても良い。このよ
うに、バイアス電圧発生器（４８）に必要な２つの基準
電圧とは、ＣＭ　ＯＳ比較器のコモン・モード入力電圧
に対応するコモン・モード基準電圧と、ＣＭＯＳ比較器
の出力により駆動される次段の入力閾値電圧に対応する
入力閾値電圧であることが理解出来よう。

第１図は、これら２つの基準電圧が比較器のバイアス電
圧を発生する為にどのように用いられるかを示している
。ダミー比較器（５２）は、バイアス増幅器（５Ｇ）の
帰還路の制御素子として用いられている。ダミー比較器
（５２）の出力は、ダミー・インバータ（５８）が発生
する次段の入力閾値電圧のシミュレーション電圧（即ち
、閾値基準電圧）と比較される。バイアス増幅器（５６
）の出力電圧は、帰還ループに導かれ、ダミー比較器（
５２）のバイアス入力端子を特定の電圧に設定する。こ
れにより、ダミー比較器（５２）の出力電圧がインバー
タ（５８）からの閾値基準電圧と確実に等しくなる。従
って、実際のＣＭ　ＯＳ比較器をバイアスする為の理想
的なバイアス電圧を発生出来る。

最高性能を得る為には、ダミー比較器（５２）が実際の
ＣＭＯＳ比較器と特性が整合しており、両方の比較器が
同じ条件で動作することが望ましい。動作条件を同じに
するには、駆動電源電圧を＋５ボルト及び０ボルトのよ
うに同じにするだけでなく、コモン・モード入力電圧〔
端子（５０）のコモン・モード基準電圧〕を同じにし、
更に、出力電圧（インバータ（５８）によってシミュレ
ートされる次段の入力閾値電圧）も同じにする。

２つの比較器の動作条件を整合させたら、ダミー比較器
（５２）を集積回路上で実際のＣＭＯＳ比較器と同じ位
置に形成することが望ましい。このようにして、バイア
ス電圧発生器（４８）が端子（５４）に発生する比較器
のバイアス電圧は、実際の比較器は勿論、ダミー比較器
に対しても理想的な筐となる。

第２図は、本発明のバイアス電圧発生器（４８）の構成
を更に詳細に示した回路図である。第１図と同様の素子
、ダミー比較器（５２）、バイアス増幅器（５６）及び
インバータ（５８）を示している。入力端子、端子（５
０）のコモン・モード基準電圧、出力電圧、及び端子（
５４）の比較器のバイアス電圧も第１図の場合と同様で
ある。ダミー比較器（５２）は、第３図に示した従来の
６ＭＯ５比較器と同様のものである。トランジスタ（６
４）及び（６６）は、入力トランジスタ対を構成し、ト
ランジスタ（６８）はこれら入力トランジスタ対のバイ
アス電流を供給する。トランジスタ（６８）のゲートは
、端子（５４）に比較器のバイアス電圧も発生する。Ｃ
ＭＯＳインバータ（５８）は、Ｐチャネル・トランジス
タ（８６）及びＮチャネル・トランジスタ（８８）を相
互接続した従来の設計による回路である。このインバー
タ（５８）の入力端及び出力端は相互接続され、この結
果形成される分圧器が代表的なＣＭＯＳ比較器のゲート
の入力電圧のシミュレーションをする。

バイアス増幅器（５６）は、専用のバイアス電圧を必要
としないので、本発明のバイアス電圧発生器（４８）に
とって理想的な回路である。バイアス増幅器（５６）は
自己バイアス型である。トランジスタ（７８）及び（８
０）は、差動入力トランジスタ対を構成し、トランジス
タ（８４）は、バイアス電流を供給する。トランジスタ
（７２）及び（７４）は、カレントミラーの能動負荷を
構成している。トランジスタ（７２）及び（７４）と共
に、トランジスタ　（８２）及び（８４）は、トランジ
スタ（８４）のゲートのバイアス電圧を発生スるバイア
ス・カレント・ループを構成している。これらのトラン
ジスタ　（７２）、（７４）、（８２）及び（８４）か
ら成るバイアス・カレント・ループは、２つの安定状態
を有し、そのうちの１つの状態は、電流０の第１安定状
態である。

このバイアス・ループがこの第１安定状態になるのを防
ぐ為に、高抵抗素子として作用するダイオード接続され
たトランジスタ（７０）がトランジスタ（７２）のドレ
インに接続されている。このようにして、このバイアス
・カレント・ループには常に微小な電流が流れるので、
第２安定状態に常に維持される。バイアス増幅器（５６
）の出力は、トランジスタ　（７２）のドレインに発生
するー。

従って、０ＭＯ３比較器のバイアス電圧発生器は、コモ
ン・モード基準電圧を受けるダミー比較器（５２）と、
ＣＭＯＳインバータ　（５８）に接続されたバイアス増
幅器（５６）を有し、０ＭＯ８比較器のバイアス電圧を
発生する。これにより発生したバイアス電圧は、実際の
０ＭＯ３比較器のバイアス電圧入力端を駆動するのに用
いられ、実際の０ＭＯ３比較器のコモン・モード出力電
圧は、次のＣＭＯ３段の閾値電圧に常に一致している。

以上本発明の好適実施例について説明したが、本発明は
ここに説明した実施例のみに限定されるものではなく、
本発明の要旨を逸脱することなく必要に応じて種々の変
形及び変更を実施し得ることは当業者には明らかである
。例えば、ダミー比較器（５２）及びバイアス増幅器（
５６）は、従来のＣＭＯＳ技術で設計されたどのような
回路でも良い。更に、インバータ（５８）も他の回路設
計で実現し得る。即ち、次段の回路の閾値入力電圧に対
応する閾値基準電圧を発生する回路は、次段の回路構成
に応じて他の回路に置換し得る。

［発明の効果］本発明のバイアス電圧発生器は、実際の０ＭＯ８比較器
のコモン・モード基準電圧を、相互接続した１対の入力
端に供給したダミー比較器と、０ＭＯ３比較器に駆動さ
れる次段回路の闇値入力電圧に追従するシミュレーショ
ン電圧（閾値基準電圧）とダミー比較器の出力とを差動
入力として受け、出力端をダミー比較器のバイアス入力
端に接続したバイアス増幅器とで構成したことにより、
実際の０ＭＯ３比較器が駆動する次段回路の閾値入力端
子の変動に追従するシミュレーション電圧とダミー比較
器の出力を実質的に等しく維持するバイアス電圧を発生
し得るので、実際のＣＭＯＳ比較器に常に最適のバイア
ス電圧を供給出来る。

【図面の簡単な説明】

第１図は、本発明のバイアス電圧発生器の一実施例のブ
ロック図、第２図は、第１図の装置の詳細な構成を示す
回路図、第３図は、従来の０ＭＯ５比較器の一例の回路
図、第４図及び第５図は、従来のバイアス電圧発生器の
例を示す回路図、第６図は、従来の０ＭＯ３比較器の他
の例を示す回路図である。（５０）：コモン・モード基準電圧入力端（５２）：ダ
ミー比較器（５６）：バイアス増幅器

Claims

【特許請求の範囲】相互接続した１対の入力端にコモン・モード基準電圧を
受けるダミー比較器と、該ダミー比較器の出力を非反転入力端に受け、ＣＭＯＳ
比較器の出力により駆動される回路の入力閾値電圧に追
従する閾値基準電圧を反転入力端に受け、出力端を上記
ダミー比較器のバイアス入力端に接続したバイアス増幅
器とを具え、該バイアス増幅器の出力端から上記ＣＭＯＳ比較器のバ
イアス電圧を得ることを特徴とするバイアス電圧発生器
。