JPH04342310A - インタフェイス回路 - Google Patents

インタフェイス回路

Info

Publication number
JPH04342310A
JPH04342310A JP3114664A JP11466491A JPH04342310A JP H04342310 A JPH04342310 A JP H04342310A JP 3114664 A JP3114664 A JP 3114664A JP 11466491 A JP11466491 A JP 11466491A JP H04342310 A JPH04342310 A JP H04342310A
Authority
JP
Japan
Prior art keywords
pulse
circuit
signals
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3114664A
Other languages
English (en)
Inventor
Naoki Maeda
直樹 前田
Toshio Sekiguchi
関口 敏夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP3114664A priority Critical patent/JPH04342310A/ja
Publication of JPH04342310A publication Critical patent/JPH04342310A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Transmission And Conversion Of Sensor Element Output (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、接触式のパルススイッ
チ(ロ−タリエンコ−ダ)とデジタル回路との間に配置
されるインタフエイス回路に係り、特にパルススイッチ
で発生するチャタリングなどのノイズの影響を除去して
デジタル回路が誤動作しないように改良したインタフエ
イス回路に関する。
【0002】
【従来の技術】図6は従来のインタフエイス回路の構成
を示すブロック図である。パルススイッチ10はそのシ
ャフト11を回転させることにより共通端T0に対して
隣り合う出力端T1、T2にそれぞれパルス信号A0、
B0を出力する。
【0003】正電圧Vd の電源端と出力端T1、T2
との間にはそれぞれプルアップ抵抗R1、R2が接続さ
れており、シャフト11の回転により出力端T1、T2
がオフになるとハイレベル“H”の、オンになるとロ−
レベル“L”のパルス信号A0、B0を出力する。例え
ば、H=5ボルト、L=0ボルトなどに選定される。
【0004】これ等のパルス信号A0、B0はヒステリ
シス幅ΔHを有するコンパレ−タ12、13にそれぞれ
出力され、ここでパルス化されて矩形波状の2値信号A
1、B1に変換される。この2値信号A1、B1は各種
の信号処理を行うデジタル回路14に出力される。この
場合のコンパレ−タ12、13はパルススイッチ10と
デジタル回路14との間に配置されたインタフエイス回
路15を構成している。
【0005】図7はパルス信号A0とB0のうちA0側
についてのインタフエイス回路の波形を示したものであ
る。図7(イ)はパルススイッチ10の出力端T1から
出力されるパルス信号A0の波形とコンパレ−タ12の
ヒステリシス幅ΔHとの関係を示しているが、このコン
パレ−タ12をパルス信号A0が通過することによりパ
ルス信号A0は図7(ロ)に示すような矩形波状の2値
信号に変換される。図7においてN1で示す波形の部分
はパルススイッチ10で大きなレベルのチャタリングが
発生したときの波形を示している。
【0006】図7のパルス信号はパルススイッチ10の
出力端のうち隣り合うパルス信号の一方のパルス信号A
0だけに着目した信号処理であるが、これ等のパルス信
号A0、B0の位相関係は図8に示すようになっている
。図8(イ)〜(ハ)はパルススイッチ10のシャフト
11を時計方向(右回転)に回転させたときの位相関係
を、図8(ニ)〜(ヘ)は反時計方向(左回転)に回転
させたときの位相関係を、図7(ト)はクリック位置を
それぞれ示している。パルス信号A0、B0との間には
所定の位相差がある。
【0007】
【発明が解決しようとする課題】しかしながら、以上の
ようなインタフエイス回路は図7の波形図に示すように
、パルススイッチ10の出力がパルス信号A1(A2)
のH、Lレベルを越えないレベル、例えばN2の場合な
どになったときには対応することができるが、チャタリ
ングなどのH、Lレベルを越えるレベルのノイズN1の
場合には不本意なノイスがデジタル回路14に出力され
信号処理の誤差原因になる。
【0008】
【課題を解決するための手段】本発明は、以上の課題を
解決するため、回転により発生する隣り合う2つのパル
ス信号を所定の位相差を保持して出力するパルススイッ
チからの先のパルス信号をそれぞれ2値信号に変換する
パルス化回路と、この2値信号が入力され先の2値信号
のうちの一方の2値信号が変化してからのこの2値信号
の変化を他方の2値信号が変化するまでのあいだ無視す
る波形整形回路とを具備し、この波形整形回路からのパ
ルス出力が先のパルススイッチで発生するノイズの影響
を受けないようにしたものである。
【0009】
【作  用】パルス化回路により回転により発生する隣
り合う2つのパルス信号を所定の位相差を保持して出力
するパルススイッチからの先のパルス信号をそれぞれ2
値信号に変換する。さらに、波形整形回路は先の2値信
号のうちの一方の2値信号が変化してからのこの2値信
号の変化を他方の2値信号が変化するまでのあいだ無視
するようにしてパルス信号を出力する。これにより、こ
の波形整形回路からのパルス出力は先のパルススイッチ
で発生するレベル変化の大きいチャタリングなどのノイ
ズの影響を受けないようにすることができる。
【0010】
【実施例】以下、本発明の実施例について図を用いて説
明する。図1は本発明の1実施例の構成を示すブロック
図である。図3は図2に示す波形整形回路の部分の回路
構成を示すブロック図である。なお、図6〜図8に示す
従来のインタフエイス回路と同一の機能を有する部分に
は同一の符号を付して適宜にその説明を省略する。
【0011】図1に示す回路インタ−フエイス回路16
はコンパレ−タ12、13とこの後段に配置された波形
整形回路17とから構成され、この波形整形回路17の
具体的構成は図2に示されている。
【0012】18、19、20はAND、ORなどのゲ
−トで構成されたゲ−ト回路であり、これ等によりラン
ダムロジック回路21を構成している。これ等のゲ−ト
回路18、19、20の出力端はそれぞれD形フリップ
フロップ22、23、24のデ−タ入力端Dに接続され
ている。
【0013】これ等のD形フリップフロップ22、23
、24によりフリップフロップ回路25を構成している
。これらのクロック端にはそれぞれクロック信号CLK
が入力され、これ等の出力端Qにそれぞれパルス信号A
2、B2、回転方向信号DIRを出力している。
【0014】ゲ−ト回路18、19、20には2値信号
A1、A2、パルス信号A2、B2、回転方向信号DI
Rおよび初期化信号としてリセット信号RESTがそれ
ぞれ入力されている。
【0015】次に、以上のように構成された波形整形回
路17の作用について図3に示す状態遷移図と図4に示
す波形図を用いて説明する。まず、パルススイッチ10
の位相関係とシャフト11の回転方向との関係について
説明する。回転方向信号DIRは右回転のときに“H”
レベル、左回転のときに“L“レベルが出力されるもの
とする。
【0016】さらに、シャフト11の回転方向が右回転
のときは図8(イ)、(ロ)を参照して、パルス信号(
A0、B0)のレベルは、H=1として、…、(1、0
)、(1、1)、(0、1)、(0、0)、(1、0)
、(1、1)、……の順で規則的に変化する。
【0017】シャフト11の回転方向が左回転のときは
図8(ニ)、(ホ)を参照して、パルス信号(A0、B
0)のレベルは、L=0として、…、(0、0)、(0
、1)、(1、1)、(1、0)、(0、0)、(0、
1)、……の順で規則的に変化する。
【0018】図3においては波形整形回路17の出力で
ある[A2、B2、DIR]はパルス信号と回転方向の
組み合わせの出力状態を示している。従って、大きなサ
−クルで閉じられたル−プ1の中に矩形で囲まれた組合
せ状態L1[000]、L2[010]、L3[110
]、L4[100]はいずれも回転方向信号DIRが0
の場合を示しているので、パルススイッチ10のシャフ
ト11を左回転させた場合でかつノイズがないときのパ
ルス信号(A2、B2)の変化を示していることになる
【0019】このル−プ1の各組合せの出力状態L1、
〜L4の間に記載されている(0、1)、(1、1)、
(1、0)、(0、0)は左回転の場合でかつノイズが
ないときに予測される2値信号(A1、B1)の組合せ
の予測値を示している。各組合せの出力状態L1、〜L
4の左に記載された小さなル−プはこれ等の予測値とは
異なる組合せの2値信号(A1、B1)を示し、これ等
の組合せの場合は、各組合せの出力状態L1、〜L4が
変更されないことを示している。
【0020】また、各組合せの出力状態L1、〜L4に
矢印で左方から挿入されている<REST>&(00)
などの記号は、例えば出力状態L1においては2値信号
(A1、B1)が(00)のときにリセット信号RES
Tが実行され、この結果として2値信号(00)が取り
込まれて出力状態L1が[000]になっていることを
示している。なお、<REST>はRESTの反転状態
を示している。
【0021】一方、右方のル−プ2は回転方向信号DI
Rが1の状態を示しているので、シャフト11が右回転
の場合を示している。ル−プ1の場合と同様にして4つ
の出力状態R1[111]、R2[101]、R3[0
01]、R4[011]が存在する。
【0022】これ等のル−プ1とル−プ2との間を相互
に繋ぐ矢印は、それぞれ回転方向が変更されるときのル
−トを示している。例えば、左回転の出力状態L1[0
00]のときに右回転の方向に変更された場合は、2値
信号(A1、B1)が出力状態(00)に対して(11
)と反転するので、右回転と判断して、右回転の出力状
態R1に移行する。この他の各状態とも同様な関係にあ
る。つまり、2値信号(A1、B1)の位相関係からパ
ルススイッチ10の回転方向を検出し回転方向信号DI
Rは回転方向によって決定されるレベルを出力し、この
回転方向と現在の出力状態(A2、B2)から次の入力
状態(A1、B1)を予測し、この予測値と異なるとき
は出力状態(A2、B2)を現状に維持するが、この出
力状態(A2、B2)と入力状態(A1、B1)との関
係が反転関係になるとパルススイッチ10の回転方向が
反転したものとみなして出力状態[A2、B2、DIR
]の値を反転させるようにするものである。
【0023】次に、ノイズ除去について図4に示す波形
図を用いて説明する。右回転の場合を例にとって説明す
る。右回転の場合のDIRは“1”レベル状態にある。 このときの2値信号(A1、B1)は、ノイズが混入し
ない正常な状態では、既述のように図4の2値信号(A
1、B1)の波形の中央部分に符号が付された点をベ−
スとして(1、0)、(1、1)、(0、1)、(0、
0)、(1、0)、(1、1)…の順にレベル変化する
筈である。
【0024】しかし、この場合は(1、0)、(1、1
)、(1、0)、(1、1)、(0、1)…となってい
る。第3番目の組合せが本来は(0、1)であるべきと
ころが(1、0)となっており、ノイズN3が混入され
た状態である。この場合には出力状態(A2、B2)は
図3のR1で示す出力状態(1、1)であるので、小さ
なル−プの出力状態(1、0)に一致しており、波形整
形回路14は出力状態を変更せず、図4のB2に示す通
りとなる。つまり、ノイズN3の影響は除去されている
【0025】従って、第3番目の出力状態は第2番目と
同じく(1、1)の出力状態に維持されている。次に、
2値信号(A1、B1)は図4に示すように予測値(0
、1)の状態になるが、これは右回転の予測値の通りと
なっている。この後は(0、0)でこれも予測値の通り
である。この後は、右回転が維持されているならば予測
値は(1、0)であるが、実際には図4に示すように(
0、1)になっている。この状態は、出力状態(0、0
)の反転状態でもないので、ノイズ混入の場合と同様に
無視されて出力状態は(0、0)に保持される。
【0026】次に、2値信号(A1、B1)は(1、1
)になるが、これは出力状態(0、0)の反転状態にな
ったことを意味し、回転方向が左回転になったものと判
断して図4に示すように回転方向信号DIRの極性を“
0”に反転して出力する。左回転のときに混入したノイ
ズN4の場合も同様にして除去することができる。以上
のようにして、2値信号A1、B1のうちの1方の信号
、例えば図4に示すようにB1が変化してからこの同一
の信号B1の信号変化を他方の信号A1が変化するまで
の間無視することにより、ノイズの影響が除去される。
【0027】図1に示したインタフエイス回路はヒステ
リシス付きのコンパレ−タを介して波形整形回路17に
2値信号を入力したが、これに限られず、例えばシュミ
ットトリガを介して入力するようにしても良い。
【0028】図5は以上のインタフエイス回路17を用
いて実際にノイズ除去をしたことを画面で確認した波形
図である。横軸は時間、縦軸は電圧レベルである。パル
ス信号B0の中に混入されたノイズN4はコンパレ−タ
13を介することにより、2値信号B1のように2値化
されるが、なおノイズの影響があり、これを図1に示す
波形整形回路17を介することにより、B2に示すよう
にノイズの影響は完全に除去されている。
【0029】
【発明の効果】以上、実施例を用いて具体的に説明した
ように本発明によれば、パルススイッチからのパルス信
号をそれぞれ2値信号に変換するパルス化回路を介して
入力しこれ等の2値信号のうちの一方の2値信号が変化
してからのこの2値信号の変化を他方の2値信号が変化
するまでのあいだ無視する波形整形回路を用いるように
構成したので、パルススイッチの出力にチャタリングが
生じても、後段のデジタル回路にチャタリングのないき
れいな信号を出力することができ、デジタル回路の誤動
作を防止することができる。
【図面の簡単な説明】
【図1】本発明の1実施例の構成を示すブロック図であ
る。
【図2】図1に示す波形整形回路の構成を示すブロック
図である。
【図3】図2に示す波形整形回路の作用を説明する遷移
状態図である。
【図4】図2に示す波形整形回路のノイズ除去作用を説
明する波形図である。
【図5】図2に示す波形整形回路のノイズ除去効果を説
明する波形図である。
【図6】従来のインタフエイス回路の構成を示すブロッ
ク図である。
【図7】図6に示すインタフエイス回路の動作を説明す
る波形図である。
【図8】図6に示すパルススイッチの動作を説明する動
作説明図である。
【符号の説明】
10  パルススイッチ 11  シャフト 14  デジタル回路 15、16  インタフエイス回路 17  波形整形回路 A0、B0、A2、B2  パルス信号A1、B1  
2値信号 CLK  クロック信号 REST  リセット信号

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】回転により発生する隣り合う2つのパルス
    信号を所定の位相差を保持して出力するパルススイッチ
    からの前記パルス信号をそれぞれ2値信号に変換するパ
    ルス化回路と、この2値信号が入力され前記2値信号の
    うちの一方の2値信号が変化してからのこの2値信号の
    変化を他方の2値信号が変化するまでのあいだ無視する
    波形整形回路とを具備し、この波形整形回路からのパル
    ス出力が前記パルススイッチで発生するノイズの影響を
    受けないようにしたことを特徴とするインタフエイス回
    路。
JP3114664A 1991-05-20 1991-05-20 インタフェイス回路 Pending JPH04342310A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3114664A JPH04342310A (ja) 1991-05-20 1991-05-20 インタフェイス回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3114664A JPH04342310A (ja) 1991-05-20 1991-05-20 インタフェイス回路

Publications (1)

Publication Number Publication Date
JPH04342310A true JPH04342310A (ja) 1992-11-27

Family

ID=14643492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3114664A Pending JPH04342310A (ja) 1991-05-20 1991-05-20 インタフェイス回路

Country Status (1)

Country Link
JP (1) JPH04342310A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006208270A (ja) * 2005-01-31 2006-08-10 Canon Inc エンコーダの信号処理回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006208270A (ja) * 2005-01-31 2006-08-10 Canon Inc エンコーダの信号処理回路
JP4551780B2 (ja) * 2005-01-31 2010-09-29 キヤノン株式会社 エンコーダの信号処理回路

Similar Documents

Publication Publication Date Title
JPH08307247A (ja) N+1周波数分周カウンタおよび方法
EP0631391B1 (en) Decoded counter with error check and self-correction
US4894557A (en) Asyncronous edge-triggered RS flip-flop circuit
JPH04342310A (ja) インタフェイス回路
JPH0766689A (ja) フリップフロップ回路
JP3288259B2 (ja) 3値信号入力回路
EP0203491B1 (en) Bistable circuit
JP3690915B2 (ja) 乱数発生回路を有する半導体装置
JP4035751B2 (ja) エンコーダの信号処理回路とその信号処理方法
JPH038126B2 (ja)
US5732090A (en) Edge detection circuit for detecting edge of input signal without erroneous detection
JPH0580604B2 (ja)
JP3201445B2 (ja) チャタリング防止回路
JP3248369B2 (ja) 回転体の位置検出回路
US4502050A (en) Position discrimination device for a thumb wheel switch
JP2001229664A (ja) メモリスマートカード用の入力回路
KR100211120B1 (ko) 클럭분주회로
JPH09107278A (ja) ゼロクロスシュミット回路
JPH01231674A (ja) モータ逆回転時のドライブ防止回路
JP2693798B2 (ja) 制御信号発生回路
JP2024054633A (ja) アナログデジタル変換器
JP2692976B2 (ja) 同期式カウンタ
KR890004858Y1 (ko) 모우터의 회전 방향 판별 및 회전수 카운팅 회로
RU2040855C1 (ru) Двоичный счетчик
JPH0668280A (ja) リセット回路