JPH0434179B2 - - Google Patents
Info
- Publication number
- JPH0434179B2 JPH0434179B2 JP61088923A JP8892386A JPH0434179B2 JP H0434179 B2 JPH0434179 B2 JP H0434179B2 JP 61088923 A JP61088923 A JP 61088923A JP 8892386 A JP8892386 A JP 8892386A JP H0434179 B2 JPH0434179 B2 JP H0434179B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- delay time
- time
- program
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
- G06F9/4831—Task transfer initiation or dispatching by interrupt, e.g. masked with variable priority
- G06F9/4837—Task transfer initiation or dispatching by interrupt, e.g. masked with variable priority time dependent
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は、パーソナルコンピユータ等のデータ
処理装置において、ソフト的にデイレイタイムを
得るソフトデイレイ方式に関する。
処理装置において、ソフト的にデイレイタイムを
得るソフトデイレイ方式に関する。
(ロ) 従来の技術
データ処理装置においては、例えば、デイスク
をアクセスする際、CPUはデイスクコントロー
ラに対して、先ずヘツドロード命令を送出し、所
定のデイレイタイムをとつた後、読出し命令を与
えるというように、種々の処理内でデイレイタイ
ムを用いる。このようなデイレイタイムを得る方
式として、特開昭59−160246号公報にも開示され
ているように、プログラム上で、NOP命令等の
特定命令を繰り返し実行してソフト的に得るソフ
トデイレイタイム方式が、広く行なわれている。
をアクセスする際、CPUはデイスクコントロー
ラに対して、先ずヘツドロード命令を送出し、所
定のデイレイタイムをとつた後、読出し命令を与
えるというように、種々の処理内でデイレイタイ
ムを用いる。このようなデイレイタイムを得る方
式として、特開昭59−160246号公報にも開示され
ているように、プログラム上で、NOP命令等の
特定命令を繰り返し実行してソフト的に得るソフ
トデイレイタイム方式が、広く行なわれている。
(ハ) 発明が解決しようとする問題点
従来の技術においては、特定命令を繰り返す回
数をプログラム上に記述していたので、使用する
CPUを変更した場合、CPUの動作速度が速くな
るため、命令やＩ／Ｏ等が同等であつても、同一
のプログラムでは、所望のデイレイタイムを得ら
れなくなつてしまう。
数をプログラム上に記述していたので、使用する
CPUを変更した場合、CPUの動作速度が速くな
るため、命令やＩ／Ｏ等が同等であつても、同一
のプログラムでは、所望のデイレイタイムを得ら
れなくなつてしまう。
例えば、動作速度が4MHzのCPUを用いた場
合、NOP命令の実行時間は2μsになるので、
100μsのデイレイタイムを得るためには、NOP命
令を50回繰り返すようにプログラミングしておけ
ば良い。ところが、このプログラムを動作速度が
8MHzのCPUで実行させた場合には、NOP命令の
実行時間が約1μsになるので、デイレイタイムは
1μs×50回＝50μsとなつてしまう。
合、NOP命令の実行時間は2μsになるので、
100μsのデイレイタイムを得るためには、NOP命
令を50回繰り返すようにプログラミングしておけ
ば良い。ところが、このプログラムを動作速度が
8MHzのCPUで実行させた場合には、NOP命令の
実行時間が約1μsになるので、デイレイタイムは
1μs×50回＝50μsとなつてしまう。
従つて、CPUを変更した場合には、プログラ
ムをも変更しなければならないという問題点があ
つた。
ムをも変更しなければならないという問題点があ
つた。
又、リフレツシユを必要とするダイナミツク
RAMや、速度の遅いＩ／Ｏを使用するシステム
では、CPUにウエイトをかけなければならない
ので、CPUの動作速度は実際にはその分だけ遅
くなる。このため、100μs÷2μs＝50回と、演算に
より単純に繰り返し回数を算出しても、正確なデ
イレイタイムは得られなかつた。
RAMや、速度の遅いＩ／Ｏを使用するシステム
では、CPUにウエイトをかけなければならない
ので、CPUの動作速度は実際にはその分だけ遅
くなる。このため、100μs÷2μs＝50回と、演算に
より単純に繰り返し回数を算出しても、正確なデ
イレイタイムは得られなかつた。
(ニ) 問題点を解決するための手段
本発明は、タイマー出力を割込み信号として
CPUに入力するタイマー手段を設け、初期起動
時、前記タイマー手段により定まる所定時間内
に、前記CPUが特定命令を実行する回数をカウ
ントし、該カウント値をソフトデイレイタイムの
基準値として記憶手段に記憶し、プログラム上で
は、ソフトデイレイタイムを前記基準値に基づい
て設定するようにしたデータ処理装置のソフトデ
イレイ方式を提供するものである。
CPUに入力するタイマー手段を設け、初期起動
時、前記タイマー手段により定まる所定時間内
に、前記CPUが特定命令を実行する回数をカウ
ントし、該カウント値をソフトデイレイタイムの
基準値として記憶手段に記憶し、プログラム上で
は、ソフトデイレイタイムを前記基準値に基づい
て設定するようにしたデータ処理装置のソフトデ
イレイ方式を提供するものである。
(ホ) 作 用
本発明では、動作速度の異なるCPUを用いた
データ処置装置をおいて、同一のプログラムを実
行しても、ソフトデイレイタイムは自動補正さ
れ、所望の正確なソフトデイレイタイムが得られ
る。
データ処置装置をおいて、同一のプログラムを実
行しても、ソフトデイレイタイムは自動補正さ
れ、所望の正確なソフトデイレイタイムが得られ
る。
(ヘ) 実施例
第１図は、本発明によるデータ処理装置の構成
を示すブロツク図、第２図は処理内容を示すフロ
ーチヤートである。
を示すブロツク図、第２図は処理内容を示すフロ
ーチヤートである。
第１図において、１は主記憶装置、２はプログ
ラムを格納したROM、３はクロツクφ1に基づい
て動作するCPU、４はクロツクφ1とは独立した
クロツクφ2に基づいて動作するインテル社製タ
イマーIC8253等のプログラマブルタイマー、５
はフロツピーデイスクドライブ（FDD）６を制
御するデイスクコントローラ（FDC）であり、
プログラマブルタイマー４は、CPU３からタイ
マー時間Ｔが設定可能であり、タイマー出力Ｐ
は、CPU３の割込端子INTに接続されている。
又、CPU３には、リフレツシユ等のためのウエ
イト信号WAITが入力されている。
ラムを格納したROM、３はクロツクφ1に基づい
て動作するCPU、４はクロツクφ1とは独立した
クロツクφ2に基づいて動作するインテル社製タ
イマーIC8253等のプログラマブルタイマー、５
はフロツピーデイスクドライブ（FDD）６を制
御するデイスクコントローラ（FDC）であり、
プログラマブルタイマー４は、CPU３からタイ
マー時間Ｔが設定可能であり、タイマー出力Ｐ
は、CPU３の割込端子INTに接続されている。
又、CPU３には、リフレツシユ等のためのウエ
イト信号WAITが入力されている。
そこで、電源が投入され、初期起動状態になる
と、ROM２内に格納されたプログラムP1によ
り、先ず、第２図のフローチヤートで示す処理が
為される。即ち、CPU３は、プログラマブルタ
イマー４のタイマー時間Ｔを、基準となる所定時
間、例えば、100μsにセツトし、直ちに、NOP命
令の実行を開始する。そして、実行したNOP命
令の回数をカウントする。100μsの所定時間が経
過し、タイマー出力Ｐが発生すると、CPU３に
割込みがかかるので、CPU３は、この割込みに
応じて、NOP命令の実行停止とカウントの停止
を行ない、カウント値Ｎをソフトデイレイタイム
の基準値として、主記憶装置１の一部に記憶す
る。
と、ROM２内に格納されたプログラムP1によ
り、先ず、第２図のフローチヤートで示す処理が
為される。即ち、CPU３は、プログラマブルタ
イマー４のタイマー時間Ｔを、基準となる所定時
間、例えば、100μsにセツトし、直ちに、NOP命
令の実行を開始する。そして、実行したNOP命
令の回数をカウントする。100μsの所定時間が経
過し、タイマー出力Ｐが発生すると、CPU３に
割込みがかかるので、CPU３は、この割込みに
応じて、NOP命令の実行停止とカウントの停止
を行ない、カウント値Ｎをソフトデイレイタイム
の基準値として、主記憶装置１の一部に記憶す
る。
ここで、フロツピーデイスク７に記憶されてい
るプログラムP2上には、ソフトデイレイタイム
をこの基準値Ｎに基づいて記述しており、例え
ば、デイスクアクセスの際、ヘツドロード命令を
送出した後、１ｍｓのデイレイタイムを必要とす
るのであれば、1ms÷100μs＝10なので、NOP命
令を「10×Ｎ」回実行するようにプログラミング
している。
るプログラムP2上には、ソフトデイレイタイム
をこの基準値Ｎに基づいて記述しており、例え
ば、デイスクアクセスの際、ヘツドロード命令を
送出した後、１ｍｓのデイレイタイムを必要とす
るのであれば、1ms÷100μs＝10なので、NOP命
令を「10×Ｎ」回実行するようにプログラミング
している。
従つて、CPU３のクロツクφ1が4MHzから8M
Hzに変更されても、Ｎの値が、例えば、「45」か
ら「85」というように変化するだけで、NOP命
令をＮ回実行する時間は、必ず所定時間Ｔ＝
100μsなので「10×Ｎ」回NOP命令を実行せよと
いうプログラムP2では、必ず、10×100μs＝１ｍ
ｓのデイレイタイムが得られる。つまり、初期起
動時の動作により、デイレイタイムは自動補正さ
れる。
Hzに変更されても、Ｎの値が、例えば、「45」か
ら「85」というように変化するだけで、NOP命
令をＮ回実行する時間は、必ず所定時間Ｔ＝
100μsなので「10×Ｎ」回NOP命令を実行せよと
いうプログラムP2では、必ず、10×100μs＝１ｍ
ｓのデイレイタイムが得られる。つまり、初期起
動時の動作により、デイレイタイムは自動補正さ
れる。
更に、NOP命令をＮ回実行している間も、ウ
エイト信号WAITによりCPU３にはウエイトが
随時かけられるので、Ｎとしては実際の動作速度
に対応した値が記憶されることとなり、このＮ値
の整数倍あるいは整数分の１で、プログラムP2
の種々のデイレイタイムが設定されるので、当
然、プログラムP2上で設定された種々のデイレ
イタイムも、CPU３の実際の動作速度に対応し
たものとなる。
エイト信号WAITによりCPU３にはウエイトが
随時かけられるので、Ｎとしては実際の動作速度
に対応した値が記憶されることとなり、このＮ値
の整数倍あるいは整数分の１で、プログラムP2
の種々のデイレイタイムが設定されるので、当
然、プログラムP2上で設定された種々のデイレ
イタイムも、CPU３の実際の動作速度に対応し
たものとなる。
(ト) 発明の効果
本発明に依れば、CPUを変更する必要がなく
なると共に、精度が著しく向上し、プログラム毎
の煩しいデイレイタイムの設定が、全く不要とな
る。
なると共に、精度が著しく向上し、プログラム毎
の煩しいデイレイタイムの設定が、全く不要とな
る。
第１図は本発明の実施例を示すブロツク図、第
２図は本発明の処理内容を示すフローチヤートで
ある。 ３……CPU、４……プログラマブルタイマー、
５……FDC、７……フロツピーデイスク。
２図は本発明の処理内容を示すフローチヤートで
ある。 ３……CPU、４……プログラマブルタイマー、
５……FDC、７……フロツピーデイスク。
Claims (1)
- １ タイマー出力を割込み信号としてCPUに入
力するタイマー手段を備え、初期起動時、前記タ
イマー手段により定まる所定時間内に、前記
CPUが特定命令を実行する回数をカウントし、
該カウント値をソフトデイレイタイムの基準値と
して記憶手段に記憶し、プログラム上では、ソフ
トデイレイタイムを前記基準値に基づいて設定す
ることを特徴としたデータ処置装置のソフトデイ
レイ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61088923A JPS62245338A (ja) | 1986-04-17 | 1986-04-17 | デ−タ処理装置のソフトディレイ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61088923A JPS62245338A (ja) | 1986-04-17 | 1986-04-17 | デ−タ処理装置のソフトディレイ方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62245338A JPS62245338A (ja) | 1987-10-26 |
| JPH0434179B2 true JPH0434179B2 (ja) | 1992-06-05 |
Family
ID=13956433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61088923A Granted JPS62245338A (ja) | 1986-04-17 | 1986-04-17 | デ−タ処理装置のソフトディレイ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62245338A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01112336A (ja) * | 1987-10-26 | 1989-05-01 | Nec Ic Microcomput Syst Ltd | プログラム変更方式 |
| JPH01126728A (ja) * | 1987-11-12 | 1989-05-18 | Mitsubishi Electric Corp | データ処理装置の実行速度判定方式 |
| JPH0630061B2 (ja) * | 1989-02-22 | 1994-04-20 | 株式会社ピーエフユー | Ｃｐｕタイプ判別装置 |
| US5467463A (en) * | 1992-02-27 | 1995-11-14 | Tandy Corporation | System independent timing reference for computer |
| KR19980013834A (ko) * | 1996-08-03 | 1998-05-15 | 구자홍 | 마이크로 프로세서의 프로그램 수행 시간 검출 회로 |
-
1986
- 1986-04-17 JP JP61088923A patent/JPS62245338A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62245338A (ja) | 1987-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5371693A (en) | Computer with power saving function | |
| JPH02235156A (ja) | 情報処理装置 | |
| EP0283581A2 (en) | Computer system with mode conversion of computer commands | |
| JPH0434179B2 (ja) | ||
| KR900005290A (ko) | 시스템버스의 동작속도를 변경하는 컴퓨터 시스템 | |
| EP0077835A1 (en) | Data exchanging method and device | |
| JP2963676B2 (ja) | プログラマブルコントローラ | |
| JP2565923B2 (ja) | データ転送方式 | |
| JPS62174832A (ja) | 情報処理装置 | |
| JPS61156307A (ja) | シ−ケンス制御装置 | |
| JP2536102B2 (ja) | デ―タ処理装置 | |
| JPH05224713A (ja) | プログラマブルコントローラの表示方法 | |
| JPS62221007A (ja) | 分配周期変更可能な数値制御装置 | |
| JPH047739A (ja) | 命令実行時間制御方式 | |
| JPH0365735A (ja) | 診断処理代行方式 | |
| JPH0682348B2 (ja) | 入出力制御方式 | |
| JPH0370810B2 (ja) | ||
| JPH0476644A (ja) | 情報処理装置 | |
| JPH0224703A (ja) | 数値制御装置 | |
| JPH1091431A (ja) | データ処理装置 | |
| JPH0462093B2 (ja) | ||
| JPH04233611A (ja) | タイミング制御装置 | |
| JPH01137339A (ja) | マイクロプロセッサ | |
| JPH071478B2 (ja) | マイクロプログラムの制御装置 | |
| KR970049174A (ko) | 피엘시(plc) |