JPH04336630A - アドレストレース方法およびアドレストレース装置 - Google Patents
アドレストレース方法およびアドレストレース装置Info
- Publication number
- JPH04336630A JPH04336630A JP3107762A JP10776291A JPH04336630A JP H04336630 A JPH04336630 A JP H04336630A JP 3107762 A JP3107762 A JP 3107762A JP 10776291 A JP10776291 A JP 10776291A JP H04336630 A JPH04336630 A JP H04336630A
- Authority
- JP
- Japan
- Prior art keywords
- address
- firmware
- counter
- value
- trace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 15
- 230000010365 information processing Effects 0.000 claims description 5
- 238000011156 evaluation Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はアドレストレース方法お
よびアドレストレース装置に関し、特にファームウェア
の実行アドレスをトレースするためのアドレストレース
方法およびアドレストレース装置に関する。
よびアドレストレース装置に関し、特にファームウェア
の実行アドレスをトレースするためのアドレストレース
方法およびアドレストレース装置に関する。
【０００２】
【従来の技術】従来のアドレストレース方法およびアド
レストレース装置は、ファームウェアの任意の実行アド
レス以降について、このファームウェアの実行パスを確
認あるいは調査する場合、順次ファームウェアの実行ア
ドレスを記憶回路に記憶し、複数の実行可能なパスがあ
る場合は、実行可能なパスごとに任意のアドレスでファ
ームウェアの実行を停止し調査している。
レストレース装置は、ファームウェアの任意の実行アド
レス以降について、このファームウェアの実行パスを確
認あるいは調査する場合、順次ファームウェアの実行ア
ドレスを記憶回路に記憶し、複数の実行可能なパスがあ
る場合は、実行可能なパスごとに任意のアドレスでファ
ームウェアの実行を停止し調査している。
【０００３】
【発明が解決しようとする課題】上述した従来のアドレ
ストレース方法およびアドレストレース装置は、このフ
ァームウェアの実行パスを確認あるいは調査する場合、
順次ファームウェアの実行アドレスを記憶回路に記憶し
、複数の実行可能なパスがある場合は、実行可能なパス
ごとに任意のアドレスでファームウェアの実行を停止し
調査しているので、目的のトレースデータがメモリの容
量の関係で上書きされてしまったり、実行可能なパスが
多くある場合、予めファームウェアの実行パスを予測し
、試行を繰返しながらトレースデータを採取するので、
ファームウェア実行パスの割出しに多くの工数を要し、
効率が悪いという問題点がある。
ストレース方法およびアドレストレース装置は、このフ
ァームウェアの実行パスを確認あるいは調査する場合、
順次ファームウェアの実行アドレスを記憶回路に記憶し
、複数の実行可能なパスがある場合は、実行可能なパス
ごとに任意のアドレスでファームウェアの実行を停止し
調査しているので、目的のトレースデータがメモリの容
量の関係で上書きされてしまったり、実行可能なパスが
多くある場合、予めファームウェアの実行パスを予測し
、試行を繰返しながらトレースデータを採取するので、
ファームウェア実行パスの割出しに多くの工数を要し、
効率が悪いという問題点がある。
【０００４】本発明の目的は、一連のファームウェア実
行処理の中の特定の処理だけを確実にトレースすること
、あるいは、想定される複数のファームウェア実行パス
の中から実際に実行したパスの抽出を行うことができ、
評価や障害調査を行う場合、動作の確認、問題個所の特
定に要する工数の削減と効率化とが計れるアドレストレ
ース方法およびアドレストレース装置を提供することに
ある。
行処理の中の特定の処理だけを確実にトレースすること
、あるいは、想定される複数のファームウェア実行パス
の中から実際に実行したパスの抽出を行うことができ、
評価や障害調査を行う場合、動作の確認、問題個所の特
定に要する工数の削減と効率化とが計れるアドレストレ
ース方法およびアドレストレース装置を提供することに
ある。
【０００５】
【課題を解決するための手段】本発明のアドレストレー
ス方法は、ファームウェアの制御を含む情報処理装置の
アドレストレース方法において、前記ファームウェアの
任意のトレース開始アドレス値をレジスタに格納し、ト
レースすべきトレース容量値をカウンタに格納し、前記
ファームウェアの実行アドレスをメモリアクセス制御部
でトレースして出力し、この出力する実行アドレスのア
ドレス値と前記トレース開始アドレス値とを比較回路で
比較し、前記比較回路は一致を検出すると前記カウンタ
の計数を開始させ、同時に前記カウンタはトレースデー
タを記憶するメモリに対して書込み指示信号を出力し、
前記カウンタがクロック値を計数し先に格納した前記ト
レース容量値と同じ値となると前記書込み指示信号を停
止する構成である。
ス方法は、ファームウェアの制御を含む情報処理装置の
アドレストレース方法において、前記ファームウェアの
任意のトレース開始アドレス値をレジスタに格納し、ト
レースすべきトレース容量値をカウンタに格納し、前記
ファームウェアの実行アドレスをメモリアクセス制御部
でトレースして出力し、この出力する実行アドレスのア
ドレス値と前記トレース開始アドレス値とを比較回路で
比較し、前記比較回路は一致を検出すると前記カウンタ
の計数を開始させ、同時に前記カウンタはトレースデー
タを記憶するメモリに対して書込み指示信号を出力し、
前記カウンタがクロック値を計数し先に格納した前記ト
レース容量値と同じ値となると前記書込み指示信号を停
止する構成である。
【０００６】本発明のアドレストレース装置は、ファー
ムウェアの制御を含む情報処理装置のアドレストレース
装置において、前記ファームウェアの任意のトレース開
始アドレス値を格納するレジスタと、トレースすべきト
レース容量値を格納しクロック信号を計数動作中は外部
に書込み指示信号を出力し計数完了で出力を停止するカ
ウンタと、前記ファームウェアの実行アドレスをトレー
スして出力するメモリアクセス制御部と、このメモリア
クセス制御部の出力する実行アドレスのアドレス値と前
記レジスタの格納するトレース開始アドレス値とを比較
し一致を検出すると前記カウンタの計数を開始させる比
較回路と、前記カウンタから前記書込み指示信号を受信
中前記メモリアクセス制御部の出力する前記ファームウ
ェアの実行アドレスを順次記憶するメモリとを有する構
成である。
ムウェアの制御を含む情報処理装置のアドレストレース
装置において、前記ファームウェアの任意のトレース開
始アドレス値を格納するレジスタと、トレースすべきト
レース容量値を格納しクロック信号を計数動作中は外部
に書込み指示信号を出力し計数完了で出力を停止するカ
ウンタと、前記ファームウェアの実行アドレスをトレー
スして出力するメモリアクセス制御部と、このメモリア
クセス制御部の出力する実行アドレスのアドレス値と前
記レジスタの格納するトレース開始アドレス値とを比較
し一致を検出すると前記カウンタの計数を開始させる比
較回路と、前記カウンタから前記書込み指示信号を受信
中前記メモリアクセス制御部の出力する前記ファームウ
ェアの実行アドレスを順次記憶するメモリとを有する構
成である。
【０００７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００８】図１は本発明の一実施例のブロック図であ
る。
る。
【０００９】本発明のアドレストレース装置１は、ファ
ームウェアの任意のトレース開始アドレス値を格納する
レジスタ２と、トレースすべきトレース容量値を格納し
クロック信号を計数動作中は外部に書込み指示信号１１
を出力し計数完了で出力を停止するカウンタ３と、カウ
ンタ３の出力する書込み指示信号印加を制御するドライ
バ４と、ファームウェアの実行アドレスをトレースして
出力するメモリアクセス制御部５と、メモリアクセス制
御部５の出力する実行アドレスのアドレス値とレジスタ
２の格納するトレース開始アドレス値とを比較し一致を
検出するとカウンタ３の計数を開始させる比較回路６と
、レジスタ２にはトレース開始アドレス値をカウンタ３
にはトレース容量値をそれぞれ格納すると共にドライバ
４の動作を制御する制御部７と、カウンタ３からの書込
み指示信号をドライバ４を介して受信中にメモリアクセ
ス制御部５の出力するファームウェアの実行アドレスを
順次記憶するメモリ８とを有する。
ームウェアの任意のトレース開始アドレス値を格納する
レジスタ２と、トレースすべきトレース容量値を格納し
クロック信号を計数動作中は外部に書込み指示信号１１
を出力し計数完了で出力を停止するカウンタ３と、カウ
ンタ３の出力する書込み指示信号印加を制御するドライ
バ４と、ファームウェアの実行アドレスをトレースして
出力するメモリアクセス制御部５と、メモリアクセス制
御部５の出力する実行アドレスのアドレス値とレジスタ
２の格納するトレース開始アドレス値とを比較し一致を
検出するとカウンタ３の計数を開始させる比較回路６と
、レジスタ２にはトレース開始アドレス値をカウンタ３
にはトレース容量値をそれぞれ格納すると共にドライバ
４の動作を制御する制御部７と、カウンタ３からの書込
み指示信号をドライバ４を介して受信中にメモリアクセ
ス制御部５の出力するファームウェアの実行アドレスを
順次記憶するメモリ８とを有する。
【００１０】次に動作について説明する。
【００１１】制御部７は、まず、レジスタ２にファーム
ウェアの任意のトレース開始アドレス値を格納し、カウ
ンタ３にトレースすべきトレース容量値を格納し、ドラ
イバ４にドライバイネーブル信号を与えておく。次に、
メモリアクセス制御部５が、情報処理装置内のファーム
ウェアの制御を監視し、ファームウェアの実行アドレス
をトレースして比較回路６とメモリ８とに出力する。比
較回路６は、受信する実行アドレスのアドレス値とレジ
スタ２の格納するトレース開始アドレス値とを比較し一
致を検出するとカウンタイネーブル信号を出力し、カウ
ンタ３の計数を開始させる。カウンタ３は、計数開始と
共に書込み指示信号１１を出力し、クロック信号１２に
よりカウントダウンを行う。この間、書込み指示信号１
１は、ドライバ４が駆動状態にあるのでメモリ８に到達
し、メモリ８は、メモリアクセス制御部５の出力するフ
ァームウェアの実行アドレス１３を順次書込み記憶する
。
ウェアの任意のトレース開始アドレス値を格納し、カウ
ンタ３にトレースすべきトレース容量値を格納し、ドラ
イバ４にドライバイネーブル信号を与えておく。次に、
メモリアクセス制御部５が、情報処理装置内のファーム
ウェアの制御を監視し、ファームウェアの実行アドレス
をトレースして比較回路６とメモリ８とに出力する。比
較回路６は、受信する実行アドレスのアドレス値とレジ
スタ２の格納するトレース開始アドレス値とを比較し一
致を検出するとカウンタイネーブル信号を出力し、カウ
ンタ３の計数を開始させる。カウンタ３は、計数開始と
共に書込み指示信号１１を出力し、クロック信号１２に
よりカウントダウンを行う。この間、書込み指示信号１
１は、ドライバ４が駆動状態にあるのでメモリ８に到達
し、メモリ８は、メモリアクセス制御部５の出力するフ
ァームウェアの実行アドレス１３を順次書込み記憶する
。
【００１２】次に、カウンタ３がカウントダウンの結果
、値が“０”になると、書込み指示信号１１を停止する
。これにより、メモリ８は、ファームウェアの実行アド
レス１３の書込みを中止する。
、値が“０”になると、書込み指示信号１１を停止する
。これにより、メモリ８は、ファームウェアの実行アド
レス１３の書込みを中止する。
【００１３】このようにしてファームウェア実行アドレ
スとトレース開始アドレスとトレース容量とを任意に設
定し、アドレストレースすることにより、一連のファー
ムウェア実行処理中の目的のファームウェア実行パスを
上書きされることなく、しかも、複数の実行可能なパス
の中から特にどれかのパスを予め予測することなくアド
レストレースできる。
スとトレース開始アドレスとトレース容量とを任意に設
定し、アドレストレースすることにより、一連のファー
ムウェア実行処理中の目的のファームウェア実行パスを
上書きされることなく、しかも、複数の実行可能なパス
の中から特にどれかのパスを予め予測することなくアド
レストレースできる。
【００１４】
【発明の効果】以上説明したように、本発明は、ファー
ムウェアの任意のトレース開始アドレス値をレジスタに
格納し、トレースすべきトレース容量値をカウンタに格
納し、ファームウェアの実行アドレスをメモリアクセス
制御部でトレースして出力し、この出力する実行アドレ
スのアドレス値とトレース開始アドレス値とを比較回路
で比較し、比較回路は一致を検出するとカウンタの計数
を開始させ、同時にカウンタはトレースデータを記憶す
るメモリに対して書込み指示信号を出力し、カウンタが
クロック値を計数し先に格納したトレース容量値と同じ
値となると書込み指示信号を停止することにより、一連
のファームウェア実行処理の中の特定の処理だけを確実
にトレースすることや、逆に、想定される複数のファー
ムウェア実行パスの中から実際に実行したパスの抽出が
、試行やパスを予測せずに行うことができるので、評価
や障害調査を行う場合、動作の確認、問題個所の特定に
要する工数の削減と効率化とが計れるという効果が有る
。
ムウェアの任意のトレース開始アドレス値をレジスタに
格納し、トレースすべきトレース容量値をカウンタに格
納し、ファームウェアの実行アドレスをメモリアクセス
制御部でトレースして出力し、この出力する実行アドレ
スのアドレス値とトレース開始アドレス値とを比較回路
で比較し、比較回路は一致を検出するとカウンタの計数
を開始させ、同時にカウンタはトレースデータを記憶す
るメモリに対して書込み指示信号を出力し、カウンタが
クロック値を計数し先に格納したトレース容量値と同じ
値となると書込み指示信号を停止することにより、一連
のファームウェア実行処理の中の特定の処理だけを確実
にトレースすることや、逆に、想定される複数のファー
ムウェア実行パスの中から実際に実行したパスの抽出が
、試行やパスを予測せずに行うことができるので、評価
や障害調査を行う場合、動作の確認、問題個所の特定に
要する工数の削減と効率化とが計れるという効果が有る
。
【図１】本発明の一実施例のブロック図である。
１ アドレストレース装置
２ レジスタ
３ カウンタ
４ ドライバ
５ メモリアクセス制御部
６ 比較回路
７ 制御部
８ メモリ
１１ 書込み指示信号
１２ クロック信号
Claims (2)
- 【請求項１】 ファームウェアの制御を含む情報処理
装置のアドレストレース方法において、前記ファームウ
ェアの任意のトレース開始アドレス値をレジスタに格納
し、トレースすべきトレース容量値をカウンタに格納し
、前記ファームウェアの実行アドレスをメモリアクセス
制御部でトレースして出力し、この出力する実行アドレ
スのアドレス値と前記トレース開始アドレス値とを比較
回路で比較し、前記比較回路は一致を検出すると前記カ
ウンタの計数を開始させ、同時に前記カウンタはトレー
スデータを記憶するメモリに対して書込み指示信号を出
力し、前記カウンタがクロック値を計数し先に格納した
前記トレース容量値と同じ値となると前記書込み指示信
号を停止することを特徴とするアドレストレース方法。 - 【請求項２】 ファームウェアの制御を含む情報処理
装置のアドレストレース装置において、前記ファームウ
ェアの任意のトレース開始アドレス値を格納するレジス
タと、トレースすべきトレース容量値を格納しクロック
信号を計数動作中は外部に書込み指示信号を出力し計数
完了で出力を停止するカウンタと、前記ファームウェア
の実行アドレスをトレースして出力するメモリアクセス
制御部と、このメモリアクセス制御部の出力する実行ア
ドレスのアドレス値と前記レジスタの格納するトレース
開始アドレス値とを比較し一致を検出すると前記カウン
タの計数を開始させる比較回路と、前記カウンタから前
記書込み指示信号を受信中前記メモリアクセス制御部の
出力する前記ファームウェアの実行アドレスを順次記憶
するメモリとを有することを特徴とするアドレストレー
ス装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3107762A JPH04336630A (ja) | 1991-05-14 | 1991-05-14 | アドレストレース方法およびアドレストレース装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3107762A JPH04336630A (ja) | 1991-05-14 | 1991-05-14 | アドレストレース方法およびアドレストレース装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04336630A true JPH04336630A (ja) | 1992-11-24 |
Family
ID=14467353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3107762A Pending JPH04336630A (ja) | 1991-05-14 | 1991-05-14 | アドレストレース方法およびアドレストレース装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04336630A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0916439A (ja) * | 1995-06-27 | 1997-01-17 | Saitama Nippon Denki Kk | 特定データトレース装置 |
-
1991
- 1991-05-14 JP JP3107762A patent/JPH04336630A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0916439A (ja) * | 1995-06-27 | 1997-01-17 | Saitama Nippon Denki Kk | 特定データトレース装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5226153A (en) | Bus monitor with time stamp means for independently capturing and correlating events | |
| US5210862A (en) | Bus monitor with selective capture of independently occuring events from multiple sources | |
| US5206948A (en) | Bus monitor with means for selectively capturing trigger conditions | |
| US20080016415A1 (en) | Evaluation system and method | |
| JP3358759B2 (ja) | プログラマブルコントローラのデータトレース方法 | |
| US5142673A (en) | Bus monitor with dual port memory for storing selectable trigger patterns | |
| JPH04336630A (ja) | アドレストレース方法およびアドレストレース装置 | |
| JPS60159951A (ja) | 情報処理装置におけるトレ−ス方式 | |
| JP2789900B2 (ja) | 状態履歴記憶装置 | |
| JPS5939783B2 (ja) | 論理状態追跡装置 | |
| JPS5840772B2 (ja) | デ−タ比較一致表示方式 | |
| US20230314513A1 (en) | In-circuit emulator device | |
| EP0434081B1 (en) | Monitor apparatus for selectively detecting signal conditions at points in an operating system | |
| JPH0581087A (ja) | プロセサのモニタ方式 | |
| JPS6142186Y2 (ja) | ||
| JPH11119992A (ja) | ファームウェアのトレース制御装置 | |
| JPH04105140A (ja) | スイッチ操作履歴の収集方式 | |
| JP2990099B2 (ja) | トレースバッファ制御方式 | |
| JPS61131051A (ja) | トレ−スデ−タ記憶方式 | |
| JPH05324396A (ja) | プログラム走行履歴記録方式 | |
| JP2001175510A (ja) | トレースデータ圧縮方法およびトレースデータ圧縮方式 | |
| JPS626341A (ja) | 情報処理装置 | |
| JPS63204444A (ja) | デ−タ処理システム | |
| JPS605355A (ja) | プログラムル−ト記録装置 | |
| JPH02310737A (ja) | トレーサ制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981020 |