JPH0916439A - 特定データトレース装置 - Google Patents
特定データトレース装置Info
- Publication number
- JPH0916439A JPH0916439A JP7160473A JP16047395A JPH0916439A JP H0916439 A JPH0916439 A JP H0916439A JP 7160473 A JP7160473 A JP 7160473A JP 16047395 A JP16047395 A JP 16047395A JP H0916439 A JPH0916439 A JP H0916439A
- Authority
- JP
- Japan
- Prior art keywords
- address
- bus
- unit
- tag
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】特定データがＣＰＵ，メモリおよび入出力部の
間を異なるアドレス情報で転送されても、アドレス条件
を設定せずに自動的にトレース可能とする。 【構成】コンピュータ装置９００とアナライザ部２００
とがバス１１５とタグバス１１１により接続され、アナ
ライザ部２００はバス１１５を監視し、あらかじめ設定
した条件になるとバス１１５の状態をトレース用メモリ
に蓄積するとともにタグ制御部２１０からタグコードを
タグバス１１１に送出し、ＣＰＵ部１００はこのタグコ
ードをデータとともに転送する。以降、アナライザ部２
００はタグバス１１１を監視し、タグコードを検出する
とトレース用メモリにバス１１５の状態を蓄積する。こ
れにより、特定データをトレースするとき、特定データ
が最初に転送される時の条件のみをトリガ条件として設
定しておけば、それ以降は自動的に特定データのトレー
スが行われる。
間を異なるアドレス情報で転送されても、アドレス条件
を設定せずに自動的にトレース可能とする。 【構成】コンピュータ装置９００とアナライザ部２００
とがバス１１５とタグバス１１１により接続され、アナ
ライザ部２００はバス１１５を監視し、あらかじめ設定
した条件になるとバス１１５の状態をトレース用メモリ
に蓄積するとともにタグ制御部２１０からタグコードを
タグバス１１１に送出し、ＣＰＵ部１００はこのタグコ
ードをデータとともに転送する。以降、アナライザ部２
００はタグバス１１１を監視し、タグコードを検出する
とトレース用メモリにバス１１５の状態を蓄積する。こ
れにより、特定データをトレースするとき、特定データ
が最初に転送される時の条件のみをトリガ条件として設
定しておけば、それ以降は自動的に特定データのトレー
スが行われる。
Description
【０００１】
【産業上の利用分野】本発明は特定データトレース装置
に関し、特にコンピュータ装置内部のバスを監視して特
定データを追跡する特定データトレース装置に関する。
に関し、特にコンピュータ装置内部のバスを監視して特
定データを追跡する特定データトレース装置に関する。
【０００２】
【従来の技術】従来の技術の一例として、特開昭６２−
２３３２号公報に所載の「データ収集方式」を挙げるこ
とができる。
２３３２号公報に所載の「データ収集方式」を挙げるこ
とができる。
【０００３】図９は従来のデータ収集方式の一例を示す
ブロック図で、上記公報に記載されたものと同等であ
る。
ブロック図で、上記公報に記載されたものと同等であ
る。
【０００４】図９を参照すると、この従来例は、ＣＰＵ
６０１，ＲＡＭ６０２およびＲＯＭ６０３を含む被デー
タ収集装置６００と、トリガアドレスエリア設定部７０
１および比較部７０２を含むトリガアドレスエリア設定
比較部７００と、ロジックアナライザ８００とから構成
されている。
６０１，ＲＡＭ６０２およびＲＯＭ６０３を含む被デー
タ収集装置６００と、トリガアドレスエリア設定部７０
１および比較部７０２を含むトリガアドレスエリア設定
比較部７００と、ロジックアナライザ８００とから構成
されている。
【０００５】そして、ＣＰＵ６０１，ＲＡＭ６０２，Ｒ
ＯＭ６０３，ロジックアナライザ８００および比較部７
０２はアドレス線６０４によって接続され、このアドレ
ス線６０４からのアドレス情報はトリガアドレスエリア
設定部７０１からのアドレス値と比較部７０２によって
比較される。
ＯＭ６０３，ロジックアナライザ８００および比較部７
０２はアドレス線６０４によって接続され、このアドレ
ス線６０４からのアドレス情報はトリガアドレスエリア
設定部７０１からのアドレス値と比較部７０２によって
比較される。
【０００６】ＣＰＵ６０１はＭＩサイクル線６０５によ
って比較部７０２の比較結果をサンプリングし、アドレ
スエリア内と判断されたときには比較部７０２から外部
クロック線７０３にパルスが出力される。
って比較部７０２の比較結果をサンプリングし、アドレ
スエリア内と判断されたときには比較部７０２から外部
クロック線７０３にパルスが出力される。
【０００７】ロジックアナライザ８００はこのパルスに
よってアドレス線６０４上のアドレス情報を蓄積する。
よってアドレス線６０４上のアドレス情報を蓄積する。
【０００８】この構成をとる従来例は、トレースしたい
データのみを収集し、ＣＰＵ実効アドレスが設定エリア
内であるときにのみロジックアナライザへ外部クロック
を供給するので、ロジックアナライザ内のメモリエリア
を有効に利用することができるとしている。
データのみを収集し、ＣＰＵ実効アドレスが設定エリア
内であるときにのみロジックアナライザへ外部クロック
を供給するので、ロジックアナライザ内のメモリエリア
を有効に利用することができるとしている。
【０００９】
【発明が解決しようとする課題】この従来のデータ収集
方式では、データのトレースを実行する前にあらかじめ
トリガポイントとなるアドレス値またはアドレスエリア
を設定しておく必要があり、特定のデータを追跡すると
きは、特定データのリード・ライト転送などの都度すべ
てのアドレスを調べておく必要があるので、その設定が
煩雑であるばかりでなく、設定ミスが発生する危険性が
あるという問題点があった。
方式では、データのトレースを実行する前にあらかじめ
トリガポイントとなるアドレス値またはアドレスエリア
を設定しておく必要があり、特定のデータを追跡すると
きは、特定データのリード・ライト転送などの都度すべ
てのアドレスを調べておく必要があるので、その設定が
煩雑であるばかりでなく、設定ミスが発生する危険性が
あるという問題点があった。
【００１０】本発明の目的は、コンピュータ装置の内部
のバスにアナライザ部を接続し、コンピュータ装置内部
ではタグコードをデータとともに転送することにより、
特定データがＣＰＵ，メモリおよび入出力部の間を異な
るアドレス情報で転送されても、アドレス条件を設定せ
ずに自動的にトレースすることができる特定データトレ
ース装置を提供することにある。
のバスにアナライザ部を接続し、コンピュータ装置内部
ではタグコードをデータとともに転送することにより、
特定データがＣＰＵ，メモリおよび入出力部の間を異な
るアドレス情報で転送されても、アドレス条件を設定せ
ずに自動的にトレースすることができる特定データトレ
ース装置を提供することにある。
【００１１】
【課題を解決するための手段】本発明によれば、ＣＰＵ
と、メモリと、入出力部とを備えるコンピュータ装置の
内部のバス上の特定データをトレースする特定データト
レース装置において、前記バスに接続され且つ前記コン
ピュータ装置の内部でタグコードを前記特定データとと
もに転送するアナライザ部を備え、このアナライザ部は
前記特定データを発見するための条件を設定した後前記
タグコードにより前記特定データを検出することを特徴
とする特定データトレース装置が得られる。
と、メモリと、入出力部とを備えるコンピュータ装置の
内部のバス上の特定データをトレースする特定データト
レース装置において、前記バスに接続され且つ前記コン
ピュータ装置の内部でタグコードを前記特定データとと
もに転送するアナライザ部を備え、このアナライザ部は
前記特定データを発見するための条件を設定した後前記
タグコードにより前記特定データを検出することを特徴
とする特定データトレース装置が得られる。
【００１２】また、前記アナライザ部は前記バス上のア
ドレス，データおよび制御信号を監視してあらかじめ設
定された前記条件との一致を検出するバス監視部と、前
記条件が一致したときに前記バス上の前記アドレス，デ
ータおよび制御信号を取り込んで記憶するトレース用メ
モリ部と、前記条件が一致したときに前記バス上の前記
データに付加されている前記タグコードを送出するタグ
送出部と、前記タグコードを検出するタグ検出部と、前
記タグコードが検出されたときに前記バス上のアドレス
値を記憶するアドレスラッチ部と、このアドレスラッチ
部に記憶された前記アドレス値と前記バス上の前記アド
レス値とを比較するアドレス比較部とを備えることを特
徴とする特定データトレース装置が得られる。
ドレス，データおよび制御信号を監視してあらかじめ設
定された前記条件との一致を検出するバス監視部と、前
記条件が一致したときに前記バス上の前記アドレス，デ
ータおよび制御信号を取り込んで記憶するトレース用メ
モリ部と、前記条件が一致したときに前記バス上の前記
データに付加されている前記タグコードを送出するタグ
送出部と、前記タグコードを検出するタグ検出部と、前
記タグコードが検出されたときに前記バス上のアドレス
値を記憶するアドレスラッチ部と、このアドレスラッチ
部に記憶された前記アドレス値と前記バス上の前記アド
レス値とを比較するアドレス比較部とを備えることを特
徴とする特定データトレース装置が得られる。
【００１３】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１４】図１は本発明の特定データトレース装置の
一実施例を示すブロック図である。図１を参照すると、
本実施例はＣＰＵ部１００，入出力部３００，データメ
モリ部４００およびインストラクションメモリ部５００
がバス１１５によって相互に接続されたコンピュータ装
置９００と、コンピュータ装置９００を監視およびトレ
ースするアナライザ部２００とで構成され、アナライザ
部２００とコンピュータ装置９００はバス１１５および
タグバス１１１によって接続されている。
一実施例を示すブロック図である。図１を参照すると、
本実施例はＣＰＵ部１００，入出力部３００，データメ
モリ部４００およびインストラクションメモリ部５００
がバス１１５によって相互に接続されたコンピュータ装
置９００と、コンピュータ装置９００を監視およびトレ
ースするアナライザ部２００とで構成され、アナライザ
部２００とコンピュータ装置９００はバス１１５および
タグバス１１１によって接続されている。
【００１５】アナライザ部２００はタグ制御部２１０
と、アナライザ制御部２７０と、アナライザ操作部２９
８と、バス監視部２９９とを備えている。
と、アナライザ制御部２７０と、アナライザ操作部２９
８と、バス監視部２９９とを備えている。
【００１６】そして、バス監視部２９９によってコンピ
ュータ装置９００のバス１１５を監視するとともに、バ
ス１１５上の情報を取り込んでトレースする。
ュータ装置９００のバス１１５を監視するとともに、バ
ス１１５上の情報を取り込んでトレースする。
【００１７】タグ制御部２１０はバス監視部２９９によ
ってトリガがかかったときにタグコードを生成し、タグ
バス１１１を通してＣＰＵ部１００にタグコードをデー
タの一部として送り込むとともに、ＣＰＵ部１００から
出力されたタグコードを監視してバス監視部２９９のト
レースのトリガとしても使用する。
ってトリガがかかったときにタグコードを生成し、タグ
バス１１１を通してＣＰＵ部１００にタグコードをデー
タの一部として送り込むとともに、ＣＰＵ部１００から
出力されたタグコードを監視してバス監視部２９９のト
レースのトリガとしても使用する。
【００１８】アナライザ操作部２９８はバス監視部２９
９にトリガ条件を設定するとともに、トレース結果を表
示する。
９にトリガ条件を設定するとともに、トレース結果を表
示する。
【００１９】アナライザ制御部２７０はアナライザ部２
００の全体を制御するもので、アナライザ操作部２９
８，バス監視部２９９およびタグ制御部２１０の相互間
のデータ転送とその制御を行う。
００の全体を制御するもので、アナライザ操作部２９
８，バス監視部２９９およびタグ制御部２１０の相互間
のデータ転送とその制御を行う。
【００２０】コンピュータ装置９００は主にデータ通信
を行う装置であって、入出力部３００が通信回線９０１
を通して外部との通信を行う。
を行う装置であって、入出力部３００が通信回線９０１
を通して外部との通信を行う。
【００２１】複数の入出力部３００（図では１個のみを
示している）がバス１１５に接続されている。そして、
通信回線９０１を通して入出力部３００によって受信さ
れたデータはバス１１５を通してＣＰＵ部１００に取り
込まれ、データメモリ部４００との間でデータリード・
ライトを行いながら処理され、その処理結果は入出力部
３００から通信回線９０１へ送信される。
示している）がバス１１５に接続されている。そして、
通信回線９０１を通して入出力部３００によって受信さ
れたデータはバス１１５を通してＣＰＵ部１００に取り
込まれ、データメモリ部４００との間でデータリード・
ライトを行いながら処理され、その処理結果は入出力部
３００から通信回線９０１へ送信される。
【００２２】インストラクションメモリ部５００はＣＰ
Ｕ部１００の命令を記憶しているもので、ＣＰＵ部１０
０はこの命令を読み出して実行する。
Ｕ部１００の命令を記憶しているもので、ＣＰＵ部１０
０はこの命令を読み出して実行する。
【００２３】図２は図１におけるアナライザ部の内部ブ
ロック図で、バス監視部およびタグ制御部の詳細を示し
ている。
ロック図で、バス監視部およびタグ制御部の詳細を示し
ている。
【００２４】コンピュータ装置９００内のバス１１５は
アドレスバス２８５，データバス２８６および制御信号
バス２８７から構成されている。
アドレスバス２８５，データバス２８６および制御信号
バス２８７から構成されている。
【００２５】そして、アドレスバス２８５はアドレス比
較部２２０，アドレスラッチ部２３０，アドレス比較部
２４０およびトレース用メモリ部２６０に接続され、デ
ータバス２８６はトレース用メモリ部２６０に接続さ
れ、制御信号バス２８７によりアドレスストローブ信号
およびデータストローブ信号がアナライザ制御部２７０
に入力される。タグバス１１１は双方向信号としてタグ
制御部２１０から入出力される。
較部２２０，アドレスラッチ部２３０，アドレス比較部
２４０およびトレース用メモリ部２６０に接続され、デ
ータバス２８６はトレース用メモリ部２６０に接続さ
れ、制御信号バス２８７によりアドレスストローブ信号
およびデータストローブ信号がアナライザ制御部２７０
に入力される。タグバス１１１は双方向信号としてタグ
制御部２１０から入出力される。
【００２６】アドレス比較部２４０はアナライザ制御部
２７０からのアドレス設定信号２８８によってアドレス
設定部２５０に設定されたアドレス値２８９とアドレス
バス２８５上のアドレス値とを比較し、一致したときは
アドレス一致信号２８３をアナライザ制御部２７０に通
報するとともにタグ制御部２１０にも通報する。
２７０からのアドレス設定信号２８８によってアドレス
設定部２５０に設定されたアドレス値２８９とアドレス
バス２８５上のアドレス値とを比較し、一致したときは
アドレス一致信号２８３をアナライザ制御部２７０に通
報するとともにタグ制御部２１０にも通報する。
【００２７】タグ制御部２１０はタグコード１０４を生
成してタグバス１１１に出力する。また、タグ制御部２
１０はタグバス１１１を監視して有効なタグコード１０
４を検出すると、タグコード検出信号２８２をアナライ
ザ制御部２７０に通報するとともにアドレスラッチ部２
３０にパルスを送り、そのときのアドレスバス２８５上
のアドレス情報をアドレスラッチ部２３０に記憶する。
成してタグバス１１１に出力する。また、タグ制御部２
１０はタグバス１１１を監視して有効なタグコード１０
４を検出すると、タグコード検出信号２８２をアナライ
ザ制御部２７０に通報するとともにアドレスラッチ部２
３０にパルスを送り、そのときのアドレスバス２８５上
のアドレス情報をアドレスラッチ部２３０に記憶する。
【００２８】アドレスラッチ部２３０に記憶されたアド
レス情報とアドレスバス２８５上のアドレス情報とをア
ドレス比較部２２０において比較し、一致したときはア
ドレス一致信号２８４をアナライザ制御部２７０に通報
する。
レス情報とアドレスバス２８５上のアドレス情報とをア
ドレス比較部２２０において比較し、一致したときはア
ドレス一致信号２８４をアナライザ制御部２７０に通報
する。
【００２９】アナライザ制御部２７０はアドレス比較部
２４０でのアドレス一致信号２８３，タグ制御部２１０
で有効なタグコードを検出したことを示すタグコード検
出信号２８２およびアドレス比較部２２０でのアドレス
一致信号２８４のいずれかを受けると、トレース用メモ
リ部２６０にライト信号２９１を送り、そのときのアド
レスバス２８５上のアドレス情報とデータバス２８６上
のデータとをトレース用メモリ部２６０に記憶する。
２４０でのアドレス一致信号２８３，タグ制御部２１０
で有効なタグコードを検出したことを示すタグコード検
出信号２８２およびアドレス比較部２２０でのアドレス
一致信号２８４のいずれかを受けると、トレース用メモ
リ部２６０にライト信号２９１を送り、そのときのアド
レスバス２８５上のアドレス情報とデータバス２８６上
のデータとをトレース用メモリ部２６０に記憶する。
【００３０】これらのアドレス情報およびデータを記憶
した直後にトレース用メモリ部２６０のアドレス情報２
９２をアナライザ制御部２７０によって更新する。
した直後にトレース用メモリ部２６０のアドレス情報２
９２をアナライザ制御部２７０によって更新する。
【００３１】なお、アナライザ制御部２７０はトレース
用メモリ部２６０の出力データ２９０の読出し制御も行
う。
用メモリ部２６０の出力データ２９０の読出し制御も行
う。
【００３２】次に、図３は図２におけるタグ制御部内の
タグコード送出部，アドレス比較部およびアドレス設定
部の詳細を示すブロック図である。
タグコード送出部，アドレス比較部およびアドレス設定
部の詳細を示すブロック図である。
【００３３】図２に示したタグ制御部２１０内部のタグ
コード送出部は図３に示すようにエンコーダ２１２とバ
ッファ２１３とから構成されている。
コード送出部は図３に示すようにエンコーダ２１２とバ
ッファ２１３とから構成されている。
【００３４】また、アドレス設定部２５０は３個の異な
るアドレス設定を行うためにアドレス設定２５１，アド
レス設定２５２およびアドレス設定２５３から構成さ
れ、それぞれアナライザ制御部２７０からのアドレス設
定信号２８８によりアドレス設定が行われる。
るアドレス設定を行うためにアドレス設定２５１，アド
レス設定２５２およびアドレス設定２５３から構成さ
れ、それぞれアナライザ制御部２７０からのアドレス設
定信号２８８によりアドレス設定が行われる。
【００３５】さらに、アドレス比較部２４０はアドレス
比較２４１，アドレス比較２４２およびアドレス比較２
４３から構成され、アドレスバス２８５上のアドレス値
とアドレス設定２５１，アドレス設定２５２およびアド
レス設定２５３で設定されたアドレス値２８９とをそれ
ぞれ比較する。
比較２４１，アドレス比較２４２およびアドレス比較２
４３から構成され、アドレスバス２８５上のアドレス値
とアドレス設定２５１，アドレス設定２５２およびアド
レス設定２５３で設定されたアドレス値２８９とをそれ
ぞれ比較する。
【００３６】アドレス比較２４１，アドレス比較２４２
およびアドレス比較２４３からのアドレス一致信号２８
３はそれぞれエンコーダ２１２の入力１，２および３に
入力されてエンコードされる。
およびアドレス比較２４３からのアドレス一致信号２８
３はそれぞれエンコーダ２１２の入力１，２および３に
入力されてエンコードされる。
【００３７】アドレス比較２４１でアドレス一致信号２
８３が出力されたときはエンコーダ２１２の出力は“０
１”、またアドレス比較２４２でアドレス一致信号２８
３が出力されたときはエンコーダ２１２の出力は“１
０”、さらにアドレス比較２４３でアドレス一致信号２
８３が出力されたときはエンコーダ２１２の出力は“１
１”となり、３個のアドレス比較２４１，２４２および
２４３のいずれからもアドレス一致信号が出力されない
ときはエンコーダ２１２の出力は“００”となる。
８３が出力されたときはエンコーダ２１２の出力は“０
１”、またアドレス比較２４２でアドレス一致信号２８
３が出力されたときはエンコーダ２１２の出力は“１
０”、さらにアドレス比較２４３でアドレス一致信号２
８３が出力されたときはエンコーダ２１２の出力は“１
１”となり、３個のアドレス比較２４１，２４２および
２４３のいずれからもアドレス一致信号が出力されない
ときはエンコーダ２１２の出力は“００”となる。
【００３８】リード・ライト信号２８１がリードサイク
ルの時にエンコーダ２１２の出力はバッファ２１３を通
してタグバス１１１に出力される。なお、タグバス１１
１のタグコードは２ビット構成とし、タグコードが“０
０”であれば、これは無効なタグコードと定義してい
る。
ルの時にエンコーダ２１２の出力はバッファ２１３を通
してタグバス１１１に出力される。なお、タグバス１１
１のタグコードは２ビット構成とし、タグコードが“０
０”であれば、これは無効なタグコードと定義してい
る。
【００３９】次に、図４は図２におけるタグ制御部内の
タグコード検出部，アドレスラッチ部およびアドレス比
較部の詳細を示すブロック図である。
タグコード検出部，アドレスラッチ部およびアドレス比
較部の詳細を示すブロック図である。
【００４０】図２に示したタグ制御部２１０内部のタグ
コード送出部は図４に示すようにデコーダ２１１から構
成されている。
コード送出部は図４に示すようにデコーダ２１１から構
成されている。
【００４１】また、アドレスラッチ部２３０は３通りの
アドレスをラッチするためにアドレスラッチ２３１，ア
ドレスラッチ２３２およびアドレスラッチ２３３から構
成されている。
アドレスをラッチするためにアドレスラッチ２３１，ア
ドレスラッチ２３２およびアドレスラッチ２３３から構
成されている。
【００４２】さらに、アドレス比較部２２０はアドレス
比較２２１，アドレス比較２２２およびアドレス比較２
２３から構成され、アドレスバス２８５上のアドレス情
報とアドレスラッチ２３１，アドレスラッチ２３２およ
びアドレスラッチ２３３のアドレス情報とがそれぞれ比
較される。
比較２２１，アドレス比較２２２およびアドレス比較２
２３から構成され、アドレスバス２８５上のアドレス情
報とアドレスラッチ２３１，アドレスラッチ２３２およ
びアドレスラッチ２３３のアドレス情報とがそれぞれ比
較される。
【００４３】そして、アドレス比較２２１，アドレス比
較２２２およびアドレス比較２２３のアドレス一致信号
２８４はアナライザ制御部２７０に通報される。
較２２２およびアドレス比較２２３のアドレス一致信号
２８４はアナライザ制御部２７０に通報される。
【００４４】デコーダ２１１はタグバス１１１を監視
し、データストローブ信号のタイミングでタグコードを
解析し、タグコードが“０１”のときはアドレスラッチ
２３１に、またタグコードが“１０”のときはアドレス
ラッチ２３２に、さらにタグコードが“１１”のときは
アドレスラッチ２３３にタグコード検出信号２８２を送
り、そのときのアドレスバス２８５上のアドレス値を記
憶する。
し、データストローブ信号のタイミングでタグコードを
解析し、タグコードが“０１”のときはアドレスラッチ
２３１に、またタグコードが“１０”のときはアドレス
ラッチ２３２に、さらにタグコードが“１１”のときは
アドレスラッチ２３３にタグコード検出信号２８２を送
り、そのときのアドレスバス２８５上のアドレス値を記
憶する。
【００４５】記憶されたアドレス値は図２に示すアドレ
ス比較部２２０でアドレスバス２８５の以降の監視に利
用される。
ス比較部２２０でアドレスバス２８５の以降の監視に利
用される。
【００４６】次に、図５は図１におけるＣＰＵ部の内部
ブロック図、図６は図５における内部バス上のデータ構
造の一例を示す図である。
ブロック図、図６は図５における内部バス上のデータ構
造の一例を示す図である。
【００４７】バス１１５は前述したようにアドレスバス
２８５，データバス２８６および制御信号バス２８７か
ら構成されている。
２８５，データバス２８６および制御信号バス２８７か
ら構成されている。
【００４８】そして、タグバス１１１とデータバス２８
６とは双方向バッファ１０１を通してＣＰＵ部の内部バ
ス１１０に接続されている。
６とは双方向バッファ１０１を通してＣＰＵ部の内部バ
ス１１０に接続されている。
【００４９】内部バス１１０は制御レジスタ１０５，汎
用レジスタ１０６，テンポラリレジスタ１０７Ａ，テン
ポラリレジスタ１０７Ｂ，ＡＬＵ１０８およびインスト
ラクション解析・実行部１０９に接続されて相互間のデ
ータ転送を行う。
用レジスタ１０６，テンポラリレジスタ１０７Ａ，テン
ポラリレジスタ１０７Ｂ，ＡＬＵ１０８およびインスト
ラクション解析・実行部１０９に接続されて相互間のデ
ータ転送を行う。
【００５０】タグコードは内部バス１１０上ではデータ
バス２８６に出力するデータとともに転送される。
バス２８６に出力するデータとともに転送される。
【００５１】制御レジスタ１０５はバッファ１０２を通
してアドレスバス２８５にアドレス情報を出力し、バス
制御部１１４はバッファ１０３を通して制御信号バス２
８７との間で制御信号の転送を行う。
してアドレスバス２８５にアドレス情報を出力し、バス
制御部１１４はバッファ１０３を通して制御信号バス２
８７との間で制御信号の転送を行う。
【００５２】内部バス１１０上のデータ構造は、図６に
示すようにデータ部（Ｄ0 ，…，Ｄ15）の１６ビット
と、タグ部（Ｔ0 ，Ｔ1 ）の２ビットとから構成され、
合計１８ビットがＣＰＵ部の内部を転送される。ただ
し、タグ部は演算を実行するときには除外されて処理す
るものとする。
示すようにデータ部（Ｄ0 ，…，Ｄ15）の１６ビット
と、タグ部（Ｔ0 ，Ｔ1 ）の２ビットとから構成され、
合計１８ビットがＣＰＵ部の内部を転送される。ただ
し、タグ部は演算を実行するときには除外されて処理す
るものとする。
【００５３】次に、図７は図１におけるバスとタグバス
上の信号およびデータの転送タイミング例を示し、
（ａ），（ｂ）はそれぞれライトサイクル，リードサイ
クルにおけるタイミングチャートである。
上の信号およびデータの転送タイミング例を示し、
（ａ），（ｂ）はそれぞれライトサイクル，リードサイ
クルにおけるタイミングチャートである。
【００５４】図７を参照すると、アドレスストローブお
よびデータストローブはそれぞれアドレスバス２８５上
のアドレス情報およびデータバス２８６上のデータが確
定していることを示している。また、Ｒ／Ｗはデータ転
送の方向を示し、“０”はライトを示し、“１”はリー
ドを示している。
よびデータストローブはそれぞれアドレスバス２８５上
のアドレス情報およびデータバス２８６上のデータが確
定していることを示している。また、Ｒ／Ｗはデータ転
送の方向を示し、“０”はライトを示し、“１”はリー
ドを示している。
【００５５】なお、タグバス上のタグコードはデータと
一緒に転送するものであるため、転送のタイミングはデ
ータと同一となっている。
一緒に転送するものであるため、転送のタイミングはデ
ータと同一となっている。
【００５６】次に、図１，図２および図８を併用して本
実施例の動作について説明する。
実施例の動作について説明する。
【００５７】図８は図１に示した実施例における特定デ
ータトレース動作を説明するための図である。
ータトレース動作を説明するための図である。
【００５８】アナライザ部２００には、ＣＰＵ部１００
があらかじめ入出力部３００で受信された通信データを
取り込むアドレスを設定しておく。
があらかじめ入出力部３００で受信された通信データを
取り込むアドレスを設定しておく。
【００５９】入出力部３００が通信データを受信し、Ｃ
ＰＵ部１００にデータ転送が行われると、アナライザ部
２００においてトリガがかかり、その時のバス１１５上
のデータをトレースデータとして取り込むとともに、タ
グコード１０４を生成してタグバス１１１に送出する。
ＰＵ部１００にデータ転送が行われると、アナライザ部
２００においてトリガがかかり、その時のバス１１５上
のデータをトレースデータとして取り込むとともに、タ
グコード１０４を生成してタグバス１１１に送出する。
【００６０】ＣＰＵ部１００はデータバス２８６上の入
出力部３００からのデータとタグコード１０４とを取り
込み、タグを持ち回りして内部処理を行う。
出力部３００からのデータとタグコード１０４とを取り
込み、タグを持ち回りして内部処理を行う。
【００６１】内部処理されたデータをバス１１５を通し
てデータメモリ部４００に書き込む（ライト）時には、
アナライザ部２００はタグバス１１１上に出力されたタ
グコード１０４を検出し、トレースデータとして取り込
むとともに、その時のアドレスバス２８５上のアドレス
情報を記憶する。
てデータメモリ部４００に書き込む（ライト）時には、
アナライザ部２００はタグバス１１１上に出力されたタ
グコード１０４を検出し、トレースデータとして取り込
むとともに、その時のアドレスバス２８５上のアドレス
情報を記憶する。
【００６２】また、データメモリ部４００からデータを
データバス２８６に読み出す（リード）時には、アナラ
イザ部２００はデータライト時のアドレス情報を記憶し
ているので、アナライザ部２００内のアドレス比較部２
２０でアドレス値の一致をとってトレースデータとして
取り込むとともに、生成したタグコード１０４を付加し
てタグバス１１１に送出する。
データバス２８６に読み出す（リード）時には、アナラ
イザ部２００はデータライト時のアドレス情報を記憶し
ているので、アナライザ部２００内のアドレス比較部２
２０でアドレス値の一致をとってトレースデータとして
取り込むとともに、生成したタグコード１０４を付加し
てタグバス１１１に送出する。
【００６３】ＣＰＵ部１００はデータバス２８６上のデ
ータメモリ部４００からのデータとタグコード１０４と
を取り込み、タグを持ち回りして内部処理を行う。
ータメモリ部４００からのデータとタグコード１０４と
を取り込み、タグを持ち回りして内部処理を行う。
【００６４】内部処理されたデータをバス１１５を通し
て入出力部３００に書き込む（ライト）時には、アナラ
イザ部２００はタグバス１１１上に出力されたタグコー
ド１０４を検出し、トレースデータとして取り込むこと
ができる。
て入出力部３００に書き込む（ライト）時には、アナラ
イザ部２００はタグバス１１１上に出力されたタグコー
ド１０４を検出し、トレースデータとして取り込むこと
ができる。
【００６５】なお、本実施例ではアドレス比較部２４０
はアドレスバス２８５上のアドレス値があらかじめ設定
されたアドレス値と一致したことを検出しているが、全
ビットの照合の他に、特定ビットの照合，アドレス値の
範囲の照合，アドレス以外のＲ／Ｗの条件設定，データ
バス２８６上のデータの条件設定，入出力部３００から
発生する受信データの受信タイミングを示すパルスおよ
びこれらの条件の組合わせを用いることにより、より広
範囲のトリガ条件を得ることができる。
はアドレスバス２８５上のアドレス値があらかじめ設定
されたアドレス値と一致したことを検出しているが、全
ビットの照合の他に、特定ビットの照合，アドレス値の
範囲の照合，アドレス以外のＲ／Ｗの条件設定，データ
バス２８６上のデータの条件設定，入出力部３００から
発生する受信データの受信タイミングを示すパルスおよ
びこれらの条件の組合わせを用いることにより、より広
範囲のトリガ条件を得ることができる。
【００６６】
【発明の効果】以上説明したように本発明は、ＣＰＵ
と、メモリと、入出力部とを備えるコンピュータ装置の
内部のバス上の特定データをトレースする特定データト
レース装置において、バスに接続され且つコンピュータ
装置の内部でタグコードを特定データとともに転送する
アナライザ部を備え、このアナライザ部は特定データを
発見するための条件を設定した後タグコードにより特定
データを検出することにより、また実施態様として、ア
ナライザ部はバス上のアドレス，データおよび制御信号
を監視してあらかじめ設定された上記条件との一致を検
出するバス監視部と、条件が一致したときにバス上のア
ドレス，データおよび制御信号を取り込んで記憶するト
レース用メモリ部と、条件が一致したときにバス上のデ
ータに付加されているタグコードを送出するタグ送出部
と、タグコードを検出するタグ検出部と、タグコードが
検出されたときにバス上のアドレス値を記憶するアドレ
スラッチ部と、このアドレスラッチ部に記憶されたアド
レス値とバス上のアドレス値とを比較するアドレス比較
部とを備えることにより、特定データが最初に転送され
る時の条件のみをトリガ条件として設定しておけば、そ
れ以降は特定データの転送の都度アドレスをあらかじめ
設定することなく、自動的に特定データを追跡すること
ができるので、データ転送の度ごとのアドレス設定が不
要となり、特定データトレースの操作性が極めて良くな
るという効果を有する。
と、メモリと、入出力部とを備えるコンピュータ装置の
内部のバス上の特定データをトレースする特定データト
レース装置において、バスに接続され且つコンピュータ
装置の内部でタグコードを特定データとともに転送する
アナライザ部を備え、このアナライザ部は特定データを
発見するための条件を設定した後タグコードにより特定
データを検出することにより、また実施態様として、ア
ナライザ部はバス上のアドレス，データおよび制御信号
を監視してあらかじめ設定された上記条件との一致を検
出するバス監視部と、条件が一致したときにバス上のア
ドレス，データおよび制御信号を取り込んで記憶するト
レース用メモリ部と、条件が一致したときにバス上のデ
ータに付加されているタグコードを送出するタグ送出部
と、タグコードを検出するタグ検出部と、タグコードが
検出されたときにバス上のアドレス値を記憶するアドレ
スラッチ部と、このアドレスラッチ部に記憶されたアド
レス値とバス上のアドレス値とを比較するアドレス比較
部とを備えることにより、特定データが最初に転送され
る時の条件のみをトリガ条件として設定しておけば、そ
れ以降は特定データの転送の都度アドレスをあらかじめ
設定することなく、自動的に特定データを追跡すること
ができるので、データ転送の度ごとのアドレス設定が不
要となり、特定データトレースの操作性が極めて良くな
るという効果を有する。
【図１】本発明の特定データトレース装置の一実施例を
示すブロック図である。
示すブロック図である。
【図２】図１におけるアナライザ部の内部ブロック図
で、バス監視部およびタグ制御部の詳細を示している。
で、バス監視部およびタグ制御部の詳細を示している。
【図３】図２におけるタグ制御部内のタグコード送出
部，アドレス比較部およびアドレス設定部の詳細を示す
ブロック図である。
部，アドレス比較部およびアドレス設定部の詳細を示す
ブロック図である。
【図４】図２におけるタグ制御部内のタグコード検出
部，アドレスラッチ部およびアドレス比較部の詳細を示
すブロック図である。
部，アドレスラッチ部およびアドレス比較部の詳細を示
すブロック図である。
【図５】図１におけるＣＰＵ部の内部ブロック図であ
る。
る。
【図６】図５における内部バス上のデータ構造の一例を
示す図である。
示す図である。
【図７】図１におけるバスとタグバス上の信号およびデ
ータの転送タイミング例を示し、（ａ），（ｂ）はそれ
ぞれライトサイクル，リードサイクルにおけるタイミン
グチャートである。
ータの転送タイミング例を示し、（ａ），（ｂ）はそれ
ぞれライトサイクル，リードサイクルにおけるタイミン
グチャートである。
【図８】図１に示した実施例における特定データトレー
ス動作を説明するための図である。
ス動作を説明するための図である。
【図９】従来のデータ収集方式の一例を示すブロック図
である。
である。
１００ ＣＰＵ部 １０１ 双方向バッファ １０２，１０３，２１３ バッファ １０４ タグコード １０５ 制御レジスタ １０６ 汎用レジスタ １０７Ａ，１０７Ｂ テンポラリレジスタ １０８ ＡＬＵ １０９ インストラクション解析・実行部 １１０ 内部バス １１１ タグバス １１４ バス制御部 １１５ バス ２００ アナライザ部 ２１０ タグ制御部 ２１１ デコーダ ２１２ エンコーダ ２２０，２４０ アドレス比較部 ２２１，２２２，２２３，２４１，２４２，２４３
アドレス比較 ２３０ アドレスラッチ部 ２３１，２３２，２３３ アドレスラッチ ２５０ アドレス設定部 ２５１，２５２，２５３ アドレス設定 ２６０ トレース用メモリ部 ２７０ アナライザ制御部 ２８１ リード・ライト信号 ２８２ タグコード検出信号 ２８３，２８４ アドレス一致信号 ２８５ アドレスバス ２８６ データバス ２８７ 制御信号バス ２８８ アドレス設定信号 ２８９ アドレス値 ２９０ トレース用メモリ部の出力データ ２９１ ライト信号 ２９２ アドレス情報 ２９８ アナライザ操作部 ２９９ バス監視部 ３００ 入出力部 ４００ データメモリ部 ５００ インストラクションメモリ部 ６００ 被データ収集装置 ６０１ ＣＰＵ ６０２ ＲＡＭ ６０３ ＲＯＭ ６０４ アドレス線 ６０５ ＭＩサイクル線 ７００ トリガアドレスエリア設定比較部 ７０１ トリガアドレスエリア設定部 ７０２ 比較部 ７０３ 外部クロック線 ８００ ロジックアナライザ ９００ コンピュータ装置 ９０１ 通信回線
アドレス比較 ２３０ アドレスラッチ部 ２３１，２３２，２３３ アドレスラッチ ２５０ アドレス設定部 ２５１，２５２，２５３ アドレス設定 ２６０ トレース用メモリ部 ２７０ アナライザ制御部 ２８１ リード・ライト信号 ２８２ タグコード検出信号 ２８３，２８４ アドレス一致信号 ２８５ アドレスバス ２８６ データバス ２８７ 制御信号バス ２８８ アドレス設定信号 ２８９ アドレス値 ２９０ トレース用メモリ部の出力データ ２９１ ライト信号 ２９２ アドレス情報 ２９８ アナライザ操作部 ２９９ バス監視部 ３００ 入出力部 ４００ データメモリ部 ５００ インストラクションメモリ部 ６００ 被データ収集装置 ６０１ ＣＰＵ ６０２ ＲＡＭ ６０３ ＲＯＭ ６０４ アドレス線 ６０５ ＭＩサイクル線 ７００ トリガアドレスエリア設定比較部 ７０１ トリガアドレスエリア設定部 ７０２ 比較部 ７０３ 外部クロック線 ８００ ロジックアナライザ ９００ コンピュータ装置 ９０１ 通信回線
Claims (2)
- 【請求項１】 ＣＰＵと、メモリと、入出力部とを備え
るコンピュータ装置の内部のバス上の特定データをトレ
ースする特定データトレース装置において、前記バスに
接続され且つ前記コンピュータ装置の内部でタグコード
を前記特定データとともに転送するアナライザ部を備
え、このアナライザ部は前記特定データを発見するため
の条件を設定した後前記タグコードにより前記特定デー
タを検出することを特徴とする特定データトレース装
置。 - 【請求項２】 前記アナライザ部は前記バス上のアドレ
ス，データおよび制御信号を監視してあらかじめ設定さ
れた前記条件との一致を検出するバス監視部と、前記条
件が一致したときに前記バス上の前記アドレス，データ
および制御信号を取り込んで記憶するトレース用メモリ
部と、前記条件が一致したときに前記バス上の前記デー
タに付加されている前記タグコードを送出するタグ送出
部と、前記タグコードを検出するタグ検出部と、前記タ
グコードが検出されたときに前記バス上のアドレス値を
記憶するアドレスラッチ部と、このアドレスラッチ部に
記憶された前記アドレス値と前記バス上の前記アドレス
値とを比較するアドレス比較部とを備えることを特徴と
する請求項１記載の特定データトレース装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7160473A JP2758858B2 (ja) | 1995-06-27 | 1995-06-27 | 特定データトレース装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7160473A JP2758858B2 (ja) | 1995-06-27 | 1995-06-27 | 特定データトレース装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0916439A true JPH0916439A (ja) | 1997-01-17 |
| JP2758858B2 JP2758858B2 (ja) | 1998-05-28 |
Family
ID=15715722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7160473A Expired - Lifetime JP2758858B2 (ja) | 1995-06-27 | 1995-06-27 | 特定データトレース装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2758858B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009529722A (ja) * | 2006-03-09 | 2009-08-20 | エイアールエム リミテッド | 追跡データを生成するための機器、方法、およびコンピュータ・プログラム製品 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60159951A (ja) * | 1984-01-30 | 1985-08-21 | Fuji Electric Co Ltd | 情報処理装置におけるトレ−ス方式 |
| JPH02110636A (ja) * | 1988-10-20 | 1990-04-23 | Fujitsu Ltd | タグ・アーキテクチャマシンのデバッグ装置とそのコンパイラ |
| JPH04336630A (ja) * | 1991-05-14 | 1992-11-24 | Nec Corp | アドレストレース方法およびアドレストレース装置 |
| JPH0764818A (ja) * | 1993-08-31 | 1995-03-10 | Nec Corp | データトレース方法および回路 |
-
1995
- 1995-06-27 JP JP7160473A patent/JP2758858B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60159951A (ja) * | 1984-01-30 | 1985-08-21 | Fuji Electric Co Ltd | 情報処理装置におけるトレ−ス方式 |
| JPH02110636A (ja) * | 1988-10-20 | 1990-04-23 | Fujitsu Ltd | タグ・アーキテクチャマシンのデバッグ装置とそのコンパイラ |
| JPH04336630A (ja) * | 1991-05-14 | 1992-11-24 | Nec Corp | アドレストレース方法およびアドレストレース装置 |
| JPH0764818A (ja) * | 1993-08-31 | 1995-03-10 | Nec Corp | データトレース方法および回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009529722A (ja) * | 2006-03-09 | 2009-08-20 | エイアールエム リミテッド | 追跡データを生成するための機器、方法、およびコンピュータ・プログラム製品 |
| US8468394B2 (en) | 2006-03-09 | 2013-06-18 | Arm Limited | Method of tracing selected activities within a data processing system by tagging selected items and tracing the tagged items |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2758858B2 (ja) | 1998-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2023024304A1 (zh) | 一种服务器bios启动进程的监测方法、系统及装置 | |
| CN112100016A (zh) | 一种系统异常场景下的soc诊断方法及系统 | |
| JP2758858B2 (ja) | 特定データトレース装置 | |
| US6339792B1 (en) | Dual two byte process for fast wake-up-on LAN frame detection | |
| JP2003524225A (ja) | コンピュータシステムのエラーを処理する方法及び装置 | |
| JPS5831458A (ja) | アドレスマツチ装置 | |
| JP3548911B2 (ja) | プロトコルアナライザ、トリガ検知装置、トリガ検知のためのプログラムが記録された記録媒体及びボード | |
| JPH1168874A (ja) | 伝送情報の解析方式 | |
| JP2716310B2 (ja) | 関数コール・リターン検出方式 | |
| CN118041807A (zh) | 智能设备状态检测方法、系统以及自动驾驶车辆 | |
| JPS61269756A (ja) | バス監視装置 | |
| JP2744029B2 (ja) | 電子交換機のシステムバスモニタ装置 | |
| KR100524887B1 (ko) | 디지털 시스템 제어장치 및 방법 | |
| CN117201629A (zh) | 一种物联网通信系统、方法、电子设备及存储介质 | |
| JP2990099B2 (ja) | トレースバッファ制御方式 | |
| CN115938101A (zh) | 一种遥控码匹配方法、系统、电子设备和存储介质 | |
| JP2893033B2 (ja) | Ｄｍａチャネル識別制御方式 | |
| JPH0653912A (ja) | シリアルデータ受信モニタ装置及びそのシリアルデータ採集方式 | |
| JP2734382B2 (ja) | インサーキットエミュレータおよびそのデバッグ方法 | |
| JPH08179816A (ja) | 分散型制御システム | |
| JPH03222543A (ja) | バス転送応答方法 | |
| JPH076061A (ja) | 計算機の動作解析装置 | |
| JPH02257348A (ja) | 情報処理装置 | |
| JP2001331437A (ja) | 双方向パラレルインタフェースにおけるデータ転送制御回路及びその制御方法 | |
| JPH03142599A (ja) | 伝送処理装置及び伝送処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980224 |