JP2003524225A - コンピュータシステムのエラーを処理する方法及び装置 - Google Patents

Abstract

(57)【要約】 ノードコントローラ（１２）は、要求及び応答パケットを受信して処理するローカル・ブロックユニット（２８）を含む。ローカル・ブロックユニット（２８）の要求モジュール（３０）は、要求パケットを受信して要求パケットにエラーが含まれているか否かを決定する。エラーが含まれていない場合には、要求モジュール（３０）は、ローカル無効化要求を処理用の無効化モジュール（３２）に転送し、更にプログラム入出力読み込み及び書き込み要求を処理用のプロセッサモジュール（３４）に転送する。エラーを検出した場合には、要求モジュール（３０）は、要求パケットをレジスタモジュール（４０）に転送する。レジスタモジュール（４０）は、要求パケットのヘッダ内容、及びデータ内容を、ヘッダレジスタ（７０、７２）、及びデータレジスタ（８０）に格納する。識別された形式のエラーに対応するエラーレジスタ（５０）のエラービットがセットされる。レジスタモジュール（４０）は、エラーレジスタ（５０）のエラービットをセットすることに応じて割り込み信号（５２）を発生する。割り込み信号（５２）は、プロセッサ（１６）を選択して、割り込みをかけてエラーを処理するプロセッサ・インタフェースユニット（２４）に印加される。また、エラーは、ヘッダ及びデータ情報をヘッダレジスタ（７０、７２）、及びデータレジスタ（８０）に挿入するために、プログラム入出力書き込み操作によって要求モジュール（３０）及びプロセッサモジュール（３４）を経由して挿入できる。従って、ソフトウェアエラー処理は、エラーレジスタ（５０）に所望のエラーをセットすることによって引き起こされる。

Description

【発明の詳細な説明】

【０００１】 （発明の技術分野） 本発明は、一般的に、コンピュータシステム信号処理に関し、より詳細には、
コンピュータシステムのエラーを処理する方法及び装置に関する。

【０００２】 （背景技術） コンピュータシステムをどのように周到に設計しても、実際の運用時には予期
しない故障が発生するものである。エラーは、コンピュータシステムの設計上の
欠陥、又は何らかの操作上の不具合によって発生する。うまく設計されたシステ
ムでは起こり得る種々のエラーを予測できるはずである。特定の装置に対してこ
れらの一般的な原則をリファインする場合には幾つかの問題が発生する。発生し
得る全てのエラーを分類することは困難である。エラーを検出して、エラーを評
価するのに役立つ情報を取得する標準的な手法は存在せず、複数のエラーが検出
される場合には尚更である。また、ハードウェアが、エラー及びそのエラーに関
する詳細な情報をソフトウェアへ通知する有効な方法も存在しない。

【０００３】 更に、コンピュータシステムの設計では、運用時に発生し得るエラーを検出し
て応答する機構を含める。コンピュータシステムのソフトウェアには、コンピュ
ータシステムのハードウェアがエラーの存在を検出した後に、エラー発生が通知
されて適切な対応を取るよう指令される場合が多い。特定のエラーを引き起こす
ことができず、これらのエラーを処理するために開発されたコードを試験するこ
とができない場合には、実験室試験を行いながら試作チップのソフトウェア開発
を行うことができない。例えば、無効コマンドエンコードを含む受信パケットを
発生できない場合である。従って、コンピュータシステム運用時に生じるエラー
を識別して取得する有効な手法を提供することが望まれている。また、エラー処
理ソフトウェアを試験するために、コンピュータシステムにエラーを引き起こす
能力を提供することも望まれている。

【０００４】 （発明の概要） 前述の説明から、エラーを識別しそれに関する情報を取得して、コンピュータ
システム内にエラーを引き起こす能力を提供する方法に対する必要性があること
を理解できる。本発明によれば、従来のエラー処理方法に関する欠点及び問題点
を実質的に低減又は取り除いた、コンピュータシステムのエラーを処理する方法
及び装置が提供される。

【０００５】 本発明の実施形態によれば、送られてきたパケットを受信できる要求モジュー
ルを有するコンピュータシステムのエラーを処理する装置を備える。プロセッサ
モジュールは、送られてきた要求モジュールによって指定される書き込み操作を
識別できる。プロセッサモジュールは、送られてきた要求パケットによって指定
され、書き込み操作を実行するレジスタを決定する。レジスタモジュールは、書
き込み操作が実行されるレジスタを保持する。送られてきた要求パケットは、コ
ンピュータシステムにエラーをどのように挿入するかに関する命令を指示する。
プロセッサモジュールは、送られてきた要求パケットからの情報を、レジスタモ
ジュールのヘッダ及びデータレジスタの１つに書き込むことによって書き込み操
作を実行する。

【０００６】 エラー検出において、要求モジュールは要求パケットを受信し、要求パケット
がエラーを含んでいるか否かを決定する。要求モジュールは、要求パケットにエ
ラーが含まれていないという決定に応じて、要求パケットを処理用のプロセッサ
モジュールに転送する。そうでない場合には、要求モジュールは、該要求モジュ
ールが応答パケットのエラーを識別することに応じて、要求パケットに関連する
ヘッダ及びデータ情報をレジスタモジュールのヘッダ及びデータレジスタに格納
する。要求モジュールは、エラービットをレジスタモジュールのエラーレジスタ
にセットし、要求パケットのエラーが識別されたことを指示する。

【０００７】 本発明は、従来のエラー処理方法よりも優れた種々の技術的な利点を提供する
。例えば、１つの技術的な利点は、エラーをコンピュータシステム内に挿入し、
エラー処理ソフトウェアの機能性を試験する点にある。他の技術的な利点は、効
率的にエラーを検出し、検出したエラーに関する情報を取得する点にある。更に
他の技術的な利点は、共通の環境において、エラー検出、取得、及び挿入を効率
的にもたらす点にある。他の技術的な利点は、当業者であれば、以下の図面、詳
細な説明、及び請求の範囲を検討することで容易に理解できる。

【０００８】 本発明及びその利点をより完全に理解するために、同じ番号は同一の部分を示
す添付の図面と併せて以下の説明を参照されたい。

【０００９】 （発明の詳細な説明） 図１は、コンピュータシステム１０のブロック図である。コンピュータシステ
ム１０は、ネットワーク１４によって接続されている複数のノードコントローラ
１２を含んでいる。各々のノードコントローラ１２は、ネットワーク１４上のコ
ンピュータシステム１０内の他のノードコントローラ１２と共に、データ及びト
ラヒックの両者を内部処理する。各々のノードコントローラ１２は、ローカルプ
ロセッサ１６、ローカルメモリ装置１７、及びローカル入出力装置１８と通信で
きる。

【００１０】 図２は、マルチプロセッサ・コンピュータシステム１０で使用されるノードコ
ントローラ１２のブロック図である。ノードコントローラ１２は、ネットワーク
・インタフェースユニット２０、メモリディレクトリ・インタフェースユニット
２２、プロセッサ・インタフェースユニット２４、入出力インタフェースユニッ
ト２６、ローカル・ブロックユニット２８、及びクロスバーユニット３０を含ん
でいる。ネットワーク・インタフェースユニット２０は、データメッセージ、及
び他のトラヒックをコンピュータシステム１０の他のノードコントローラ１２へ
転送するために、ネットワーク１４への通信リンクを備えることができる。プロ
セッサ・インタフェースユニット２４は、１つ又はそれ以上のローカルプロセッ
サ１６との通信リンクを備えることができる。メモリディレクトリ・インタフェ
ースユニット２２は、１つ又はそれ以上のローカルメモリ装置１７との通信リン
クを備えることができる。入出力インタフェースユニット２６は、１つ又はそれ
以上のローカル入出力装置１８との通信リンクを備えることができる。ローカル
・ブロックユニット２８は、ローカルプロセッサ１６からの、又は遠隔ノードコ
ントローラ１２に関連する遠隔プロセッサからの無効化要求及びＰＩＯ要求を処
理する専用ユニットである。クロスバーユニット３０は、ノードコントローラ１
２のデータ、メッセージ、及び他のトラヒックを調停するようになっている。

【００１１】 図３は、ローカル・ブロックユニット２８のブロック図である。ローカル・ブ
ロックユニット２８は、ノードコントローラ１２に関するエラー処理を行う。ロ
ーカル・ブロックユニット２８は、要求モジュール３０、無効化モジュール３２
、プロセッサモジュール３４、出力モジュール３６、ベクトルモジュール３８、
レジスタモジュール４０、応答モジュール４２、及び、クロックモジュール４４
を含んでいる。

【００１２】 要求モジュール３０は、送られてきた要求パケットを受信して、受信した要求
パケットに対して何をすべきかを決定する。送られてきた要求パケットは、通常
のプログラム入出力（ＰＩＯ）書き込み要求、通常のＰＩＯ読み込み要求、ベク
トルＰＩＯ書き込み要求、ベクトルＰＩＯ読み込み要求、及びローカル無効化要
求を含むことができる。送られてきた要求パケットの全部を受信した後に、要求
モジュール３０は、受信した要求パケットの形式を識別する。ＰＩＯ読み込み操
作及び書き込み操作を要求する要求パケットに対して、要求モジュール３０は、
ＰＩＯ要求のサービスを担うプロセッサモジュール３４を起動する。ローカル無
効化要求に対して、要求モジュール３０は、ローカル無効化要求のサービスを担
う無効化モジュール３２を起動する。要求モジュール３０が、要求パケットをＰ
ＩＯ要求又はローカル無効化要求として識別できない場合には、受信した要求パ
ケットはエラーであるとみなされる。エラーの場合には、要求モジュール３０は
、エラー通知及びパケットの内容取得のために、レジスタモジュール４０を起動
する。

【００１３】 無効化モジュール３２は、要求モジュール３０が識別したローカル無効化要求
をサービスする。ローカル無効化要求を受信すると、無効化モジュール３２は、
ローカル無効化要求におけるコード化が適正かどうかを調べる。コード化が不正
である場合には、無効化モジュール３２は、レジスタモジュール４０にエラーを
通知してエラーを取得できるようにする。コード化が適正である場合には、無効
化モジュール３２は、ローカル無効化要求に指示されている全てのプロセッサ・
インタフェースユニット２４に代わって無効化要求パケット又は無効化受信確認
応答パケットを発生させる。

【００１４】 プロセッサモジュール３４は、メモリディレクトリ・インタフェースユニット
２２、ネットワーク・インタフェースユニット２０、クロスバーユニット３０、
及びローカル・ブロックユニット２８のいずれかのローカルレジスタを対象とす
るＰＩＯ読み込み及び書き込み要求をサービスする。プロセッサモジュール３４
は、ＰＩＯ要求の中から目的地アドレスを解読し、ＰＩＯ要求に指定されている
レジスタが存在する特定のユニットを決定し、要求元が操作を実行する権限をも
つようにする。要求元が操作を実行する権限をもつ場合には、プロセッサモジュ
ール３４は、動作を実行するために、指定レジスタが存在する特定のユニットと
互いに整合的に作用する。権限をもっていない場合には操作は実行されない。プ
ロセッサモジュール３４には、ＰＩＯ要求に応じて適切な応答を戻す役割がある
。

【００１５】 出力モジュール３６は、発信パケット及びローカル・ブロックユニット２８か
らの応答パケットの経路である。ローカル・ブロックユニット２８内のベクトル
モジュール３８、プロセッサモジュール３４、又は無効化モジュール３２が、要
求パケットか応答パケットのいずれかを送信する時は必ず、出力モジュール３６
を経由してパケットを送信する必要がある。出力モジュール３６は、一度に１つ
モジュールのみが要求パケットを送信でき、且つ一度に１つのモジュールのみが
応答パケットを送信できるようにモジュールからのトラヒックを調整する。送信
される応答パケット及び要求パケットは、該送信される応答パケット及び要求パ
ケット内のフリッツがインターリーブできるように、共通の物理チャネル上で多
重化されている個別の仮想チャネルを通って出力モジュール３６から出力される
。

【００１６】 ベクトルモジュール３８は、ベクトルＰＩＯ読み込み要求又は書き込み要求を
、レジスタモジュール４０の関連レジスタの内容に応じてフォーマットして送信
する。レジスタモジュール４０は、ローカル・ブロックユニット２８内のローカ
ルレジスタの状態を保持する。レジスタモジュール４０は、種々のローカルレジ
スタの値を、ローカル・ブロックユニット２８内の他のモジュールへ供給する。
レジスタモジュール４０は、ＰＩＯ書き込み要求、又はエラー取り込み及び挿入
等のローカル・ブロックユニット２８内の他の作業に応じてローカルレジスタを
更新する。また、レジスタモジュール４０は、クロックモジュール４４が、ロー
カル・ブロックユニット２８からのリアルタイム・クロック出力信号を駆動する
のをアシストする制御パラメータを含んでいる。

【００１７】 応答モジュール４２は、送られてきたベクトル応答パケットを処理する。ベク
トル応答パケットを受信した後に、応答モジュール４２は、ベクトル応答パケッ
ト内の情報を関連ローカルレジスタ内に保持できるように、レジスタモジュール
４０に通知する。応答モジュール４２がベクトル応答パケットとしてコード化さ
れていない応答パケットを受信する場合には、応答モジュール４２は、レジスタ
モジュール４０へ、エラーが発生しておりレジスタモジュール４０でエラーを取
得できることを通知する。

【００１８】 エラー処理のために、レジスタモジュール４０は、エラーを識別して処理する
複数のレジスタを含んでいる。図４は、レジスタモジュール４０のエラーレジス
タ５０の例を示す。この例では、エラーレジスタ５０は、１２種類のエラーに対
する１ビットフィールドを備える。この中の１０種類は、ローカル・ブロックユ
ニット２８が受信した不正な要求パケット又は応答パケットの結果として発生し
得る。残りのエラーは、パケットの受信に伴って発生しないが、クロックモジュ
ール４４が受信したリアルタイム・クロック信号の予期せぬ挙動の結果として発
生する。ローカル・ブロックユニット２８が特定の形式のエラーを検出すると必
ず、レジスタモジュール４０はエラーレジスタ５０の対応するビットをセットす
る。システムソフトウェアは、通常のＰＩＯ読み込み操作によりエラーレジスタ
５０の値を読み込み、どの特定の形式のエラーが発生したかに関する情報を取得
できる。エラーレジスタ５０のビットがセットされると、レジスタモジュール４
０は、割り込み信号５２を生成してプロセッサ・インタフェースユニット２４に
入力する。割り込み信号５２は、エラーが発生していることを指示し、システム
ソフトウェアに適切な処置を行うよう指示する。プロセッサ・インタフェースユ
ニット２４は、エラー処理を行うプロセッサ１６を選択し、選択されたプロセッ
サが、エラー処理ソフトウェアを呼び出すために自身の動作に割り込みをかける
ようにさせる。

【００１９】 ＰＩＯ読み込み要求パケットをプロセッサ・インタフェースユニット２４のロ
ーカルレジスタへ送信することによって、プロセッサ割り込みを引き起こすこと
ができるが、レジスタモジュール４０から専用割り込み信号５２を直接発生させ
ると幾つかの利点が得られる。例えば、ＰＩＯ読み込み要求を準備して送信し、
その結果生じる応答をローカル・ブロックユニット２８の要求及び応答スキーム
により受信するといった複雑な状態を避けることができる。識別されたエラーは
、ＰＩＯ書き込み要求をプロセッサ・インタフェースユニット２４に搬送できな
くすることもある。直接的な専用割り込み信号をレジスタモジュール４０からプ
ロセッサ・インタフェースユニット２４へ供給することによって、単純で、信頼
性の高い方法を用いてエラー処理のための割り込みを開始できる。

【００２０】 図５は、マスクレジスタ６０の例を示す。マスクレジスタ６０により、ソフト
ウェアは、エラーレジスタ５０の特定のエラービットを、エラーレジスタ５０内
の他のエラービットに影響を及ぼすことなくクリアできる。マスクレジスタ６０
は、エラーレジスタ５０の各々のエラー形式に対応する１ビットフィールドを含
んでいる。システムソフトウェアは、通常のＰＩＯ書き込み操作により、マスク
レジスタ６０のフィールドをセットでき、それによってレジスタモジュール４０
はエラーレジスタ５０の対応フィールドをクリアする。マスクレジスタ６０のビ
ットがセットされていない場合には、レジスタモジュール４０は、エラーレジス
タ５０の対応フィールドを変更しない。一旦選択されたプロセッサ１６によって
エラーが処理されると、ソフトウェアは、エラーレジスタ５０の関連ビットを他
のどのビットにも影響を与えることなく、マスクレジスタ６０を介して個別にク
リアできる。システムソフトウェアが１つの形式のエラーを処理中であり、且つ
別の形式の他のエラーが発生している場合には、第２のエラーに関連するエラー
ビットは、システムソフトウェアが先のエラーをクリアした後でも、エラーレジ
スタ５０にセットされたままである。マスクレジスタ６０の使用によって、エラ
ーは、他のエラーが解析中であっても無視されることはない。

【００２１】 図６Ａ及び６Ｂは、レジスタモジュール４０のヘッダレジスタ７０及び７２の
例を示す。図７は、レジスタモジュール４０のデータレジスタ８０の例を示す。
最初のエラーを受信すると、レジスタモジュール４０は、問題パケットのヘッダ
の内容をヘッダレジスタ７０及び７２に保存し、問題パケットのデータの内容（
存在すれば）をデータレジスタ８０に保存する。ヘッダレジスタ７０の有効ビッ
ト７４がセットされ、オーバランビット７６がクリアされる。発生したエラー形
式に値が割り当てられ、エラー形式フィールド７８に格納される。識別されたエ
ラー形式に関連するエラーレジスタ５０のビットがセットされる。有効ビット７
４は、ヘッダレジスタ７０及び７２、及びデータレジスタ８０がエラーを起こし
ているパケットに関する情報をもっていることを示す。有効ビット７４がセット
され更に後続のエラーが発生する場合には、オーバランビット７６がセットされ
、エラーレジスタ５０の適切なビットがセットされるが、後続のエラーを発生し
ているパケットの内容は廃棄され保存されない。オーバランビット７６は、後続
のエラーは受信したが、関連するパケットの内容は取得していないことを示す。
設計の選択範囲として、単一のエラーパケットからのヘッダ及びデータ情報のみ
を取得して格納するように示されているが、システムが複数のエラーパケットに
対するヘッダ及びデータ情報を取り込んで格納するよう設計してもよい。

【００２２】 エラー処理に関する全てのレジスタは、ノードコントローラ１２を越えてリセ
ット操作が行われているにもかかわらず不変のままである。これにより、システ
ムリセットに起因してエラー状態が失われることがない。特定のエラーは、ノー
ドコントローラ１２を作動不能にする場合があるので、システムをリセットしな
い限りエラー処理を行うことができない。この場合には、システムソフトウェア
には、システムをリセットした後に、依然として問題の原因を解析するチャンス
がある。

【００２３】 ローカル・ブロックユニット２８は、応答及び要求パケットの受信に起因する
エラーを識別して処理するが、更に、ローカル・ブロックユニット２８は、シス
テムソフトウェアが処理するエラーを挿入するためにも使用できる。エラーをロ
ーカル・ブロックユニット２８に挿入するために、プロセッサ１６は１つ又はそ
れ以上のＰＩＯ書き込み操作を開始できる。このＰＩＯ書き込み操作を利用して
、所望の試験用のヘッダ及びデータ情報をヘッダレジスタ７０及び７２、及びデ
ータレジスタ８０に書き込む。システムのエラー処理機能を実行するために、同
一の又は別のＰＩＯ書き込み操作を行って、エラーレジスタ５０の所望のエラー
ビットをセットする。エラービットをセットすると割り込み信号５２が発生する
。適切なプロセッサは、自身の動作に割り込みをかけ、ヘッダレジスタ７０、７
２及びデータレジスタ８０に挿入されたヘッダ及びデータ情報を解析することに
よってエラー処理を行う。このようにして、システムのエラー処理ソフトウェア
を試験するために、挿入が難しいエラーを通常動作時に強制することなく、エラ
ーレジスタ５０に定義されている任意のエラーを公知の環境に挿入できる。

【００２４】 エラーを挿入するために、ソフトウェアは、レジスタモジュール４０のレジス
タに対して１つ又はそれ以上のＰＩＯ書き込み操作を実行することが好ましい。
各々のＰＩＯ書き込み操作が正確に１つの独自のアドレスを指定することが好ま
しいので、各々のＰＩＯ書き込み操作は、１つのレジスタの状態のみを変更する
ことが好ましい。エラー挿入は、幾つかの異なるレジスタを設定することを必要
とする場合もあるので（例えば、ヘッダ情報用のヘッダレジスタ７０及び７２、
及びデータ情報用のデータレジスタ８０）、ソフトウェアによって複数の個別の
ＰＩＯ書き込み操作を行ってもよい。

【００２５】 従って、本発明によれば、前述の利点を満足するコンピュータシステムのエラ
ーを処理する方法及び装置を提供できることを理解されたい。本発明は詳細に説
明されているが、種々の変形、置換、及び変更を行い得ることを理解されたい。
例えば、特定のエラーが種々のレジスタで識別されているが、設計者が望めば別
のエラーをコンピュータシステムで処理できる。他の実施例は、当業者であれば
容易に確認でき、請求の範囲によって定義される本発明の精神及び範囲を逸脱す
ることなく構成できる。

【図面の簡単な説明】

【図１】 コンピュータシステムのブロック図である。

【図２】 コンピュータシステム内のノードコントローラのブロック図である。

【図３】 ノードコントローラ内のローカル・ブロックユニットのブロック図である。

【図４】 ローカル・ブロックユニット内のレジスタモジュール内で使用されるエラーレ
ジスタの実施例を示す。

【図５】 ローカル・ブロックユニット内のレジスタモジュール内で使用されるマスクレ
ジスタの実施例を示す。

【図６Ａ】 ローカル・ブロックユニット内のレジスタモジュール内で使用されるヘッダレ
ジスタの実施例を示す。

【図６Ｂ】 ローカル・ブロックユニット内のレジスタモジュール内で使用されるヘッダレ
ジスタの実施例を示す。

【図７】 ローカル・ブロックユニット内のレジスタモジュール内で使用されるデータレ
ジスタの実施例を示す。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 キーン ジョン エス アメリカ合衆国 カリフォルニア州 94043 マウンテン ビュー ナンバー188 ウェスト ミドルフィールド ロード 777 (72)発明者 サリー アジメーア アメリカ合衆国 カリフォルニア州 94051 サンタ クララ モントレイ ア ベニュー 5152 Ｆターム(参考） 5B083 BB06 CE01 EF11 5K034 AA05 EE11 FF01 HH02 HH07 HH09 HH10 HH11 HH17 HH26 MM01 NN26 【要約の続き】 ッサ（１６）を選択して、割り込みをかけてエラーを処 理するプロセッサ・インタフェースユニット（２４）に 印加される。また、エラーは、ヘッダ及びデータ情報を ヘッダレジスタ（７０、７２）、及びデータレジスタ （８０）に挿入するために、プログラム入出力書き込み 操作によって要求モジュール（３０）及びプロセッサモ ジュール（３４）を経由して挿入できる。従って、ソフ トウェアエラー処理は、エラーレジスタ（５０）に所望 のエラーをセットすることによって引き起こされる。

Claims (17)

【特許請求の範囲】
1. 【請求項１】 コンピュータシステムのエラーを処理する方法であって、 データパケットを受信する段階と、 前記データパケットのエラーを識別する段階と、 前記データパケットで識別された前記エラーに対応するエラーレジスタのエラ
   ービットをセットする段階と、 前記パケットに関するヘッダ情報を格納する段階と、 前記パケットに関するデータ情報を格納する段階と、 前記エラービットに応じて割り込み信号をアサートする段階と、 を含むことを特徴とする方法。
2. 【請求項２】 有効ビットの存在を検査する段階を更に含み、前記有効ビッ
   トは、前回のエラーが識別されているが処理されていないことを示すことを特徴
   とする請求項１に記載の方法。
3. 【請求項３】 前記有効ビットの存在に応じて前記データパケットを廃棄す
   る段階を更に含むことを特徴とする請求項２に記載の方法。
4. 【請求項４】 前記識別された前記エラーに応じて前記エラーレジスタにエ
   ラービットをセットする段階を更に含み、前記エラーレジスタは、エラーが受信
   されていることを示す２つ以上の表示を含むことを特徴とする請求項３に記載の
   方法。
5. 【請求項５】 複数のプロセッサの１つを選択して前記識別された前記エラ
   ーを処理する段階を更に含むことを特徴とする請求項１に記載の方法。
6. 【請求項６】 前記割り込み信号に応じて前記複数のプロセッサの前記選択
   された１つの動作に割り込みをかける段階を更に含むことを特徴とする請求項５
   に記載の方法。
7. 【請求項７】 前記識別された前記エラーを処理するために、前記ヘッダ情
   報及び前記データ情報を、前記複数のプロセッサの前記選択された１つに供給す
   る段階を含むことを特徴とする請求項６に記載の方法。
8. 【請求項８】 前記パケットは、エラーを処理用の前記コンピュータシステ
   ムに挿入するためのＰＩＯ書き込み要求パケットであることを特徴とする請求項
   １に記載の方法。
9. 【請求項９】 前記ＰＩＯ書き込み要求パケットの前記データ情報は、前記
   識別された前記レジスタ（エラーを取り込むことを目的とするレジスタであると
   仮定して）に格納されることを特徴とする請求項８に記載の方法。
10. 【請求項１０】 前記エラービットをセットする前記段階に応じて、前記認
    識された前記エラーの処理を引き起こす段階を更に含むことを特徴とする請求項
    ９に記載の方法。
11. 【請求項１１】 送られてきた要求パケットを受信するように作動可能な要
    求モジュールと、 前記送られてきた要求パケットによって指定されている書き込み操作を認識し
    、前記送られてきた要求パケットによって指定され、前記書き込み操作を実行す
    るようになったレジスタを決定するように作動可能なプロセッサモジュールと、 前記書き込み操作が実行されるレジスタを保持するように作動可能なレジスタ
    モジュールと、 を備えるコンピュータシステムのエラーを処理する装置であって、前記送られて
    きた要求パケットは、エラーを前記コンピュータシステムに挿入する命令を含み
    、前記プロセッサモジュールは、前記送られてきた要求パケットからのデータを
    前記レジスタモジュールの指定のエラーヘッダ又はエラーデータレジスタへ書き
    込むことによって書き込み操作を実行するように作動可能であり、前記プロセッ
    サモジュールは、エラービットをセットして前記挿入されたエラーの処理を引き
    起こすように作動可能であることを特徴とする装置。
12. 【請求項１２】 前記要求モジュールは、応答パケットを受信するように作
    動可能であり、前記要求モジュールは、前記応答パケットがエラーを含んでいる
    か否か決定するように作動可能であり、前記要求モジュールは、前記応答パケッ
    トにはエラーがないという決定に応じて、前記応答パケットを処理用の前記プロ
    セッサモジュールに転送するように作動可能であることを特徴とする請求項１１
    に記載の装置。
13. 【請求項１３】 前記要求モジュールは、前記要求モジュールが前記応答パ
    ケットのエラーを識別することに応じて、前記応答パケットに関連するヘッダ及
    びデータ情報を前記レジスタモジュールの前記ヘッダ及びデータレジスタに格納
    することを特徴とする請求項１２に記載の装置。
14. 【請求項１４】 前記要求モジュールは、エラービットを前記レジスタモジ
    ュールのエラーレジスタにセットし、前記応答パケットにおいてエラーが識別さ
    れたことを指示することを特徴とする請求項１３に記載の方法。
15. 【請求項１５】 前記レジスタモジュールは、前記エラーレジスタにセット
    されているエラービットに応じて割り込み信号をアクティブにすることを特徴と
    する請求項１４に記載の装置。
16. 【請求項１６】 前記要求モジュールは、有効ビットがレジスタモジュール
    にセットされているか否かを決定し、前記有効ビットは、前回の応答パケット又
    は送られてきた要求パケットが、まだ処理されていないエラーを含んで受信され
    たことを指示し、前記要求モジュールは、レジスタモジュールのエラーレジスタ
    のエラービットをセットし、セットされた前記有効ビットに応じて前記応答パケ
    ットを廃棄するように作動可能であることを特徴とする請求項１２に記載の装置
    。
17. 【請求項１７】 前記レジスタモジュールは、前記応答パケットの内容が廃
    棄されたことを示すオーバランビットをセットするように作動可能であることを
    特徴とする請求項１６に記載の装置。