JPH076061A - 計算機の動作解析装置 - Google Patents
計算機の動作解析装置Info
- Publication number
- JPH076061A JPH076061A JP5148951A JP14895193A JPH076061A JP H076061 A JPH076061 A JP H076061A JP 5148951 A JP5148951 A JP 5148951A JP 14895193 A JP14895193 A JP 14895193A JP H076061 A JPH076061 A JP H076061A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- unit
- memory
- conversion table
- analysis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 ＣＰＵの論理アドレス上の動作を捕捉し、Ｏ
Ｓ上の論理アドレスで動作するプログラムの解析を可能
とする。 【構成】 ＣＰＵ１１がメモリ１２、周辺装置インタフ
ェース１３をアクセスする場合、論理アドレスがメモリ
管理ユニット（ＭＭＵ）１１０の変換テーブルにより変
換され、物理アドレスがアドレスバス１４に出力され
る。その後、ＣＰＵ１１は、データバス１５経由で、メ
モリ１２等に対してリード／ライトの動作を行う。ＣＰ
Ｕ付加部１は、該ＣＰＵ１１の端子情報を捕捉し、捕捉
メモリ部３に蓄積する。変換テーブル転送部２は、ＭＭ
Ｕ１１０の変換テーブル情報を捕捉メモリ部３に転送す
る。解析部４は、捕捉メモリ部３のＣＰＵ端子情報に含
まれる物理アドレスに対して変換テーブル情報を基にＣ
ＰＵ１１の論理アドレス上の動作を追跡し、表示部５に
表示する。
Ｓ上の論理アドレスで動作するプログラムの解析を可能
とする。 【構成】 ＣＰＵ１１がメモリ１２、周辺装置インタフ
ェース１３をアクセスする場合、論理アドレスがメモリ
管理ユニット（ＭＭＵ）１１０の変換テーブルにより変
換され、物理アドレスがアドレスバス１４に出力され
る。その後、ＣＰＵ１１は、データバス１５経由で、メ
モリ１２等に対してリード／ライトの動作を行う。ＣＰ
Ｕ付加部１は、該ＣＰＵ１１の端子情報を捕捉し、捕捉
メモリ部３に蓄積する。変換テーブル転送部２は、ＭＭ
Ｕ１１０の変換テーブル情報を捕捉メモリ部３に転送す
る。解析部４は、捕捉メモリ部３のＣＰＵ端子情報に含
まれる物理アドレスに対して変換テーブル情報を基にＣ
ＰＵ１１の論理アドレス上の動作を追跡し、表示部５に
表示する。
Description
【０００１】
【産業上の利用分野】本発明は、中央処理装置（以下Ｃ
ＰＵ）等の動作、特に仮想メモリを用いたプログラムの
動作の解析に有効な計算機の動作解析装置に関するもの
である。
ＰＵ）等の動作、特に仮想メモリを用いたプログラムの
動作の解析に有効な計算機の動作解析装置に関するもの
である。
【０００２】
【従来の技術】従来、この計算機の動作解析装置は、Ｃ
ＰＵに接続するアダプタなどを使って、単にＣＰＵの端
子の信号の変化を一定時間取り込み、該取り込んだ信号
の変化からＣＰＵの状態を解析して、ＣＰＵの命令をニ
ーモニック表示などするものであった（例えば：オーム
社：ロジックアナライザの解剖活用セミナ「エレクトロ
ニクス」１９９０年１月−７月）
ＰＵに接続するアダプタなどを使って、単にＣＰＵの端
子の信号の変化を一定時間取り込み、該取り込んだ信号
の変化からＣＰＵの状態を解析して、ＣＰＵの命令をニ
ーモニック表示などするものであった（例えば：オーム
社：ロジックアナライザの解剖活用セミナ「エレクトロ
ニクス」１９９０年１月−７月）
【０００３】
【発明が解決しようとする課題】現在の制御ソフトウェ
アの構成法は、ＣＰＵの各種リソースを管理するソフト
ウェアであるオペレーションシステム（ＯＳ）を搭載
し、ユーザのアプリケーションソフトウェアは該オペレ
ーテイングシステム上に構築するのが一般的である。ま
た、オペレーテイングシステムは、通常ページングの方
法でメモリ管理をし、物理メモリに対応した物理ページ
とＣＰＵで動作するアプリケーションプログラムの論理
アドレスに対応した論理ページを変換してリソース管理
をするのが一般的である。この場合、ＣＰＵは内部にメ
モリ管理ユニット（ＭＭＵ）の機能を持ち、ＭＭＵは論
理アドレスを物理アドレスに変換する変換テーブルを持
っことになる。
アの構成法は、ＣＰＵの各種リソースを管理するソフト
ウェアであるオペレーションシステム（ＯＳ）を搭載
し、ユーザのアプリケーションソフトウェアは該オペレ
ーテイングシステム上に構築するのが一般的である。ま
た、オペレーテイングシステムは、通常ページングの方
法でメモリ管理をし、物理メモリに対応した物理ページ
とＣＰＵで動作するアプリケーションプログラムの論理
アドレスに対応した論理ページを変換してリソース管理
をするのが一般的である。この場合、ＣＰＵは内部にメ
モリ管理ユニット（ＭＭＵ）の機能を持ち、ＭＭＵは論
理アドレスを物理アドレスに変換する変換テーブルを持
っことになる。
【０００４】このようなオペレーテイングシステム上の
プログラムの動作を前記従来の解析装置のように、単に
ＣＰＵの端子の信号変化を取り込んで解析する場合に
は、物理アドレスメモリのみの動作しか解析することが
できない。これが論理アドレス上どうなっているかは、
ＭＭＵの変換テーブルの内容を別途調査して調べる必要
があるが、この内容は逐一変化しており、該当の時間の
変換テーブルの内容をとらえることは非常に困難であ
る。
プログラムの動作を前記従来の解析装置のように、単に
ＣＰＵの端子の信号変化を取り込んで解析する場合に
は、物理アドレスメモリのみの動作しか解析することが
できない。これが論理アドレス上どうなっているかは、
ＭＭＵの変換テーブルの内容を別途調査して調べる必要
があるが、この内容は逐一変化しており、該当の時間の
変換テーブルの内容をとらえることは非常に困難であ
る。
【０００５】本発明の目的は、ＣＰＵの論理アドレス上
の動作を捕捉しオペレーテイングシステム上の論理アド
レスで動作するプログラムの解析を可能とする計算機の
動作解析装置を提供することにある。
の動作を捕捉しオペレーテイングシステム上の論理アド
レスで動作するプログラムの解析を可能とする計算機の
動作解析装置を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明の計算機動作解析装置は、ＣＰＵとアドレス
バス、データバスの間に挿入して、ＣＰＵの端子情報を
取り出すＣＰＵ付加部と、前記ＣＰＵ付加部が取り出し
たＣＰＵの端子情報を一定時間捕捉して蓄積する捕捉メ
モリ部と、前記ＣＰＵ内部のメモリ管理ユニットの変換
テーブル情報を一定時間、前記捕捉メモリ部に転送する
変換テーブル転送部と、前記捕捉メモリ部の情報につい
て、ＣＰＵ端子情報に含まれる物理アドレスに対して変
換テーブル情報を基にＣＰＵの論理アドレス上の動作を
追跡する解析部と、前記解析部の解析結果を受けて、Ｃ
ＰＵの論理アドレス上の動作内容を表示する表示部とか
ら構成される。
に、本発明の計算機動作解析装置は、ＣＰＵとアドレス
バス、データバスの間に挿入して、ＣＰＵの端子情報を
取り出すＣＰＵ付加部と、前記ＣＰＵ付加部が取り出し
たＣＰＵの端子情報を一定時間捕捉して蓄積する捕捉メ
モリ部と、前記ＣＰＵ内部のメモリ管理ユニットの変換
テーブル情報を一定時間、前記捕捉メモリ部に転送する
変換テーブル転送部と、前記捕捉メモリ部の情報につい
て、ＣＰＵ端子情報に含まれる物理アドレスに対して変
換テーブル情報を基にＣＰＵの論理アドレス上の動作を
追跡する解析部と、前記解析部の解析結果を受けて、Ｃ
ＰＵの論理アドレス上の動作内容を表示する表示部とか
ら構成される。
【０００７】
【作用】本発明では、まず、解析対象のプログラムを実
行するＣＰＵの端子全ての情報を捕捉できるように、Ｃ
ＰＵ付加部をＣＰＵとアドレスバス、データバスの間に
とりつけて、ＣＰＵが入出力する情報を外部に取り出せ
るようにする。ＣＰＵの動作中に、該ＣＰＵ付加部から
のデータが、一定時間、捕捉メモリ部に転送される。同
時に、ＣＰＵ内部のＭＭＵの変換テーブル情報も、変換
テーブル転送部によって一定時間、捕捉メモリ部に転送
される。ＣＰＵ付加部および変換テーブル転送部からの
捕捉メモリ部への転送を中断した後に、捕捉メモリ部の
内容を解析部に転送してＣＰＵの状態解析が行われる。
このとき解析部では、ＣＰＵの命令のなかでメモリアク
セスの物理アドレスに関しては、変換テーブル転送部か
ら転送された変換テーブル情報をもとに、捕捉した時点
の論理アドレスに変換する。最後に、その結果をニーモ
ニック表示などで、表示部に表示を行なう。
行するＣＰＵの端子全ての情報を捕捉できるように、Ｃ
ＰＵ付加部をＣＰＵとアドレスバス、データバスの間に
とりつけて、ＣＰＵが入出力する情報を外部に取り出せ
るようにする。ＣＰＵの動作中に、該ＣＰＵ付加部から
のデータが、一定時間、捕捉メモリ部に転送される。同
時に、ＣＰＵ内部のＭＭＵの変換テーブル情報も、変換
テーブル転送部によって一定時間、捕捉メモリ部に転送
される。ＣＰＵ付加部および変換テーブル転送部からの
捕捉メモリ部への転送を中断した後に、捕捉メモリ部の
内容を解析部に転送してＣＰＵの状態解析が行われる。
このとき解析部では、ＣＰＵの命令のなかでメモリアク
セスの物理アドレスに関しては、変換テーブル転送部か
ら転送された変換テーブル情報をもとに、捕捉した時点
の論理アドレスに変換する。最後に、その結果をニーモ
ニック表示などで、表示部に表示を行なう。
【０００８】このように構成することで、表示部にＣＰ
Ｕの動作をニーモニック表示する場合であっても、ＣＰ
Ｕが動作する仮想アドレスでの表示が可能になるので、
オペレーテイングシステム上の各タスクの解析が容易に
なる。
Ｕの動作をニーモニック表示する場合であっても、ＣＰ
Ｕが動作する仮想アドレスでの表示が可能になるので、
オペレーテイングシステム上の各タスクの解析が容易に
なる。
【０００９】
【実施例】以下、図面を参照して本発明の一実施例につ
いて説明する。
いて説明する。
【００１０】初め図２により、本発明の解析装置を適用
する解析対象計算機の概要を説明する。図２において、
ＣＰＵ１１、メモリ１２、周辺装置インタフェース１３
は、アドレスバス１４、データバス１５で相互に接続さ
れている。ＣＰＵ１１の内部にはメモリ管理ユニット
（ＭＭＵ）１１０があり、該ＭＭＵ１１０に変換テーブ
ル（図示せず）を持っている。なお、周辺装置インタフ
ェース１３には外部メモリ等の周辺装置が接続される。
する解析対象計算機の概要を説明する。図２において、
ＣＰＵ１１、メモリ１２、周辺装置インタフェース１３
は、アドレスバス１４、データバス１５で相互に接続さ
れている。ＣＰＵ１１の内部にはメモリ管理ユニット
（ＭＭＵ）１１０があり、該ＭＭＵ１１０に変換テーブ
ル（図示せず）を持っている。なお、周辺装置インタフ
ェース１３には外部メモリ等の周辺装置が接続される。
【００１１】ＣＰＵ１１が例えばメモリ１２にリード／
ライトのアクセスをする場合、ＣＰＵ１１からの論理ア
ドレスがＣＰＵ１１の内部のＭＭＵ１１０の変換テーブ
ルによりアドレス変換されて物理アドレスとしてアドレ
スバス１４上に出力される。メモリ１２では、アドレス
バス１４のアドレス信号から自領域のアクセスかどうか
の判定をして、もし自領域のアクセスであることが判別
できると、データバス１５のゲートを開き、必要であれ
ば、メモリ１２が準備ＯＫであることを示すＡＣＫ信号
をＣＰＵ１１へ伝達する。その後、ＣＰＵ１１はデータ
バス１５経由で、メモリ１２に対してリード／ライトの
動作を行なう。ＣＰＵ１１が、周辺装置インタフェース
１３に接続された周辺装置にアクセスする場合も、ほぼ
同様である。
ライトのアクセスをする場合、ＣＰＵ１１からの論理ア
ドレスがＣＰＵ１１の内部のＭＭＵ１１０の変換テーブ
ルによりアドレス変換されて物理アドレスとしてアドレ
スバス１４上に出力される。メモリ１２では、アドレス
バス１４のアドレス信号から自領域のアクセスかどうか
の判定をして、もし自領域のアクセスであることが判別
できると、データバス１５のゲートを開き、必要であれ
ば、メモリ１２が準備ＯＫであることを示すＡＣＫ信号
をＣＰＵ１１へ伝達する。その後、ＣＰＵ１１はデータ
バス１５経由で、メモリ１２に対してリード／ライトの
動作を行なう。ＣＰＵ１１が、周辺装置インタフェース
１３に接続された周辺装置にアクセスする場合も、ほぼ
同様である。
【００１２】図１は本発明の解析装置の一実施例の構成
図であり、図２の解析対象のＣＰＵに適用した場合を示
したものである。図１において、ＣＰＵ付加部１は、Ｃ
ＰＵ１１の各端子とアドレスバス１４、データバス１
５、その他の制御信号線との間に挿入され、ＣＰＵ１１
の各端子の情報を取り出して捕捉メモリ部１３へ転送す
る回路である。変換テーブル転送部２はＭＭＵ１１０の
変換テーブル情報を保持して、捕捉メモリ部１３へ転送
する回路である。捕捉メモリ部３は、ＣＰＵ付加部１や
変換テーブル転送部２からの情報を逐次保持するメモリ
である。解析部４は、捕捉メモリ部３の情報を解析し
て、ＣＰＵ１１の論理アドレス上の動作追跡を行う装置
である。表示部５は、解析部４での解析結果をオペレー
タに理解しやすい形に表示するものである。
図であり、図２の解析対象のＣＰＵに適用した場合を示
したものである。図１において、ＣＰＵ付加部１は、Ｃ
ＰＵ１１の各端子とアドレスバス１４、データバス１
５、その他の制御信号線との間に挿入され、ＣＰＵ１１
の各端子の情報を取り出して捕捉メモリ部１３へ転送す
る回路である。変換テーブル転送部２はＭＭＵ１１０の
変換テーブル情報を保持して、捕捉メモリ部１３へ転送
する回路である。捕捉メモリ部３は、ＣＰＵ付加部１や
変換テーブル転送部２からの情報を逐次保持するメモリ
である。解析部４は、捕捉メモリ部３の情報を解析し
て、ＣＰＵ１１の論理アドレス上の動作追跡を行う装置
である。表示部５は、解析部４での解析結果をオペレー
タに理解しやすい形に表示するものである。
【００１３】ＣＰＵ１１がメモリ１２や周辺装置インタ
フェース１３にリード／ライトのアクセスをする場合、
ＣＰＵ１１からの論理アドレスがＭＭＵ１１０の変換テ
ーブルによりアドレス変換されて、物理アドレスとして
アドレスバス１４上に出力され、その後、ＣＰＵ１１は
データバス経由で、メモリ１２や周辺装置インタフェー
ス１３に対してリード／ライト動作を実行する。このと
きのＣＰＵ１１の各端子の信号が、ＣＰＵ付加部１を介
して取り出され、一定時間の間、サンプリングされ、そ
の結果が捕捉メモリ部３に転送される。ＣＰＵ付加部１
は、ＣＰＵの端子すべての信号を捕捉することができる
ようなソケットで実現できる。また、捕捉メモリ部３
は、各端子のサンプリング・データをメモリに格納する
ために、高速なシリアルパラレル変換器と高速なスタテ
ィクメモリによって構成できる。
フェース１３にリード／ライトのアクセスをする場合、
ＣＰＵ１１からの論理アドレスがＭＭＵ１１０の変換テ
ーブルによりアドレス変換されて、物理アドレスとして
アドレスバス１４上に出力され、その後、ＣＰＵ１１は
データバス経由で、メモリ１２や周辺装置インタフェー
ス１３に対してリード／ライト動作を実行する。このと
きのＣＰＵ１１の各端子の信号が、ＣＰＵ付加部１を介
して取り出され、一定時間の間、サンプリングされ、そ
の結果が捕捉メモリ部３に転送される。ＣＰＵ付加部１
は、ＣＰＵの端子すべての信号を捕捉することができる
ようなソケットで実現できる。また、捕捉メモリ部３
は、各端子のサンプリング・データをメモリに格納する
ために、高速なシリアルパラレル変換器と高速なスタテ
ィクメモリによって構成できる。
【００１４】上記ＣＰＵ付加部１がＣＰＵ１１の各端子
情報を一定時間、捕捉メモリ部１３に転送していると同
時に、ＣＰＵ１１の内部のＭＭＵ１１０に設定されてい
る変換テーブル情報を、変換テーブル転送部２から同一
時間の間、捕捉メモリ部３に転送する。変換テーブル転
送部２は、ＣＰＵ１１がＭＭＵ１１０の変換テーブルに
変換情報を設定するアクセスだけを監視することで、最
新の変換テーブル情報のコピーを保持することが可能で
ある。また、一定時間おきにＣＰＵ１１の内部バスをバ
スリクエストにより獲得して、ＣＰＵ１１の内部のＭＭ
Ｕ部１１０の変換テーブルを読み出すことによっても実
現できる。
情報を一定時間、捕捉メモリ部１３に転送していると同
時に、ＣＰＵ１１の内部のＭＭＵ１１０に設定されてい
る変換テーブル情報を、変換テーブル転送部２から同一
時間の間、捕捉メモリ部３に転送する。変換テーブル転
送部２は、ＣＰＵ１１がＭＭＵ１１０の変換テーブルに
変換情報を設定するアクセスだけを監視することで、最
新の変換テーブル情報のコピーを保持することが可能で
ある。また、一定時間おきにＣＰＵ１１の内部バスをバ
スリクエストにより獲得して、ＣＰＵ１１の内部のＭＭ
Ｕ部１１０の変換テーブルを読み出すことによっても実
現できる。
【００１５】捕捉メモリ部３に一定時間捕捉されたＣＰ
Ｕ端子情報と変換テーブル設定情報は、捕捉を終了後、
解析部４によって解析処理が行われる。解析部４は、マ
イクロプロセッサ上のプログラム制御で実現できる。解
析部４で解析されたものは、表示部５で表示される。こ
の表示部５上には、解析部４での解析結果を受けて、Ｃ
ＰＵ１１の論理アドレス上の動作内容を表示することが
できる。表示部５は、ディスプレィ出力装置やキーボー
ドなどの入力装置で構成される。
Ｕ端子情報と変換テーブル設定情報は、捕捉を終了後、
解析部４によって解析処理が行われる。解析部４は、マ
イクロプロセッサ上のプログラム制御で実現できる。解
析部４で解析されたものは、表示部５で表示される。こ
の表示部５上には、解析部４での解析結果を受けて、Ｃ
ＰＵ１１の論理アドレス上の動作内容を表示することが
できる。表示部５は、ディスプレィ出力装置やキーボー
ドなどの入力装置で構成される。
【００１６】図３は、本実施例におけるアドレス変換操
作を説明するものである。図３は、ある一時刻に、ＣＰ
Ｕ１１の各端子からＣＰＵ付加部１に入力されたＣＰＵ
の物理メモリ空間と変換テーブル転送部２によって転送
された変換テーブル情報、及び、論理メモリ空間を示し
ている。
作を説明するものである。図３は、ある一時刻に、ＣＰ
Ｕ１１の各端子からＣＰＵ付加部１に入力されたＣＰＵ
の物理メモリ空間と変換テーブル転送部２によって転送
された変換テーブル情報、及び、論理メモリ空間を示し
ている。
【００１７】メモリは、大きさが１０００Ｈのページ単
位で管理されているものとすると、物理空間１０００Ｈ
から１ＦＦＦＨのページＡの空間、物理空間２０００Ｈ
から２ＦＦＦＨのページＢの空間、物理空間３０００Ｈ
から３ＦＦＦＨのページＣの空間が、それぞれ割り当て
られており、論理メモリ空間との対応を示すそれぞれの
変換情報（物理アドレスと論理アドレスの表）が変換テ
ーブルに格納されている。この変換情報を参照すると、
物理空間１０００Ｈから１ＦＦＦＨのページＡの空間
が、論理メモリ空間１００００Ｈから１０ＦＦＦＨへ、
物理空間２０００Ｈから２ＦＦＦＨのページＢの空間
が、論理メモリ空間５０００Ｈから５ＦＦＦＨへ、物理
空間３０００Ｈから３ＦＦＦＨのページＣの空間が、論
理メモリ空間７０００Ｈから７ＦＦＦＨへ、それぞれ変
換されることがわかる。
位で管理されているものとすると、物理空間１０００Ｈ
から１ＦＦＦＨのページＡの空間、物理空間２０００Ｈ
から２ＦＦＦＨのページＢの空間、物理空間３０００Ｈ
から３ＦＦＦＨのページＣの空間が、それぞれ割り当て
られており、論理メモリ空間との対応を示すそれぞれの
変換情報（物理アドレスと論理アドレスの表）が変換テ
ーブルに格納されている。この変換情報を参照すると、
物理空間１０００Ｈから１ＦＦＦＨのページＡの空間
が、論理メモリ空間１００００Ｈから１０ＦＦＦＨへ、
物理空間２０００Ｈから２ＦＦＦＨのページＢの空間
が、論理メモリ空間５０００Ｈから５ＦＦＦＨへ、物理
空間３０００Ｈから３ＦＦＦＨのページＣの空間が、論
理メモリ空間７０００Ｈから７ＦＦＦＨへ、それぞれ変
換されることがわかる。
【００１８】図３の状態で、ＣＰＵ１１が物理メモリ１
１００Ｈにライトする命令を実行したとすると、これ
は、論理メモリ１０１００Ｈにライトする命令として、
解析部４で解析が行われ、これが表示部５でディスプレ
ィなどに表示されることになる。
１００Ｈにライトする命令を実行したとすると、これ
は、論理メモリ１０１００Ｈにライトする命令として、
解析部４で解析が行われ、これが表示部５でディスプレ
ィなどに表示されることになる。
【００１９】このように、変換テーブルを管理するＭＭ
Ｕ部がＣＰＵに内蔵された形のＣＰＵであっても、本解
析装置により論理アドレスでの解析ができるために、解
析効率が向上する。
Ｕ部がＣＰＵに内蔵された形のＣＰＵであっても、本解
析装置により論理アドレスでの解析ができるために、解
析効率が向上する。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
仮想アドレスを使用するオペレーティングシステム上の
プログラムを解析をする場合で、ＣＰＵが内部に変換テ
ーブルを管理するＭＭＵの機能を持つ場合、従来の論理
アドレスメモリのみの動作しか解析することができない
という欠点や、逐一変化するＭＭＵの変換テーブルの内
容を別途調査して論理アドレス上の動作を調べる必要が
あった欠点を解決することができる。
仮想アドレスを使用するオペレーティングシステム上の
プログラムを解析をする場合で、ＣＰＵが内部に変換テ
ーブルを管理するＭＭＵの機能を持つ場合、従来の論理
アドレスメモリのみの動作しか解析することができない
という欠点や、逐一変化するＭＭＵの変換テーブルの内
容を別途調査して論理アドレス上の動作を調べる必要が
あった欠点を解決することができる。
【図１】本発明の一実施例の構成図である。
【図２】解析対象の計算機の構成例を示す図である。
【図３】本発明によりＣＰＵの論理アドレスでの動作解
析を説明するための図である。
析を説明するための図である。
１ ＣＰＵ付加部 ２ 変換テーブル転送部 ３ 捕捉メモリ部 ４ 解析部 ５ 表示部 １１ ＣＰＵ １２ メモリ １３ 周辺装置インタフェース １４ アドレスバス １５ データバス １１０ メモリ管理ユニット（ＭＭＵ）
Claims (1)
- 【請求項１】 中央処理装置（ＣＰＵ）とメモリと周辺
装置インタフェースが相互にアドレスバス、データバス
で接続された計算機において、 ＣＰＵは論理アドレスを物理アドレスに変換するための
変換テーブルを管理するメモリ管理ユニットを内蔵し、
論理アドレスを物理アドレスに変換してアドレスバスに
送出して、メモリや周辺装置インタフェースに対してデ
ータバス経由でリード／ライト動作を行う計算機の動作
解析装置であって、 前記ＣＰＵとアドレスバス、データバスの間に設置さ
れ、ＣＰＵの端子情報を取り出すＣＰＵ付加部と、前記
ＣＰＵ付加部が取り出したＣＰＵの端子情報を一定時間
捕捉して蓄積する捕捉メモリ部と、前記ＣＰＵ内部のメ
モリ管理ユニットの変換テーブル情報を一定時間、前記
捕捉メモリ部に転送する変換テーブル転送部と、 前記捕捉メモリ部の情報について、ＣＰＵ端子情報に含
まれる物理アドレスに対して変換テーブル情報を基にＣ
ＰＵの論理アドレス上の動作を追跡する解析部と、 前記解析部の解析結果を受けて、ＣＰＵの論理アドレス
上の動作内容を表示する表示部と、から構成されること
を特徴とする計算機の動作解析装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5148951A JPH076061A (ja) | 1993-06-21 | 1993-06-21 | 計算機の動作解析装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5148951A JPH076061A (ja) | 1993-06-21 | 1993-06-21 | 計算機の動作解析装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH076061A true JPH076061A (ja) | 1995-01-10 |
Family
ID=15464307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5148951A Pending JPH076061A (ja) | 1993-06-21 | 1993-06-21 | 計算機の動作解析装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH076061A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10528730B2 (en) | 2014-06-26 | 2020-01-07 | Nec Corporation | Analysis device, analysis method, and storage medium in which analysis program is recorded |
-
1993
- 1993-06-21 JP JP5148951A patent/JPH076061A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10528730B2 (en) | 2014-06-26 | 2020-01-07 | Nec Corporation | Analysis device, analysis method, and storage medium in which analysis program is recorded |
| EP3761181A1 (en) | 2014-06-26 | 2021-01-06 | NEC Corporation | Analysis device, analysis method, and storage medium in which analysis program is recorded |
| US11436325B2 (en) | 2014-06-26 | 2022-09-06 | Nec Corporation | Analysis device, analysis method, and storage medium in which analysis program is recorded |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7996686B2 (en) | Branch trace methodology | |
| EP2284715A2 (en) | Microprocessor systems | |
| JP2695017B2 (ja) | データ転送方式 | |
| US6484273B1 (en) | Integrated EJTAG external bus interface | |
| JPH11259383A (ja) | Ｒａｓ情報取得回路及びそれを備えた情報処理システム | |
| US7568185B1 (en) | Mechanism for program-assisted tracing actions | |
| US7356683B2 (en) | System and method for monitoring BIOS messages of remote computers by a local server | |
| JPH076061A (ja) | 計算機の動作解析装置 | |
| US6718405B2 (en) | Hardware chain pull | |
| US20050235049A1 (en) | System and method for monitoring startup processes of remote computers by a local server | |
| CN101169767B (zh) | 访问控制设备及访问控制方法 | |
| CN102421004B (zh) | 电视机软件系统的调试方法及装置 | |
| JP2000339189A (ja) | 不正なメモリアクセスを検出する方法、デバッグ装置および記録媒体 | |
| US9779012B1 (en) | Dynamic and global in-system debugger | |
| JP2578182B2 (ja) | デ−タ処理装置及びデ−タ処理システム | |
| JP2002132743A (ja) | メモリアクセス監視装置、メモリアクセス監視方法およびメモリアクセス監視用プログラムを記録した記録媒体 | |
| CN117421163A (zh) | 设备探测方法、片上系统、计算机设备及存储介质 | |
| CN113360326B (zh) | 调试日志获取方法及设备 | |
| Mink et al. | Operating principles of the PCI bus MultiKron interface board | |
| JP3184099B2 (ja) | ライトキャッシュ装置およびライトキャッシュ回路 | |
| JP2008123130A (ja) | カバレッジ測定方法及び装置、モジュールのトレース方法及び装置 | |
| JPH02126340A (ja) | データ処理システム | |
| CN116226024A (zh) | 一种日志数据处理方法及相关设备 | |
| JP3660173B2 (ja) | 空きバッファ管理方法 | |
| JP3457535B2 (ja) | プロセッサ間通信装置 |