JPH0433361A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH0433361A
JPH0433361A JP2138417A JP13841790A JPH0433361A JP H0433361 A JPH0433361 A JP H0433361A JP 2138417 A JP2138417 A JP 2138417A JP 13841790 A JP13841790 A JP 13841790A JP H0433361 A JPH0433361 A JP H0433361A
Authority
JP
Japan
Prior art keywords
transistor
circuit
reactor
hybrid integrated
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2138417A
Other languages
English (en)
Other versions
JP2693016B2 (ja
Inventor
Katsumi Okawa
大川 克美
Hisashi Shimizu
清水 永
Hirobumi Kikuchi
博文 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP13841790A priority Critical patent/JP2693016B2/ja
Publication of JPH0433361A publication Critical patent/JPH0433361A/ja
Application granted granted Critical
Publication of JP2693016B2 publication Critical patent/JP2693016B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Networks Using Active Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は電力アクティブ・フィルタを絶縁金属基板上に
実装する混成集積回路装置に関し、詳細には、スイッチ
ング動作に基づく絶縁金属基板から外部構造への漏れ電
流が抑制されるアクティブ−フィルタを実装した混成集
積回路装置に関する。
(ロ)従来の技術 近年、整流電源のノイズ対策の点からアクティブ・フィ
ルタが注目されている。−船釣なアクティブ・フィルタ
を第6図を参照して説明する。
アクティブ・フィルタはダイオードD1〜D4からなる
ブリッジ整流回路、このブリッジ整流回路の又流入力端
子と電圧V 66で示される商用交流電源間に接続され
るリアクタし、ブリッジ整流回路の対の直流出力端子間
に並列接続されるトランジスタQ、ブリッジ整流回路の
直流出力を平滑するコンデンサC1、ブリッジ整流回路
の直流出力端子と平滑コンデンサC6間に接続されるダ
ンパ・ダイオードD5から回路構成される。なお、トラ
ンジスタQの動作を制御するための通常、1.5KH2
以上の周波数の制御パルスφを出力する制御回路は省略
されている。
次に、このアクティブ・フィルタの動作を説明する。
商用交流のりアクタL側が正となる半周期においては、
トランジスタQがハイレベルの制御パルスφによりオン
する間、リアクタし一ダイオードDI )ランジスタQ
−ダイオードD4により閉回路を形成してリアクタしに
電流が流れ、また商用交流のリアクタし側が負となる半
周期においては、トランジスタQがオンする間、ダイオ
ードD2−トランジスタQ−ダイオードD3−リアクタ
しにより閉回路を形成し同様にリアクタLに電流が流れ
る。そして、制御パルスφがローレベルになりトランジ
スタQがオフすると、先の2つの閉回路が開路されてリ
アクタしに逆起電力が発生する。この逆起電力は商用交
流と同位相であるため、トランジスタQがオフする間に
おいて、リアクタLの逆起電力と商用交流の電圧が加算
された電圧がブリッジ整流回路に人力され、この整流圧
力がダンパ・ダイオ−F D sを順バイアスして平滑
コンデンサC1に充電される。
従来では、このアクティブ・フィルタをディスクリート
部品により構成していたが、各ディスクリート部品間の
配線が長くなり、その配線のインダクタンス成分により
新たなスイッチングノイズを誘導していた。このため、
大きなシールド構造内にアクティブ・フィルタを収容す
る必要が生じ、電源装置の縮小の要求に充分に応えるこ
とができなかった。
そこで、本件発明者はこのアクティブ−フィルタを絶縁
金属基板上に実装した混成集積回路装置を特願昭63−
2580号で従業した1次に第7図を参照してこの混成
集積回路装置を説明する。
即ち、アルミニウム等の金属基板(40)の両表面を陽
極酸化して形成した絶縁酸化膜(42)で被覆し、この
一方の絶縁酸化膜(42)上にエポキシ等の絶縁樹脂層
(46)を介して銅箔の回路パターン(48)が形成さ
れる。そして、この回路パターン(48)上にダイオー
ドD、〜D4およびD5、トランジスタQ、さらには制
御回路を構成する回路部品をチップ形状で表面実装して
、極めて小型のアクティブフィルタが実現されている。
なお、第7図から明らかなように、回路パターン(48
)のうち、グランド・パターンは絶縁酸化膜(42)お
よび絶縁樹脂層(46)による浮遊容量を除去する目的
で、絶縁酸化膜(42)下の金属基板とボンディングワ
イア(54)で接続されている。
斯る混成集積回路装置を電子機器へ組み込む場合、金属
基板(40)の裏面の絶縁酸化膜(42)をシャーシに
当接させて放熱性のよい構造で実装されるのが普通であ
る。従って、この構造では金属基板(40)と電子機器
のシャーシ間で少なくとも絶縁酸化膜(42)を誘電体
とする浮遊容量C,(第8図参照)が金属基板(40)
の全面にわたり生ずる。
(ハ)発明が解決しようとする課題 しかしながら、上記した混成集積回路装置は、アクティ
ブ フィルタのトランジスタQのエミッタ電位が高周波
で大きく変動し、これが絶縁金属基板を介して電子機器
のシャーシにノイズとして流出するという絶縁金属基板
を用いたことによる特有の問題を有する。
この問題点の原因を第8図(A)(B)を参照して説明
する。
第8図(A)は商用交流のリアクタL側が正となる半周
期での混成集積回路装置の等価回路を示している。正の
半周期においては、リアクタL〜ダイオードD、−トラ
ンジスタQ−ダイオードD4により閉回路が形成され、
リアクタLがトランジスタQのコレクタ負荷となる位置
にある。
これに対し、第8図(B)は商用交流のりアクタL側が
負となる半周期での混成集積回路装置の等価回路を示し
ている。負の半周期においては、ダイオードD2−トラ
ンジスタQ−ダイオードD3−リアクタしにより閉回路
が形成され、リアクタLがトランジスタQのエミッタ負
荷となる。
これから明らかなように、正の半周期(第8図(A))
では、トランジスタQのコレクタ電位が平滑コンデンサ
C4の充電電圧とグランド電位間を制御パルスφの周波
数でスイッチングするように変化する。なお、エミッタ
電位はグランド電位を維持する。しかし、負の半周期(
第8図(B))では、リアクタLがトランジスタQのエ
ミッタ負荷となるため、エミッタ電位は平滑コンデンサ
C7の充電電圧とグランド電位間を制?11)<ルスφ
の周波数でスイッチングするように変化する。
混成集積回路装置のグランド・パターンとアルミニウム
基板(40)とはボンディングワイア(54)で接続さ
れているので、前記負の半周期においては、アルミニウ
ム基板(40)の電位が平滑コンデンサC6の充電電圧
とグランド電位間を制御パルスφの周波数でスイッチン
グするように変化する。
Cれがアルミニウム基板(40)と電子機器のシ士−シ
間に形成される浮遊容量C2を介して電子機器のシャー
シにスイッチング・ノイズとして流出する。
(ニ)問題点を解決するための手段 本発明は斯る問題点に鑑みてなされ、整流回路の圧力端
とスイッチング素子間にリアクタを接続する回路構成の
アクティブ・フィルタを絶縁金属基板上に実装すること
により、従来の問題点を大幅に改善した混成集積回路装
置を実現するものである。
(ホ)作用 整流回路の直流出力端にリアクタを接続し、リアクタの
他端をスイッチング素子によって断続的に接地する回路
構成のアクティブ フィルタを混成集積回路装置化した
ため、商用交流の如何なる位相においても、リアクタが
トランジスタのコレクタ負荷として働き、グランド・パ
ターンへの高周波スイッチング電圧の印加がなくなる。
従って、グランド−パターンと接続された金属基板にも
高周波スイッチング電圧の印加がなくなって、この混成
集積回路装置の実装構造に原因する浮遊容量を介しての
スイッチングノイズの外部流出ヲ防止できる。
くべ)実施例 第1図に本発明に採用する特徴的なアクティブ・フィル
タの回路構成を示す。
このアクティブ フィルタは、同図に示されるように、
ダイオードD1〜D4からなるブリッジ整流回路、本発
明の特徴であるブリッジ整流回路の正の直流出力端に一
端が接続されるリアクタし、このリアクタLの他端とグ
ランド間にコレクタ、エミッタがそれぞれ接続されるト
ランジスタQ、、このトランジスタQ。のコレクタにア
ノードが接続されるダンパ ダイオードD5、このダン
パ・ダイオードD5のカソードとグランド間に接続され
る平滑コンデンサC4およびトランジスタQoのベース
に制御パルスφを供給する制御回路COMから構成され
る。
制御回路COMの主回路はマイクロコンピュタにより構
成されて、15KHz以上の周波数の制御パルスφを出
力している。また、図示されていないが、この制御回路
COMは負荷電流の大きさを検知して制御パルスφの周
波数により、あるいはデユーティによりフィードバック
制御を行い、さらには基板温度およびトランジスタQ。
のエミッタ電流を計測してアクティブ−フィルタが熱的
に暴走しないような制御も行う、なお、本実施例の制御
回路COMにはマイクロコンピュータが使用されたが、
その他として、コンパレータ、オペアンプ等の周知の回
路構成によっても所定の制御を行うことができることは
説明するまでもない。
トランジスタQ。は図示のバイポーラ構造のトランジス
タに限定されるものではなく、パワーMOSトランジス
タ、SIT、IGBT等、高速動作が可能な他の素子に
変更することができる。また、整流回路も図示のブリッ
ジ整流回路に限定されるものではなく、周知のあらゆる
方式の整流回路を使用することができる。
次に、第2図を参照して上記構成されるアクティブ・フ
ィルタの動作を説明する。
商用交流のダイオードD1とD2の接続点電位が正とな
る半周期では、制御回路COMから出力される15KH
z以上の周波数の制御パルスφがハイレベルのときトラ
ンジスタQ。がオンし、ダイオードD1−リアクタL−
トランジスタQ。−ダイオードD4の閉回路が形成され
てリアクタLに電流lLが流れる。そして、制御パルス
φがローレベルのときトランジスタQ。がオフして先の
閉回路が開路されると、リアクタしはそれ以前の電気的
状態を持続させようとして逆起電力を発生する。このリ
アクタLの逆起電力とブリッジ整流回路出力とが加算さ
れた電圧はコンデンサ入力型の整流回路に比較して長い
期間において平滑コンデンサC4の充電電圧を上回り、
ダンパ・ダイオードD5を介して平滑コンデンサC4を
充電する。
また、商用交流のダイオードD、とD2の接続点電位が
負となる半周期では、制御パルスφがハイレベルのとき
トランジスタQ。がオンし、ダイオードD3−リアクタ
L−)ランジスタQ。−ダイオードD2の閉回路が形成
されてリアクタしに電流lLが流れる。そして、制御パ
ルスφがローレベルとなってトランジスタQ。がオフし
、先の閉回路が開路されると、先と同様にリアクタしに
逆起電力を生じ、逆起電力とブリッジ整流回路出力とが
加算された電圧により平滑コンデンサc6が充電される
第3図(A)(B)を参照してさらに詳細に説明する。
第3図(A)は商用交流のダイオードD、とD2の接続
点電位が正となる半周期での混成集積回路装置の等価回
路を示している。この正の半周期においては、ダイオー
ドD1−リアクタL−)ランジスタQ。−ダイオードD
4により閉回路が形成され、リアクタLがトランジスタ
Q。のコレクタ負荷となる位置にある。
これに対して、第3図(B)は商用交流のダイオードD
1とD2の接続点電位が負となる半周期での混成集積回
路装置の等価回路を示している。負の半周期においては
、ダイオードD2−リアクタL−トランジスタQ。−ダ
イオードD3により閉回路が形成され、リアクタしは正
の半周期と同様にトランジスタQ。のコレクタ負荷とな
っている。
従って、このアクティブ・フィルタの回路構成によれば
、商用交流の正の半周期でも、負の半周期でも常にリア
クタしはトランジスタQ。のコレクタ側に挿入されるの
で、トランジスタQ。のエミッタ電位は常にグランド電
位に安定する。
第4図を参照し、上記したアクティブ・フィルタを、リ
アクタしおよび平滑コンデンサC4を除いて、絶縁金属
基板に実装した実施例の具体構造を説明する。
斜線が施された回路パターンはグランド・パターンであ
り、回路基板はそのグランド−パターンの一部により、
図面の格上半分の空白部分に対応する小信号回路ブロッ
クと図面の下半分に対応する大電流回路ブロックに2分
割される0本実施例では小信号回路ブロックから大電流
回路ブロックに供給される制御パルスφの配線、あるい
は大電流回路ブロックから小信号回路ブロックへ供給さ
れるトランジスタQ。のエミッタ電位の配線は前記グラ
ンド パターンの一部を迂回するように形成されている
が、これに限定されるものではなく、例えば、トランジ
スタQ。のエミッタ電位の配線は小信号ブロックの所定
の位置ヘボンディングワイアによって接続(ジャンピン
グワイア接続)してもよい。
さらに、このグランド・パターンは高周波、大電流が流
れるトランジスタQ。のエミッタに最も近い位置でアル
ミニウム基板にボンディングワイアWで接続されて、ア
ルミニウム基板電位をグランド・パターン電位と等電位
にしている。
大電流回路ブロックには、ブリッジ整流回路を構成する
ダイオードD1〜D4、ダンパ・ダイオードD5、トラ
ンジスタQ0がヒートシンクを介して表面実装され、さ
らにトランジスタQ。のエミッタ電流を制限し、またそ
の値を計測するための工ミッタ抵抗Rが形成される。こ
れら素子は先の小信号回路ブロックと大電流回路ブロッ
クを分割するグランド・パターン部に大電流が流れない
ようにそれぞれ配置される。大電流回路ブロックと外部
回路とを接続する外部リード端子と小信号ブロックの外
部リード端子は互いの結合が疎になるように回路基板の
相対する周端辺に配置される。
また、外部接続される平滑コンデンサcdとダンパ・ダ
イオードD5の距離は平滑コンデンサcdの充放電能に
大きく影響するため、ダンパ・ダイオードD、は第4図
にV゛で示す端子に近接して配置される。また、同様な
理由によりこの■“で示す端子とグランド端子GNDは
隣接配置される。
なお、第4図に示される混成集積回路装置の断面構造は
第7図と共通であるので説明は省略する。
斯上した本発明の混成集積回路装置は、放熱性を考慮し
て電子機器のシャーシに絶縁金属基板の裏面を当接させ
て取り付けられる。このために絶縁金属基板の金属基板
とシャーシ間には浮遊容量CPが第3図に示す如く介在
する構造となる。しかし、金属基板はグランド・パター
ン(第4図斜線部)とボンディング・ワイアWで接続さ
れているのでグランド・パターンの電位と同じになる。
本発明によれば、グランド パターン、即ちトランジス
タQ。のエミッタ電位は前述した々Dくグランド電位に
安定しているので、この浮遊容量C3を介して商用交流
の負の半周期でスイッチングノイズがシャーシに流出す
るおそれがなくなる。
第5図に実施例の変形例の回路図を示す。
先の実施例の制御回路COMはインバータ回路を制御す
るための多相のパルスを出力する機能を備え、その多相
のパルスを混成集積回路装置から外部出力するものであ
る。斯る混成集積回路装置は比較的小規模に構成できる
利点を有する反面で、多相のパルスを外部出力するため
の多数の端子を必要とする欠点を有する。
これに対し、変形例はトランジスタQ1〜Q6から構成
される3相のインバータ回路をも単一の回路基板に実装
し、回路基板に形成された回路パターンを介して制御回
路COMからトランジスタQ、〜Q6のベースに多相の
パルスが人力される。
これにより、端子数が削減されると共にアクティブ フ
ィルタとインバータ回路間の配線へのノイズの混入の防
止が図られる。
(ト)発明の効果 以上述べたように本発明の混成集積回路装置によれば、 (1)アクティブ・フィルタのトランジスタのエミッタ
の電位が高周波においてグランド電位にあるため、混成
集積回路装置の金属基板から電子機器のシャーシへのス
イッチングノイズの流出のおそれがなく、極めて小型の
アクティブ・フィルタを実装した混成集積回路装置が実
現できる。
(2)大電流回路と制御回路がグランド パターンで分
割されるため、大電流回路で発生するノイズから制御回
路が遮蔽される。
(3)混成集積回路装置化によりアクティブ・フィルタ
を構成する素子間配線が短くなるため、配線インダクタ
ンスに起因するノイズが抑制される。
(4)回路基板として絶縁金属基板を使用するため、配
線パターンと金属製の基板間に比較的大きな浮遊容量が
形成されて高調波ノイズをその発生個所の直近で速やか
に減衰させることができる。
(5)回路基板として絶縁金属基板を使用するため放熱
特性が良好であり、もってアクティブ フィルタを小型
に構成することができる。
(6)回路基板として絶縁金属基板を使用するため、混
成集積回路装置から外部への不要輻射を抑制することが
できる。
【図面の簡単な説明】
第1図は本発明に採用するアクティブ フィルタを説明
する回路図、第2図はアクティブ・フィルタの動作波形
図、第3図(A)(B)は本発明のトランジスタのエミ
ッタ電位変化を説明する図であって、それぞれ商用交流
の各半周期の等価回路図、第4図は実施例の平面図、第
5図は変形例の回路図、第6図は従来例のアクティブ・
フィルタの回路図、第7図は回路基板の断面図、第8図
(A>(B)は従来例のトランジスタのエミッタ電位変
化を説明する図であって、それぞれ商用交流の各半周期
の等価回路図である。 L・・・リアクタ、  D1〜D5・・ダイオード、c
d・・平滑コンデンサ、 Q、・・・トランジスタ、C
OM・・・制御回路。

Claims (5)

    【特許請求の範囲】
  1. (1)絶縁金属基板の回路パターン上に、アクティブ・
    フィルタを構成する整流回路、スイッチング素子、前記
    スイッチング素子より充電電圧を取り出すダイオードと
    を少なくとも実装した混成集積回路装置において、 整流回路の直流出力端子とスイッチング素子間にリアク
    タを接続し、前記ダイオードの出力側に充電用のコンデ
    ンサを接続し、さらに回路パターンのグランド・パター
    ンと金属基板とを接続する接続部を設けたことを特徴と
    する混成集積回路装置。
  2. (2)前記絶縁金属基板はアルミニウム基板の表面を陽
    極酸化して形成した酸化膜で被覆されていることを特徴
    とする請求項1記載の混成集積回路装置。
  3. (3)前記整流回路をブリッジ整流回路で構成したこと
    を特徴とする請求項1記載の混成集積回路装置。
  4. (4)前記スイッチング素子をバイポーラトランジスタ
    、MOSトランジスタ、SIT、あるいはIGBTで構
    成したことを特徴とする請求項1記載の混成集積回路装
    置。
  5. (5)前記接続部がボンディングワイアで形成される請
    求項1記載の混成集積回路装置。
JP13841790A 1990-05-30 1990-05-30 混成集積回路装置 Expired - Fee Related JP2693016B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13841790A JP2693016B2 (ja) 1990-05-30 1990-05-30 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13841790A JP2693016B2 (ja) 1990-05-30 1990-05-30 混成集積回路装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP11867297A Division JP3239082B2 (ja) 1997-04-23 1997-04-23 混成集積回路装置
JP9118674A Division JP2804753B2 (ja) 1997-04-23 1997-04-23 混成集積回路装置

Publications (2)

Publication Number Publication Date
JPH0433361A true JPH0433361A (ja) 1992-02-04
JP2693016B2 JP2693016B2 (ja) 1997-12-17

Family

ID=15221480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13841790A Expired - Fee Related JP2693016B2 (ja) 1990-05-30 1990-05-30 混成集積回路装置

Country Status (1)

Country Link
JP (1) JP2693016B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017112784A (ja) * 2015-12-18 2017-06-22 三菱電機株式会社 高周波整流回路
WO2022196443A1 (ja) * 2021-03-17 2022-09-22 ヤマハ株式会社 D級増幅器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2810488B2 (ja) 1990-05-30 1998-10-15 三洋電機株式会社 混成集積回路装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017112784A (ja) * 2015-12-18 2017-06-22 三菱電機株式会社 高周波整流回路
WO2022196443A1 (ja) * 2021-03-17 2022-09-22 ヤマハ株式会社 D級増幅器

Also Published As

Publication number Publication date
JP2693016B2 (ja) 1997-12-17

Similar Documents

Publication Publication Date Title
EP1097505B1 (en) Modular apparatus for regulating the harmonics of current drawn from power lines
US5321299A (en) Hybrid integrated circuit device
US8228152B2 (en) Transforming device of power source and transformer thereof
JP3274123B2 (ja) 単相コンバータ回路
JP3239082B2 (ja) 混成集積回路装置
JPH0433361A (ja) 混成集積回路装置
JPH06101636B2 (ja) 半導体装置
JP2664523B2 (ja) 混成集積回路装置
JP3087752B1 (ja) マグネトロンの駆動電源
JP2804753B2 (ja) 混成集積回路装置
JP2693017B2 (ja) 混成集積回路装置
JP2693018B2 (ja) 混成集積回路装置
JP5516623B2 (ja) 電力変換装置
JP2810488B2 (ja) 混成集積回路装置
JP2001144248A (ja) 半導体モジュール
JP4487682B2 (ja) コンデンサとその設置方法
JPH02307365A (ja) 電源装置
KR20070118926A (ko) 역률 보상 회로 및 이를 이용한 역률 보상 모듈
JP2008236855A (ja) 電力変換装置
JPH0584187U (ja) 降圧型スイッチング電源装置
JPH0435039A (ja) 混成集積回路装置
JPH04178177A (ja) 電力変換装置
JPH06178553A (ja) 電源装置
JPH06335245A (ja) 絶縁形スイッチング電源
JPH08322263A (ja) インバータ装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees