JPH0584187U - 降圧型スイッチング電源装置 - Google Patents

Abstract

(57)【要約】 【目的】 配線インダクタンスを低減する。 【構成】 ヒートシンク２と３、及び電解コンデンサ５
を、配線長が最短となるよう配置する。ヒートシンク２
のＭＯＳＦＥＴモジュール１載置面とヒートシンク３の
バラスト抵抗４載置面を対向させ、電解コンデンサ５の
端子をこれらの側に向ける。 【効果】 配線長が短くなるため配線インダクタンスが
低下し、跳ね上がり電圧が低下する。スナバ回路の損失
を減少させることができ、高周波のスイッチング電源が
得られる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、降圧型スイッチング電源装置、特に配線長の短縮手段に関する。

【０００２】

【従来の技術】

図４には、降圧型スイッチング電源装置、特にそのインバータ部の構成が示さ れている。この図に示されるインバータ部は負荷抵抗Ｒ_Ｌに直流電圧を供給する 回路であり、従来公知の原理で動作する。Ｒ，Ｓ，Ｔ端子に接続された三相全波 整流回路Ｄ１は整流用ダイオードブリッジとして構成されており、その出力は電 解コンデンサＣ１に印加される。スイッチングトランジスタＱ１としてはＭＯＳ ＦＥＴが用いられており、このスイッチングトランジスタＱ１と共にＭＯＳＦＥ Ｔモジュールを構成するフライフォイールダイオードＤ２はバラスト抵抗Ｒ２と 直列に接続され、さらにこれらは電解コンデンサＣ１と並列に接続されている。 負荷抵抗Ｒ_Ｌに並列接続される平滑用コンデンサＣ２はフィルムコンデンサであ る。なお、図中Ｌ１及びＬ２で示されるのは配線インダクタンスであり、Ｌ３は コンデンサＣ２とともに平滑用フィルタを構成するチョークコイルである。そし て、ダイオードＤ３、コンデンサＣ３及び放電抵抗Ｒ３はスナバ回路を構成する 。スナバ回路はスイッチングトランジスタＱ１のドレイン・ソース間に加わる過 電圧（スイッチングトランジスタＱ１オフ時の跳ね上がり電圧）を吸収するため の回路である。図５は、実装方法の一例を示す図である。この図に示される様に 、従来は、取付板１０上に上記の各部品を平面的に単一基板上に配列することが 一般的に行われていた。

【０００３】

【考案が解決しようとする課題】

しかし、このような実装方法では、スナバ回路において無視できない程度の損 失が生じてしまう。例えば、１０ｋＨｚインバータのスナバ回路では約７Ｗの消 費電力、２４０ｋＨｚインバータのそれでは１６８Ｗとなる。スナバ回路におけ る損失は、概ね配線インダクタンスとスイッチング周波数によって定まるから、 高周波でスイッチングを行う降圧型スイッチング電源装置において低損失化を図 るためには、配線インダクタンスを低減しなければならない。

【０００４】 降圧型スイッチング電源装置において、スナバ回路の損失が配線インダクタン スに依存する理由は次のようなものである。まず、図６及び図７において、時刻 ｔ_０〜ｔ_１はスイッチングトランジスタＱ１がオン、時刻ｔ_１〜ｔ_２は電流を遮 断しつつある過渡状態、時刻ｔ_２以降はスイッチングトランジスタＱ１がオフの 期間、時刻ｔ_３〜ｔ_４はスイッチングトランジスタＱ１がオフの期間、時刻ｔ_４ 〜ｔ_５は電流ｉ_２を遮断しつつある過渡状態、時刻ｔ_５以降はスイッチングトラ ンジスタＱ１がオンの期間である。スイッチングトランジスタＱ１がオンからオ フに転ずる際、電流経路は図４中のｉ_１からｉ_２に変わる。すると、配線インダ クタンスＬ１，Ｌ２に電圧Ｖｌ１，Ｖｌ２が発生するから、この電圧に直流電源 の電圧（電解コンデンサＣ１の両端の電圧）Ｖｄｃを加えた電圧が、スイッチン グトランジスタＱ１のドレイン・ソース間に加わる。これとは逆にスイッチング トランジスタＱ１がオフからオンに転ずる際は、電流経路がｉ_２からｉ_１に変わ り、配線インダクタンスＬ２に電圧Ｖｌ２が発生する。これは、ダイオードＤ２ のアノード・カソード間電圧となる。このように、配線インダクタンスＬ１，Ｌ ２により生じる過電圧を跳ね上がり電圧という。スナバ回路は、スイッチングト ランジスタＱ１及びダイオードＤ２の絶対最大定格を越えないよう、跳ね上がり 電圧のピークを抑え、コンデンサＣ３に充電された電荷を抵抗Ｒ３により放電す る。したがって、スナバ回路の損失は、配線インダクタンスＬ１，Ｌ２及びスイ ッチング周波数に依存する。

【０００５】 このようなスナバ回路の損失により、設計上、次の２点で不具合が生じる。ま ず、出力をスイッチングトランジスタＱ１の点弧幅で制御しようとする場合、出 力制御に使用可能な周波数帯域はスイッチング周波数の０．１倍程度である。ス ナバ回路の損失の関係上、スイッチング周波数を高く設定できない場合、高速応 答可能なスイッチング電源を実現できなくなる。第２に、電源出力段にはスイッ チングにより生じるリップルを除去するためのＬＣフィルタを設ける。ＬＣフィ ルタの外形寸法は時定数にほぼ比例し、この時定数はスイッチング周波数の０． ２倍程度に通常設定するから、スイッチング周波数が低いと電源外形寸法が大き くなってしまう。本考案は、このような問題を解決することを目的とする。

【０００６】

【課題を解決するための手段】

このような目的を達成するために、本考案は、スイッチングトランジスタ及び フライフォイールダイオードを載置した第１のヒートシンクと、バラスト抵抗を 載置した第２のヒートシンクと、直流電圧が印加される電解コンデンサと、を備 え、スイッチングトランジスタ、フライフォイールダイオード、バラスト抵抗及 び電解コンデンサとの間の配線長が最短となるよう、第１のヒートシンクと第２ のヒートシンクを部材載置面を対向させて配置し、かつ電解コンデンサの端子を 第１のヒートシンク及び第２のヒートシンク側に向け配置したことを特徴とする 。

【０００７】

【作用】

本考案においては、第１のヒートシンクの部材載置面と第２のヒートシンクの 部材載置面とが対向するように配置され、さらに電解コンデンサが、その端子が 第１のヒートシンク及び第２のヒートシンク側に向くよう配置される。この結果 、第１のヒートシンク上のスイッチングトランジスタ及びフライフォイールダイ オードと、第２のヒートシンク上のバラスト抵抗と、電解コンデンサと、の配線 長が最短となる。これにより、配線インダクタンスが減少し、跳ね上がり電圧が 抑制されるため、スナバ回路の損失の低減によるスイッチング電源の高周波化が 可能になる。

【０００８】

【実施例】

以下、本考案の好適な実施例について図面に基づき説明する。図１には、本考 案の一実施例の上面が、図２には正面が、図３には側面が、それぞれ示されてい る。本実施例の構成は、回路図上では図４に示されるものと同様であり、実装方 法が異なるため配線長が短くなり、スナバ回路の損失が低減する点が異なる。

【０００９】 これらの図に示されるように、本実施例では、スイッチングトランジスタ及び ダイオードを内蔵するＭＯＳＦＥＴモジュール１が、ヒートシンク２上に配置さ れている。図では、６個のＭＯＳＦＥＴモジュール１が並列接続されている。ヒ ートシンク２と対向するように配置されたヒートシンク３上にはバラスト抵抗４ が載置されており、各バラスト抵抗４はＭＯＳＦＥＴモジュール１と対向する位 置に配置されている。このバラスト抵抗４はＭＯＳＦＥＴモジュール１中のダイ オードに流れる電流をバランスさせる。電解コンデンサ５は、２個並列に使用さ れており、その端子が、ＭＯＳＦＥＴモジュール１及びバラスト抵抗４に最も近 くなるよう、すなわち配線長が最短となる位置及び姿勢で、配置されている。具 体的には、ＭＯＳＦＥＴモジュール１及びバラスト抵抗４の実装方向と直交する 方向に起立している。図中、６乃至８はフレームであり、図４の回路中配線イン ダクタンスに関連が薄い部材は図１乃至３では示していない。

【００１０】 これらの図のうち図３には、この実施例における配線が示されている。電解コ ンデンサ５の＋端子ａはケーブルｌによりバラスト抵抗４の端子ｂに接続されて おり、バラスト抵抗４の端子ｃはケーブルｍによりダイオードのカソード端子ｄ に接続されている。なお、前述のようにＭＯＳＦＥＴモジュール１はＭＯＳＦＥ Ｔ及びダイオードから構成されている。ＭＯＳＦＥＴモジュール１上において、 ダイオードのアノード端子ｅはケーブルｎによりＭＯＳＦＥＴのドレイン端子ｆ に接続されており、一方ＭＯＳＦＥＴのソース端子ｇはケーブルｏにより電解コ ンデンサ５の−端子ｈに接続されている。電解コンデンサ５の＋端子ａ及び−端 子ｈにはケーブルｑ，ｒを介して直流電源端子ＩＮ＋，ＩＮ−が接続されており 、電解コンデンサ５の＋端子ａにはケーブルｓにより出力端子ＯＵＴ＋が、ＭＯ ＳＦＥＴのドレイン端子ｆにはケーブルｐにより出力端子ＯＵＴ−が、それぞれ 接続されている。

【００１１】 このような配置及び配線とすることにより、本実施例によれば、電解コンデン サ５、ＭＯＳＦＥＴ、ダイオードの間の配線長は約１５０ｍｍとなり、配線イン ダクタンスも従来の約１／３になる。電源出力１５ｋＷ（２５０Ｖ，６０Ａ）、 スイッチング周波数２４０ｋＨｚの降圧型スイッチング電源装置を動作させると 、スナバ回路の損失が５０Ｗ以下となり、十分実用的な値となる。なお、スイッ チング素子としてＩＧＢＴを用いても良く、さらに各素子の使用個数に限定はな い。ヒートシンクは水冷型でも強制空冷型でも良い。

【００１２】

【考案の効果】

以上説明したように、本考案によれば、第１のヒートシンク、第２のヒートシ ンク及び電解コンデンサの配置により、スイッチングトランジスタ、フライフォ イールダイオード、バラスト抵抗及び電解コンデンサの間の配線長が最短となり 、配線インダクタンスの減少、跳ね上がり電圧の抑制、ひいてはスナバ回路の損 失の低減によるスイッチング電源の高周波化が可能になる。さらに、スナバ回路 を構成するコンデンサ、抵抗を小型化でき、平滑用フィルタ回路のチョークコイ ルやコンデンサを小さくできる。加えて、電源出力のフィードバック系の応答周 波数を高く取ることができ、出力のパルス変調周波数を高くすることができる。

【図面の簡単な説明】

【図１】本考案の一実施例に係る降圧型スイッチング電
源装置の実装方法を示す上面図である。

【図２】この実施例の正面図である。

【図３】この実施例の側面図である。

【図４】降圧型スイッチング電源装置の回路図である。

【図５】一従来例に係る降圧型スイッチング電源装置の
実装方法を示す上面図である。

【図６】この従来例の動作を示す図である。

【図７】この従来例の動作を示す図である。

【符号の説明】

１ ＭＯＳＦＥＴモジュール ２，３ ヒートシンク ４ バラスト抵抗 ５ 電解コンデンサ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 スイッチングトランジスタ及びフライフ
   ォイールダイオードを載置した第１のヒートシンクと、 バラスト抵抗を載置した第２のヒートシンクと、 直流電圧が印加される電解コンデンサと、 を備え、 スイッチングトランジスタ、フライフォイールダイオー
   ド、バラスト抵抗及び電解コンデンサの間の配線長が最
   短となるよう、第１のヒートシンクと第２のヒートシン
   クを部材載置面を対向させて配置し、かつ電解コンデン
   サの端子を第１のヒートシンク及び第２のヒートシンク
   側に向け配置したことを特徴とする降圧型スイッチング
   電源装置。