KR20070118926A - 역률 보상 회로 및 이를 이용한 역률 보상 모듈 - Google Patents

역률 보상 회로 및 이를 이용한 역률 보상 모듈 Download PDF

Info

Publication number
KR20070118926A
KR20070118926A KR1020060053238A KR20060053238A KR20070118926A KR 20070118926 A KR20070118926 A KR 20070118926A KR 1020060053238 A KR1020060053238 A KR 1020060053238A KR 20060053238 A KR20060053238 A KR 20060053238A KR 20070118926 A KR20070118926 A KR 20070118926A
Authority
KR
South Korea
Prior art keywords
line
output terminal
switching element
diode
power factor
Prior art date
Application number
KR1020060053238A
Other languages
English (en)
Other versions
KR101278937B1 (ko
Inventor
조병철
서범석
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1020060053238A priority Critical patent/KR101278937B1/ko
Publication of KR20070118926A publication Critical patent/KR20070118926A/ko
Application granted granted Critical
Publication of KR101278937B1 publication Critical patent/KR101278937B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/70—Regulating power factor; Regulating reactive current or power
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Abstract

본 발명의 역률 보상 회로(PFC)는, 교류전압을 발생시키는 전원의 양단인 제1 소스 입력 라인 및 제2 소스 입력 라인과, 부하가 인가되는 제1 출력 라인 및 제2 출력 라인 사이에 배치되는 역률 보상 회로에 있어서, 전원의 제1 소스 입력 라인 및 제2 소스 입력 라인에 각각 연결되는 제1 인덕터 및 제2 인덕터와, 제1 인덕터 및 제2 인덕터에 제1 DC 공급 라인 및 제2 DC 공급 라인을 통해 연결되는 제1 부스트 다이오드 및 제2 부스트 다이오드와, 제1 DC 공급 라인과 제2 출력 라인 사이에 배치되는 제1 스위칭소자와, 제2 DC 공급 라인과 제2 출력 라인 사이에 배치되는 제2 스위칭소자와, 제1 스위칭소자와 제2 인덕터 사이의 제1 DC 리턴 라인에 배치되는 제1 정류 다이오드와, 그리고 제2 스위칭소자와 제1 인덕터 사이의 제2 DC 리턴 라인에 배치되는 제2 정류 다이오드를 포함한다.
역률 보상 회로, 부스트 다이오드, 정류 다이오드, DBC기판

Description

역률 보상 회로 및 이를 이용한 역률 보상 모듈{Circuit and module for correcting a power factor}
도 1은 종래의 능동형 역률 보상 회로를 갖는 전원 공급 회로의 일 예를 나타내 보인 도면이다.
도 2는 본 발명에 따른 역률 보상 회로의 일 예를 나타내 보인 도면이다.
도 3은 도 2의 역률 보상 회로가 집적된 역률 보상 모듈의 내부를 나타내 보인 도면이다.
도 4는 상기 역률 보상 모듈의 외형을 나타내 보인 도면이다.
본 발명은 역률 보상 회로 및 이를 이용한 역률 보상 모듈에 관한 것이다.
일반적으로 역률 보상 회로는 크게 수동형 방식과 능동형 방식으로 나눌 수 있다. 수동형 방식은, 인덕터나 컨덴서를 가지고 역률을 보상하는 방법으로서, 특히 단상에서는 역률 보상에 한계를 나타내는 것으로 알려져 있다. 능동형 방식은, 부스트(boost) 방식의 토폴로지를 사용하여 인덕터와 스위칭소자의 조합으로 스위칭해서 역률을 보상하는 방법이다. 이와 같은 능동형 방식의 역률 보상 회로는, 수 동형 방식의 역률 보상 회로에 비하여 디씨 링크(DC link) 전압의 리플성분이 적다는 이점이 있다.
도 1은 종래의 능동형 역률 보상 회로를 갖는 전원 공급 회로의 일 예를 나타내 보인 도면이다.
도 1을 참조하면, 전원 공급 회로는, 전원(110)과, 이 전원(110)에 연결된 4개의 브리지 다이오드(121, 122, 123, 124)를 갖는 브리지 정류부(120)를 포함한다. 브리지 정류부(120)은 전원(110)으로부터의 교류전류를 직류전류 파형으로 전환시킨다. 이 외에도, 전원 공급 회로는, 부스트 역률 개선 회로(130)와, 션트 저항부(140)도 포함한다. 부스트 역률 개선 회로(130)는, 인덕터(131)와, 다이오드(132)와, 그리고 스위칭소자(133)를 포함한다. 션트 저항부(140)는 전류 센싱을 위한 것으로서 저항기(141)로 이루어진다.
이와 같은 정류 회로에 있어서, 스위칭 소자(133)가 턴 온 되면, 전류는 인덕터(131)와 스위칭소자(133)를 통해 전원(110)으로 돌아간다. 이 시간동안, 인덕터(131)의 에너지는 증가하여 인덕터(131)는 충전 상태가 된다. 반면에 스위칭 소자(133)가 턴 오프 되면, 전류는 인덕터(131), 다이오드(132) 및 부하로 흐르며, 인덕터(131)는 방전 상태가 된다. 따라서 스위칭 소자(133)에 인가되는 신호의 듀티 사이클(duty cycle)은 인덕터(131)의 충전과 방전 시간을 조절하며, 이에 따라 부하에 공급되는 전압과 전류 레벨을 조절한다.
한편 부스트 역률 개선 회로(130)은, 전원(110)에 의해 공급되는 전류가 인덕터(131)에 공급되는 동안 역률이 가능한 한 1(unity)에 가깝게 되도록, 역률 개 선 동작을 수행한다. 구체적으로 전원(110)이 포지티브 하프 사이클(positive half cycle)인 동안, 인덕터(131)의 충전과 방전을 수차례 수행하면서, 전원(110)으로부터의 전류 파형이 전압 파형에 일치되도록 한다. 마찬가지로 전원(110)이 네가티브 하프 사이클인 동안, 인덕터(131)의 충전과 방전을 수차례 수행하면서, 전원(110)으로부터의 전류 파형이 전압 파형에 일치되도록 한다.
그런데 이와 같은 종래의 전원 공급 회로에 있어서, 정류를 위한 다이오드들(121, 122, 123, 124)은 낮은 정격의 다이오드들인 반면, 역률 보상 회로(130) 내의 다이오드(132)는 높은 정격을 가지며 스위칭소자(133)의 온/오프에 동기되는 특성이 좋은 부스트 다이오드이다. 이에 따라 동일한 다이오드를 사용할 경우, 정류를 위한 다이오들(121, 122, 123, 124)의 경우 불필요한 비용이 증대되거나, 또는 역률 보상 회로(130) 내의 다이오드(132)의 경우 동작 특성이 떨어질 수 있다는 문제가 있다. 이 외에도 하나의 스위칭소자(133)를 사용함으로써 스위칭 손실이 크게 발생한다는 문제도 있다.
본 발명이 이루고자 하는 기술적 과제는, 각 특성에 맞는 다이오드의 사용으로 효율성이 증대되고 스위칭 손실을 저하시킬 수 있는 역률 보상 회로를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기와 같은 역률 보상 회로가 집적되면서 열 방출 효율이 증대되도록 하는 역률 보상 모듈을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 역률 보상 회로는, 교류전압을 발생시키는 전원의 양단인 제1 소스 입력 라인 및 제2 소스 입력 라인과, 부하가 인가되는 제1 출력 라인 및 제2 출력 라인 사이에 배치되는 역률 보상 회로에 있어서, 상기 전원의 제1 소스 입력 라인 및 제2 소스 입력 라인에 각각 연결되는 제1 인덕터 및 제2 인덕터; 상기 제1 인덕터 및 제2 인덕터에 각각 제1 DC 공급 라인 및 제2 DC 공급 라인을 통해 연결되는 제1 부스트 다이오드 및 제2 부스트 다이오드; 상기 제1 DC 공급 라인과 상기 제2 출력 라인 사이에 배치되는 제1 스위칭소자; 상기 제2 DC 공급 라인과 상기 제2 출력 라인 사이에 배치되는 제2 스위칭소자; 상기 제1 스위칭소자와 상기 제2 인덕터 사이의 제1 DC 리턴 라인에 배치되는 제1 정류 다이오드; 및 상기 제2 스위칭소자와 상기 제1 인덕터 사이의 제2 DC 리턴 라인에 배치되는 제2 정류 다이오드를 포함한다.
상기 제1 부스트 다이오드 및 제2 부스트 다이오드는 패스트 리커버리 다이오드인 것이 바람직하다.
상기 제1 정류 다이오드 및 제2 정류 다이오드는 로우 순방향 전압강하 다이오드인 것이 바람직하다.
본 발명에 있어서, 상기 제1 스위칭소자 및 제2 스위칭소자와 상기 제1 정류 다이오드 및 제2 정류 다이오드 사이에 배치되는 저항기를 더 구비할 수 있다.
상기 제1 부스트 다이오드의 애노드 및 캐소드는 각각 상기 제1 DC 공급 라인 및 제1 출력 라인에 연결되고, 상기 제2 부스트 다이오드의 애노드 및 캐소드는 각각 상기 제2 DC 공급 라인 및 제1 출력 라인에 연결되는 것이 바람직하다.
상기 제1 스위칭소자 및 제2 스위칭소자는 모스펫일 수 있다.
이 경우, 상기 제1 스위칭소자의 드레인 및 소스는 각각 상기 제1 DC 공급 라인 및 제2 출력 라인에 연결되고, 상기 제2 스위칭소자의 드레인 및 소스는 각각 상기 제2 DC 공급 라인 및 제2 출력 라인에 연결되는 것이 바람직하다.
상기 제1 정류 다이오드의 애노드 및 캐소드는 각각 상기 제2 출력 라인 및 제2 DC 공급 라인에 연결되고, 상기 제2 정류 다이오드의 애노드 및 캐소드는 각각 상기 제2 출력 라인 및 제1 DC 공급 라인에 연결되는 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명에 따른 역률 보상 모듈은, 외부의 제1 부스트 인덕터 및 제2 부스트 인덕터에 각각 연결되는 제1 출력단자 및 제2 출력단자와, 외부의 부하 양단의 제1 외부연결용 출력단자 및 제2 외부연결용 출력단자를 갖는 역률 보상 모듈에 있어서, 상기 제1 출력단자 및 제2 외부연결용 출력단자 사이에 배치되는 제1 스위칭소자; 상기 제2 출력단자 및 제2 외부연결용 출력단자 사이에 배치되는 제2 스위칭소자; 상기 제1 스위칭소자 및 제2 스위칭소자의 스위칭동작을 제어하는 드라이브 집적회로; 상기 제1 스위칭소자의 턴 오프시 상기 제1 출력단자로부터 제1 외부 연결용 출력단자로의 전도 통로를 형성하는 제1 부스트 다이오드; 상기 제2 스위칭소자의 턴 오프시 상기 제2 출력단자로부터 상기 제1 외부 연결용 출력 단자로의 전도 통로를 형성하는 제2 부스트 다이오드; 상기 제1 스위칭소자의 턴 온시 상기 제1 출력단자로부터 제2 출력단자로의 제1 전도 통로를 형성하는 제1 정류 다이오드; 및 상기 제2 스위칭소자의 턴 온시 상기 제2 출력단자로부터 제1 출력단자로의 제2 전도 통로를 형성하는 제2 정류 다이오드를 포함한다.
본 발명에 있어서, 상기 제1 및 제2 전도 통로 내에 공통적으로 배치되는 저항기를 더 구비할 수 있다.
또한, 내부의 온도에 따라 전압을 변화시키는 서미스터를 더 구비할 수도 있다.
본 발명에 따른 역률 보상 모듈은, DBC기판에 집적되고, 상기 DBC기판의 일부는 에폭시몰딩컴파운드에 의해 외부로 노출되는 것이 바람직하다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 2는 본 발명에 따른 역률 보상 회로의 일 예를 나타내 보인 도면이다.
도 2를 참조하면, 역률 보상 회로는, 전원(210)의 양 단에 연결되는 제1 소스 입력 라인(251) 및 제2 소스 입력 라인(252)에 각각 결합되는 제1 부스트 인덕터(231)와 제2 부스트 인덕터(232)를 포함한다. 제1 부스트 인덕터(231)는 제1 DC 공급 라인(261)을 통해 제1 부스트 다이오드(233)의 애노드에 연결되고, 제2 부스트 인덕터(232)는 제2 DC 공급 라인(262)을 통해 제2 부스트 다이오드(234)의 애노드에 연결된다. 제1 부스트 다이오드(233) 및 제2 부스트 다이오드(234)의 캐소드는 부하가 달려있는 하나의 출력단에 연결되는 제1 출력라인(281)에 연결된다.
제1 DC 공급 라인(261)과, 부하가 달려있는 다른 출력단에 연결되는 제2 출력라인(282) 사이에는 제1 스위칭소자, 예컨대 제1 모스펫(MOSFET)(235)이 배치된다. 제1 모스펫(235)의 드레인은 제1 DC 공급 라인(261)에 연결되고, 소스는 제2 출력 라인(282)에 연결된다. 마찬가지로, 제2 DC 공급 라인(262)과 제2 출력라인(282) 사이에는 제2 스위칭소자, 예컨대 제2 모스펫(236)이 배치된다. 제2 모스펫(236)의 드레인은 제2 DC 공급 라인(262)에 연결되고, 소스는 제2 출력 라인(282)에 연결된다.
상기 제1 부스트 인덕터(231), 제2 부스트 인덕터(232), 제1 부스트 다이오드(233), 제2 부스트 다이오드(234), 제1 모스펫(235) 및 제2 모스펫(236)은 역률 보상 회로부(230)를 구성하여, 출력 전압과 출력 전류가 동일한 파형이 되도록, 즉 출력 전압과 출력 전류의 코사인이 거의 1이 되도록 한다.
제2 출력 라인(282)과 출력 전류 검출을 위한 저항기(240)를 통해 제1 DC 리턴 라인(271) 및 제2 DC 리턴 라인(272)에 연결된다. 구체적으로 저항기(240)의 일 단자는 제1 정류 다이오드(221)의 애노드와 연결되고, 제1 정류 다이오드(221)의 캐소드는 제1 DC 리턴 라인(271)을 통해 제2 DC 공급 라인(262)에 연결된다. 또한 상기 저항기(240)의 일 단자에는 제2 정류 다이오드(222)의 애노드도 연결되며, 제2 정류 다이오드(222)의 캐소드는 제2 DC 리턴 라인(272)을 통해 제1 DC 공급 라인(261)에 연결된다. 상기 제1 정류 다이오드(221) 및 제2 정류 다이오드(222)는 정류 동작을 수행하는 정류부(22)를 구성한다.
상기 제1 부스트 다이오드(233) 및 제2 부스트 다이오드(234)는 제1 모스 펫(235) 및 제2 모스펫(236)의 온/오프에 동기되어 정확한 도전 통로를 제공하여야 하므로, 특성이 좋은 다이오드이어야 한다. 따라서 제1 부스트 다이오드(233) 및 제2 부스트 다이오드(234)는 역 회복 특성(reverse recovery characteristic)이 좋은 패스트 리커버리 다이오드(FRD; Fast Recovery Diode)로 구성된다. 반면에 제1 정류 다이오드(221) 및 제2 정류 다이오드(222)는 제1 모스펫(235) 및 제2 모스펫(236)의 온/오프에 정확하게 동기될 필요가 없으며, 단지 정류만을 위한 것이므로 효율 증대를 위해 낮은 순방향 전압-강하 특성을 갖는 다이오드로 구성된다.
이와 같은 역률 보상 회로의 동작을 설명하면, 먼저 전원(210)은 포지티브 하프 사이클(211)과 네가티브 하프 사이클(212) 상태가 반복적으로 이루어져서 교류 전원을 발생시킨다. 먼저 포지티브 하프 사이클(211)이 유지되는 동안, 전류는 제1 부스트 인덕터(231)를 통해 제1 DC 공급 라인(261)으로 흐른다. 이때 제1 모스펫(235)이 턴 온 되면, 제1 모스펫(235)과, 저항기(240)와, 제1 정류 다이오드(221)와, 제2 부스트 인덕터(232)를 통해 전원(210)으로 돌아온다. 이 과정에서 제1 부스트 인덕터(231)는 에너지가 증가하는 충전 상태를 유지한다. 반면에 제1 모스펫(235)이 턴 오프 되면, 제1 부스트 인덕터(231)는 에너지가 감소되는 방전 상태가 되고, 전류는 제1 부스트 다이오드(233)를 통해 부하로 흐른다. 이와 같이 전원(210)이 포지티브 하프 사이클(211)인 동안에는 제1 모스펫(235)에 의해서만 전도 손실이 발생되며, 제2 모스펫(236)에 의해서는 전도 손실이 발생되지 않는다.
다음에 네가티브 하프 사이클(212)이 유지되는 동안, 전류는 제2 부스트 인덕터(232)를 통해 제2 DC 공급 라인(262)으로 흐른다. 이때 제2 모스펫(236)이 턴 온 되면, 제2 모스펫(236)과, 저항기(240)와, 제2 정류 다이오드(222)와, 제1 부스트 인덕터(231)를 통해 전원(210)으로 돌아온다. 이 과정에서 제2 부스트 인덕터(232)는 에너지가 증가하는 충전 상태를 유지한다. 반면에 제2 모스펫(236)이 턴 오프 되면, 제2 부스트 인덕터(232)는 에너지가 감소되는 방전 상태가 되고, 전류는 제2 부스트 다이오드(234)를 통해 부하로 흐른다. 이와 같이 전원(210)이 네가티브 하프 사이클(212)인 동안에는 제2 모스펫(236)에 의해서만 전도 손실이 발생되며, 제1 모스펫(235)에 의해서는 전도 손실이 발생되지 않는다.
도 3은 도 2의 역률 보상 회로가 집적된 역률 보상 모듈의 내부를 나타내 보인 도면이다. 그리고 도 4는 상기 역률 보상 모듈의 외형을 나타내 보인 도면이다.
먼저 도 3을 참조하면, 역률 보상 모듈(300)은, 정류부(도 2의 220)를 구성하는 제1 정류 다이오드(221) 및 제2 정류 다이오드(222)와, 역률 보상 회로부(도 2의 230)를 구성하는 제1 부스트 다이오드(233), 제2 부스트 다이오드(234), 제1 모스펫(235) 및 제2 모스펫(236)과, 저항기(240)와, 서미스터(320)와, 그리고 드라이브 집적회로(310)를 포함한다.
정류부(도 2의 220)와 역률 보상 회로부(도 2의 230)를 각각 구성하는 회로 요소들에 대한 설명은 도 2를 참조하여 설명한 바와 동일하므로 여기서는 중복되는 설명은 생략하기로 한다. 저항기(240)은 배선중의 기생성분에 의한 신호 왜곡을 억제하기 위한 전류 센싱을 위한 것으로서, 외부 연결용 출력 단자(N)와, 센싱 단자(NSENSE, VAC)에 연결된다. 서미스터(320)는 온도 증가에 따라 전압이 감소되는 네 가티브 형으로서 서미스터 단자(VTH, RTH)에 연결되어, 역률 보상 모듈(300) 내의 온도 이상에 따라 소자 파괴가 방지되도록 한다.
드라이브 집적회로(310)는 입력단자들(IN(S), IN(R), COM, VCC)과 출력단자들(OUT(S), OUT(R))을 갖는다. 입력단자들(IN(S), IN(R), COM, VCC)은 역률 보상 모듈(300)의 외부 입력단자들(IN(S), IN(R), COM, VCC)을 통해 외부로부터 여러 입력신호 및 전압을 입력받는다. 출력단자들(OUT(S), OUT(R))은 제1 모스펫(235)의 게이트와 제2 모스펫(236)의 게이트에 연결된다. 이에 따라 출력단자(OUT(S))로부터 출력되는 출력신호에 의해 제1 모스펫(235)의 스위칭동작이 제어되고, 출력단자(OUT(R)로부터 출력되는 출력신호에 의해서는 제2 모스펫(236)의 스위칭동작이 제어된다.
이 밖에, 역률 보상 모듈(300) 내의 제1 부스트 다이오드(233) 및 제2 부스트 다이오드(234)의 캐소드는 외부 연결용 출력단자(PR)에 연결된다. 비록 도면에 나타내지는 않았지만, 외부 연결용 출력단자(PR 및 N)는 제1 출력 라인(도 2의 281) 및 제2 출력 라인(도 2의 282)을 통해 부하와 연결된다. 제1 모스펫(235)의 드레인과 제1 부스트 다이오드(233)의 애노드 사이는 제1 출력단자(S)에 연결되고, 제2 모스펫(236)의 드레인과 제2 부스트 다이오드(234)의 애노드 사이는 제2 출력단자(R)에 연결된다. 역시 도면에 나타내지는 않았지만, 제1 출력단자(S) 및 제2 출력단자(R)는, 외부에서 제1 부스트 인덕터(도 2의 231) 및 제2 부스트 인덕터(도 2의 232)에 연결된다.
다음에 도 4를 참조하면, 본 발명에 따른 역률 보상 모듈은, 도 3을 참조하여 설명한 구조가 열방출 효율이 좋은 DBC(Direct Bonding Copper)기판(420)상에 배치되며, 그 외부는 에폭시몰딩컴파운드(EMC: Epoxy Molding Compound)(410)에 의해 둘러싸인다. 에폭시몰딩컴파운드(410)의 상부에서는 DBC기판(420)의 일 면이 외부로 노출되며, 이에 따라 역률 보상 모듈 내의 열을 외부로 용이하게 발산시킬 수 있다. 에폭시몰딩컴파운드(410)의 양 측면에는 아웃터리드들(430)이 배치되는데, 이 아웃터리드들(430)은 역률 보상 모듈(도 3의 300)의 각종 입력단자들 및 출력단자들과 연결된다.
지금까지 설명한 바와 같이, 본 발명에 따른 역률 보상 회로 및 이를 이용한 역률 보상 모듈에 따르면, 다이오드들의 각 특성에 맞게 서로 다른 종류의 다이오드를 사용함으로써, 효율성이 증대되고, 2개의 스위칭소자를 사용함으로써 스위칭 손실을 저하시킬 수 있다는 이점을 제공한다. 또한 DBC기판을 사용함으로써, 열 방출 효율이 증대된다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.

Claims (12)

  1. 교류전압을 발생시키는 전원의 양단인 제1 소스 입력 라인 및 제2 소스 입력 라인과, 부하가 인가되는 제1 출력 라인 및 제2 출력 라인 사이에 배치되는 역률 보상 회로에 있어서,
    상기 전원의 제1 소스 입력 라인 및 제2 소스 입력 라인에 각각 연결되는 제1 인덕터 및 제2 인덕터;
    상기 제1 인덕터 및 제2 인덕터에 각각 제1 DC 공급 라인 및 제2 DC 공급 라인을 통해 연결되는 제1 부스트 다이오드 및 제2 부스트 다이오드;
    상기 제1 DC 공급 라인과 상기 제2 출력 라인 사이에 배치되는 제1 스위칭소자;
    상기 제2 DC 공급 라인과 상기 제2 출력 라인 사이에 배치되는 제2 스위칭소자;
    상기 제1 스위칭소자와 상기 제2 인덕터 사이의 제1 DC 리턴 라인에 배치되는 제1 정류 다이오드; 및
    상기 제2 스위칭소자와 상기 제1 인덕터 사이의 제2 DC 리턴 라인에 배치되는 제2 정류 다이오드를 포함하는 역률 보상 회로.
  2. 제1항에 있어서,
    상기 제1 부스트 다이오드 및 제2 부스트 다이오드는 패스트 리커버리 다이 오드인 역률 보상 회로.
  3. 제1항에 있어서,
    상기 제1 정류 다이오드 및 제2 정류 다이오드는 로우 순방향 전압강하 다이오드인 역률 보상 회로.
  4. 제1항에 있어서,
    상기 제1 스위칭소자 및 제2 스위칭소자와 상기 제1 정류 다이오드 및 제2 정류 다이오드 사이에 배치되는 저항기를 더 구비하는 역률 보상 회로.
  5. 제1항에 있어서,
    상기 제1 부스트 다이오드의 애노드 및 캐소드는 각각 상기 제1 DC 공급 라인 및 제1 출력 라인에 연결되고, 상기 제2 부스트 다이오드의 애노드 및 캐소드는 각각 상기 제2 DC 공급 라인 및 제1 출력 라인에 연결되는 역률 보상 회로.
  6. 제1항에 있어서,
    상기 제1 스위칭소자 및 제2 스위칭소자는 모스펫인 역률 보상 회로.
  7. 제6항에 있어서,
    상기 제1 스위칭소자의 드레인 및 소스는 각각 상기 제1 DC 공급 라인 및 제 2 출력 라인에 연결되고, 상기 제2 스위칭소자의 드레인 및 소스는 각각 상기 제2 DC 공급 라인 및 제2 출력 라인에 연결되는 역률 보상 회로.
  8. 제1항에 있어서,
    상기 제1 정류 다이오드의 애노드 및 캐소드는 각각 상기 제2 출력 라인 및 제2 DC 공급 라인에 연결되고, 상기 제2 정류 다이오드의 애노드 및 캐소드는 각각 상기 제2 출력 라인 및 제1 DC 공급 라인에 연결되는 역률 보상 회로.
  9. 외부의 제1 부스트 인덕터 및 제2 부스트 인덕터에 각각 연결되는 제1 출력단자 및 제2 출력단자와, 외부의 부하 양단의 제1 외부연결용 출력단자 및 제2 외부연결용 출력단자를 갖는 역률 보상 모듈에 있어서,
    상기 제1 출력단자 및 제2 외부연결용 출력단자 사이에 배치되는 제1 스위칭소자;
    상기 제2 출력단자 및 제2 외부연결용 출력단자 사이에 배치되는 제2 스위칭소자;
    상기 제1 스위칭소자 및 제2 스위칭소자의 스위칭동작을 제어하는 드라이브 집적회로;
    상기 제1 스위칭소자의 턴 오프시 상기 제1 출력단자로부터 제1 외부 연결용 출력단자로의 전도 통로를 형성하는 제1 부스트 다이오드;
    상기 제2 스위칭소자의 턴 오프시 상기 제2 출력단자로부터 상기 제1 외부 연결용 출력 단자로의 전도 통로를 형성하는 제2 부스트 다이오드;
    상기 제1 스위칭소자의 턴 온시 상기 제1 출력단자로부터 제2 출력단자로의 제1 전도 통로를 형성하는 제1 정류 다이오드; 및
    상기 제2 스위칭소자의 턴 온시 상기 제2 출력단자로부터 제1 출력단자로의 제2 전도 통로를 형성하는 제2 정류 다이오드를 포함하는 역률 보상 모듈.
  10. 제9항에 있어서,
    상기 제1 및 제2 전도 통로 내에 공통적으로 배치되는 저항기를 더 구비하는 역률 보상 모듈.
  11. 제9항에 있어서,
    내부의 온도에 따라 전압을 변화시키는 서미스터를 더 구비하는 역률 보상 모듈.
  12. 제9항에 있어서,
    DBC기판에 집적되고, 상기 DBC기판의 일부는 에폭시몰딩컴파운드에 의해 외부로 노출되는 역률 보상 모듈.
KR1020060053238A 2006-06-13 2006-06-13 역률 보상 회로 및 이를 이용한 역률 보상 모듈 KR101278937B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060053238A KR101278937B1 (ko) 2006-06-13 2006-06-13 역률 보상 회로 및 이를 이용한 역률 보상 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060053238A KR101278937B1 (ko) 2006-06-13 2006-06-13 역률 보상 회로 및 이를 이용한 역률 보상 모듈

Publications (2)

Publication Number Publication Date
KR20070118926A true KR20070118926A (ko) 2007-12-18
KR101278937B1 KR101278937B1 (ko) 2013-06-26

Family

ID=39137443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060053238A KR101278937B1 (ko) 2006-06-13 2006-06-13 역률 보상 회로 및 이를 이용한 역률 보상 모듈

Country Status (1)

Country Link
KR (1) KR101278937B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100966515B1 (ko) * 2009-10-23 2010-06-29 한국전기연구원 폴리실리콘 제조장치용 전원공급장치
KR101463564B1 (ko) * 2008-05-13 2014-11-21 엘지이노텍 주식회사 역률 보상 회로

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW550878B (en) 2001-04-06 2003-09-01 Delta Electronics Inc Zero-voltage zero-current switching power factor correction converter
TWI261961B (en) 2001-11-12 2006-09-11 Ind Tech Res Inst Active power factor correction circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101463564B1 (ko) * 2008-05-13 2014-11-21 엘지이노텍 주식회사 역률 보상 회로
KR100966515B1 (ko) * 2009-10-23 2010-06-29 한국전기연구원 폴리실리콘 제조장치용 전원공급장치

Also Published As

Publication number Publication date
KR101278937B1 (ko) 2013-06-26

Similar Documents

Publication Publication Date Title
JP5620436B2 (ja) Ｄｃ／ｄｃコンバータ、ハーフブリッジコンバータ、および中性点クランプ形（ｎｐｃ）コンバータ
US9729059B1 (en) Chip embedded DC-DC converter
JP4895104B2 (ja) 半導体装置
US8497666B2 (en) Semiconductor device and power source device
US8237493B2 (en) Semiconductor device and power supply device using the same
US9627972B2 (en) Power converter package structure and method
KR101090037B1 (ko) ３-단자, 저전압 펄스 폭 변조 컨트롤러 ｉｃ
JP2011152011A (ja) 半導体装置及びそれを用いた電源装置
US8212413B2 (en) Circuit assembly for gating a power semiconductor switch
JP2012070505A (ja) Ｄｃ−ｄｃコンバータ
Dusmez et al. Designing a 1kW GaN PFC stage with over 99% efficiency and 155W/in 3 power density
Qu et al. Soft-switching techniques for single-inductor multiple-output led drivers
KR101278937B1 (ko) 역률 보상 회로 및 이를 이용한 역률 보상 모듈
US6822503B2 (en) Method and apparatus for switching insulated gate field effect transistors
Fan et al. A high-voltage low-power switched-capacitor DC-DC converter based on GaN and SiC devices for LED drivers
JP2016073001A (ja) 直流電力変換装置
US6643155B2 (en) Power semiconductor device, power arm and inverter circuit
WO2021106620A1 (ja) 放熱チップ
JP2664523B2 (ja) 混成集積回路装置
US9312749B2 (en) Driver device for power factor correction circuit
TWM643548U (zh) 基於原邊回饋的返馳式電源變換器
JPH0584187U (ja) 降圧型スイッチング電源装置
JPWO2021074981A1 (ja) Ｄｃ／ｄｃコンバータ装置
JPH11206129A (ja) 電源回路
Newton et al. Power hybrids-developments in packaging technology

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160509

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180601

Year of fee payment: 6