JPH0432819Y2 - - Google Patents

Info

Publication number
JPH0432819Y2
JPH0432819Y2 JP142588U JP142588U JPH0432819Y2 JP H0432819 Y2 JPH0432819 Y2 JP H0432819Y2 JP 142588 U JP142588 U JP 142588U JP 142588 U JP142588 U JP 142588U JP H0432819 Y2 JPH0432819 Y2 JP H0432819Y2
Authority
JP
Japan
Prior art keywords
counter
clock pulse
output
signal
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP142588U
Other languages
English (en)
Other versions
JPH01107224U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP142588U priority Critical patent/JPH0432819Y2/ja
Publication of JPH01107224U publication Critical patent/JPH01107224U/ja
Application granted granted Critical
Publication of JPH0432819Y2 publication Critical patent/JPH0432819Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Pulse Circuits (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、例えばシフトレジスタ方式のマルチ
プレクサに対して送出するスタート信号を発生さ
せるための信号発生回路に関するものである。
〔従来の技術〕
従来、このような信号発生回路は、例えば第3
図に示すように構成されている。即ち、第3図に
おいて、信号発生回路1は、基本的にはカウンタ
2から構成されている。このカウンタ2の出力端
子QA,QB,QCは、それぞれ三入力アンドゲート
3の3つの入力端子に接続されており、該アンド
ゲート3の出力端子は、外部出力端子4に信号、
例えばシフトレジスタ方式のマルチプレクサに対
するスタート信号を出力する。また、このカウン
タ2のクロツクパルス入力端子2aには、アンド
ゲート5の出力端子が接続されており、該アンド
ゲート5の入力端子5aには、上記カウンタ2の
第四の出力端子QDがインバータ6を介して接続
されると共に、該アンドゲート5の入力端子5b
には、外部入力端子7からクロツクパルスが入力
される。さらに、上記カウンタ2のクリア端子2
bには、外部入力端子8からインバータ9を介し
てリセツト信号が入力される。
このように構成された信号発生回路1は、第4
図のタイムチヤートに示すように動作する。即
ち、先ず時刻t1で外部入力端子8からHレベルの
リセツト信号(第4図A参照)が入力されると、
このリセツト信号はインバータ9により、第4図
Bに示すようにLレベルに反転された後、カウン
タ2のクリア端子2bに入力されることにより、
該カウンタ2の出力端子QA,QB,QC,QDがすべ
てLレベルにリセツトされる(第4図E〜H参
照)。このとき、アンドゲート3は、三つの入力
信号がすべてLレベルであることから、その出力
端子及び外部出力端子4もLレベルとなつている
(第4図J参照)。また、アンドゲート5の入力端
子5aには、インバータ6で反転されたHレベル
の信号が入力されることになり(第4図I参照),
従つてアンドゲート5は外部入力端子7から入力
されるクロツクパルスをそのままカウンタ2のク
ロツクパルス入力端子2aに入力させ得る状態と
なる。その後、時刻t2で外部入力端子8からのリ
セツト信号がLレベルになると、カウンタ2のク
リア端子2bには、インバータ9により反転され
たHレベルの信号が入力されることになり、該カ
ウンタ2が動作可能な状態となる。
ここで、時刻t3で外部入力端子7からクロツク
パルスが入力される(第4図C参照)と、アンド
ゲート3の一方の入力端子3aにはHレベルの信
号が入力されているので、上記クロツクパルスは
アンドゲート3の入力端子3bを介してカウンタ
2のクロツクパルス入力端子2aに入力され(第
4図D参照)、該クロツクパルスの各立上りのタ
イミングで上記カウンタ2の各出力端子QA,QB
QC,QDの出力信号が2進数として第4図E〜H
に示すように一つづつカウントアツプされる。こ
の場合、該クロツクパルスの7番目の立上り(時
刻t4)までは、カウンタ2の出力端子QA,QB
QCからの出力信号のいずれかがLレベルである
ため、アンドゲート3の出力信号、即ち外部出力
端子4からの出力信号はLレベルであるが、上記
クロツクパルスの7番目の立上りによつて、カウ
ンタ2の出力端子QA,QB,QCからの出力信号が
すべてHレベルとなつて、これによりアンドゲー
ト3の出力信号、そして外部出力端子4からの出
力信号はHレベルとなる(第4図J参照)。
次に、クロツクパルスの8番目の立上り(時刻
t5)により、カウンタ2の出力端子QA,QB,QC
からの出力信号がすべてLレベルとなつて、外部
出力端子4からの出力信号もLレベルとなり、従
つて外部出力端子4からの出力信号は、クロツク
パルスの7番目の立上りから8番目の立上りま
で、即ち時刻t4からt5まで該クロツクパルスの一
周期分だけHレベルとなる。また、カウンタ2の
出力端子QDからの出力信号はクロツクパルスの
8番目の立上りでHレベルとなり(第4図H参
照)、インバータ6によりLレベルに反転されて
(第4図I参照)アンドゲート5の入力端子5a
に入力されるので、アンドゲート5はその入力端
子5bにクロツクパルスが入力されても、その出
力信号はLレベルのままである。この状態から、
時刻t6で再び外部入力端子8よりリセツト信号が
入力されると、上記動作を繰り返すことになる。
〔考案が解決しようとする問題点〕
上述した従来の信号発生回路1は、以上のよう
に動作するが、カウンタ2に対して、アンドゲー
ト3,5とインバータ6,9を外付けする必要が
あり、部品点数が多くなることから、プリント基
板に対する実装面積が比較的大きいことにより、
プリント基板自体が大きくなり、また各部品の取
付けや管理が煩雑となると共にコストが高くなつ
てしまう不都合があつた。
また、クロツクパルスの任意のn番目(nは8
以下)の立上りでスタート信号を出力させるよう
にすることは、対応が困難であるという問題があ
つた。
〔考案の目的〕
本考案は、以上の点に鑑み、簡単な構成により
低コストで製造され得ると共に、クロツクパルス
の任意のn番目の立上りで容易にスタート信号を
出力させ得る、信号発生回路を提供することを目
的としている。
〔問題点を解決するための手段及び作用〕
上記目的は、本考案によれば、クロツクパルス
入力端子に入力されるクロツクパルスにより複数
の出力端子に対して順次信号を出力するカウンタ
を含んでおり、このカウンタの(n+1)番目の
出力端子が、該カウンタのカウント制御入力端子
に接続されていて、リセツト信号を該カウンタに
入力した後、n番目のクロツクパルスの立上りの
タイミングでスタート信号を出力するようにした
信号発生回路によつて達成される。
この考案によれば、従来の信号発生回路と全く
同様にリセツト信号の入力によりクロツクパルス
のカウントを開始し、クロツクパルスのn番目の
立上りのタイミングでスタート信号を出力させる
と共に、信号発生回路がカウンタのみにより構成
されていることにより、該カウンタ以外の部品を
外付けする必要がないので、プリント基板に対す
る実装面積が少なくて済み、従つてプリント基板
自体の大きさを小さくすることが可能となり、ま
た実装のための時間及び部品管理も容易である
等、製造コスト、材料コスト、組立コスト等のコ
ストが大幅に低減され得ることになる。さらにク
ロツクパルスのn番目の立上りのタイミングでス
タート信号を出力させることが、上記カウンタの
(n+1)番目の出力端子をカウント制御入力端
子に接続するだけの作業により実現され得るの
で、nを任意に選択することが可能である。
〔実施例〕
以下、図面に示した実施例に基づいて本考案を
説明する。
第1図は本考案による信号発生回路の一実施例
を示すものであり、信号発生回路10は、カウン
タ11から構成されている。
このカウンタ11は、そのクリア端子11aに
外部入力端子12からリセツト信号が入力された
後、そのクロツクパルス入力端子11bに外部入
力端子13から入力されるクロツクパルスをカウ
ントして、その10個の出力端子Q0,Q1,Q2
Q3,Q4,Q5,Q6,Q7,Q8,Q9から順次クロツク
パルスの立上りから次のクロツクパルスの立上り
までHレベルの信号を出力させる形式のカウンタ
である。さらに、カウンタ11のカウント制御入
力端子11cには、該カウンタ11の出力端子
Q8が接続されていると共に、該カウンタの出力
端子Q7が外部出力端子14に接続されている。
本考案による信号発生回路10は以上のように
構成されており、第2図のタイムチヤートに示す
ように動作する。
まず、時刻t1で外部入力端子12からHレベル
のリセツト信号が入力される(第2図A参照)
と、カウンタ11の出力端子Q0がHレベルに
(第2図C参照)、また出力端子Q1,Q2,Q3
Q4,Q5,Q6,Q7,Q8,Q9がLレベルにリセツト
される(第2図D〜L参照)。これにより外部入
力端子14はLレベルであり、またカウンタ11
のカウント制御入力端子11cには出力端子Q8
からLレベルの信号が入力されるので、該カウン
タ11はカウント許可の状態となる。
その後、時刻t2で外部入力端子12からのリセ
ツト信号がLレベルになると、カウンタ11は動
作可能な状態になり、時刻t3で外部入力端子13
からクロツクパルスが入力される(第2図B参
照)と、該クロツクパルスの各立上りのタイミン
グで、入力されたクロツクパルス数に対応したカ
ウンタ11の出力端子Q1,Q2,Q3,Q4,Q5
Q6,Q7,Q8又はQ9がHレベルとなる、即ちm番
目のクロツクパルスの立上りに対して、出力端子
QnがHレベルとなり、次の(m+1)番目のク
ロツクパルスの立上りに対して該出力端子Qn
Lレベルとなる(第2図C〜L参照)。
ここで、7番目のクロツクパルスの立上りのタ
イミング(時刻t4)で出力端子Q7がHレベルにな
ると、外部出力端子14もHレベルとなり、8番
目のクロツクパルスの立上りのタイミング(時刻
t5)で出力端子Q7がLレベルになるので、時刻t4
から時刻t5までのクロツクパルスの一周期分の時
間だけ外部出力端子からスタート信号が出力され
ることとなる。また、8番目のクロツクパルスの
立上りのタイミングで、出力端子Q8がHレベル
になると、カウンタ11のカウント制御入力端子
11cにHレベル信号が入力されるので、該カウ
ンタ11はカウント禁止となり、それ以後のクロ
ツクパルスの入力に対しては動作しない。この状
態から、時刻t6で再び外部入力端子12からリセ
ツト信号が入力されると、上記動作を繰り返すこ
とになる。
〔考案の効果〕
以上述べたように、本考案によれば、クロツク
パルス入力端子に入力されるクロツクパルスによ
り複数の出力端子に対して順次信号を出力するカ
ウンタを含んでおり、このカウンタの(n+1)
番目の出力端子が、該カウンタのカウント制御入
力端子に接続されていて、リセツト信号が該カウ
ンタに入力された後、n番目のクロツクパルスの
立上りのタイミングでスタート信号を出力するよ
うに、信号発生回路を構成したから、従来の信号
発生回路と全く同様にリセツト信号の入力により
クロツクパルスのカウントを開始し、クロツクパ
ルスのn番目の立上りのタイミングでスタート信
号を出力させると共に、信号発生回路がカウンタ
のみにより構成されていることにより、該カウン
タ以外の部品を外付けする必要がないので、プリ
ント基板に対する実装面積が少なくて済み、従つ
てプリント基板自体の大きさを小さくすることが
可能となり、また実装のための時間及び部品管理
も容易である等、製造コスト、材料コスト、組立
てコスト等のコストが大幅に低減され得ることに
なる。
さらに、クロツクパルスのn番目の立上りのタ
イミングでスタート信号を出力させることが、上
記カウンタの(n+1)番目の出力端子をカウン
ト制御入力端子に接続するだけの作業により実現
され得るので、nを任意に選択することが可能で
ある。
かくして、本考案によれば、簡単な構成により
低コストで製造され得ると共に、容易にクロツク
パルスの任意のn番目の立上りでスタート信号を
出力させ得る、信号発生回路が提供され得ること
になる。
【図面の簡単な説明】
第1図は本考案による信号発生回路の一実施例
を示す回路図、第2図は第1図の信号発生回路の
動作タイミングを示すタイムチヤートである。第
3図は従来の信号発生回路の一例を示す回路図、
第4図は第3図の信号発生回路の動作タイミング
を示すタイムチヤートである。 10……信号発生回路、11……カウンタ、1
2,13……外部入力端子、14……外部出力端
子。

Claims (1)

    【実用新案登録請求の範囲】
  1. クロツクパルス入力端子に入力されるクロツク
    パルスにより複数の出力端子に対して順次信号を
    出力するカウンタを含んでおり、このカウンタの
    (n+1)番目の出力端子が、該カウンタのカウ
    ント制御入力端子に接続されていて、リセツト信
    号が該カウンタに入力された後、n番目のクロツ
    クパルスの立上りのタイミングでスタート信号を
    出力するようにしたことを特徴とする、信号発生
    回路。
JP142588U 1988-01-09 1988-01-09 Expired JPH0432819Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP142588U JPH0432819Y2 (ja) 1988-01-09 1988-01-09

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP142588U JPH0432819Y2 (ja) 1988-01-09 1988-01-09

Publications (2)

Publication Number Publication Date
JPH01107224U JPH01107224U (ja) 1989-07-19
JPH0432819Y2 true JPH0432819Y2 (ja) 1992-08-06

Family

ID=31201297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP142588U Expired JPH0432819Y2 (ja) 1988-01-09 1988-01-09

Country Status (1)

Country Link
JP (1) JPH0432819Y2 (ja)

Also Published As

Publication number Publication date
JPH01107224U (ja) 1989-07-19

Similar Documents

Publication Publication Date Title
US4160173A (en) Logic circuit with two pairs of cross-coupled nand/nor gates
JPH0378718B2 (ja)
JPH0691426B2 (ja) 論理回路装置
JPH0432819Y2 (ja)
US5185537A (en) Gate efficient digital glitch filter for multiple input applications
JPH04165810A (ja) パルス発生回路
JPH05333808A (ja) 表示駆動回路
JP2580940B2 (ja) ゲートパルス幅測定回路
CN112562559A (zh) 计数器、像素电路、显示面板和显示设备
JP2564105Y2 (ja) パルス生成器
JP2557703B2 (ja) モード設定回路
US3274498A (en) Twelve-state timing pulse generator using trailing-edge triggering
JPS59133627A (ja) マイクロコンピユ−タの入出力回路
JPH03204222A (ja) クロックドライバー回路
JP2565189B2 (ja) 信号処理回路
JPH0515230B2 (ja)
JP2557866Y2 (ja) 信号切換回路
JPH0429248B2 (ja)
JP2602404Y2 (ja) カウンタ回路
JPH04277921A (ja) 可変遅延回路
JPH054052U (ja) Ic試験装置の波形制御回路
JPH0514138A (ja) 仮保持機能付きラツチ回路
JPS6359017A (ja) パルス発生回路
JPS609286B2 (ja) タイミング信号発生回路
JPH0645891A (ja) パルス整形回路およびそれを利用した可変分周器システム