JPH04324678A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体集積回路装置
に関するもので、特に電算機を用いて設計を行う標準セ
ル方式の回路ブロックを含むものに関する。

【０００２】

【従来の技術】従来の電算機を用いた標準セル方式の回
路ブロックを含む半導体集積回路装置は、例えば図３に
示すような構成になっている。図において、１は半導体
チップで、該半導体チップ１は標準セル方式の第１の回
路ブロック２と、第２，第３の回路ブロック３，４と、
第１，第２，第３の回路ブロック２，３，４に対して信
号を入力または出力する入出力手段を有する入出力回路
ブロック５とで構成されている。また、各回路ブロック
２，３，４，５間の信号伝達経路を与える回路ブロック
間配線は全て回路ブロック間配線領域６内に配設されて
いる。

【０００３】図３における標準セル方式の第１の回路ブ
ロック２の従来の構成例を図４に部分平面図で示す。図
４において、標準セル方式の回路ブロック２は、例えば
第１層，第２層金属配線のみを用い、第３層金属線を用
いないで標準セル２２を構成し、このように構成された
標準セル２２を多数個並設して標準セル列２１を構成し
、かつこのように構成された標準セル列２１を複数個，
所定間隔を隔てて並設し、さらに標準セル列２１の標準
セル２２間を第１層金属配線２５，第２層金属配線２４
，第３層金属配線２３により相互に電気的に接続するこ
とにより構成されていた。

【０００４】

【発明が解決しようとする課題】従来の、標準セル方式
の回路ブロックを含む複数の回路ブロックで構成された
半導体集積回路装置は以上のように構成されていたので
、各回路ブロック間の配線領域の一部に配線が集中する
、あるいは１つの回路ブロックを迂回して配線が配設さ
れるといったことにより、回路ブロック間配線領域の利
用効率が低下するという問題があった。

【０００５】この発明は、上記のような問題点を解消す
るためになされたもので、回路ブロック間配線領域を縮
小することができる半導体集積回路装置を得ることを目
的とする。

【０００６】

【課題を解決するための手段】この発明に係る半導体集
積回路装置は、標準セルを構成する配線の上層に絶縁膜
を介して積層される配線を、該標準セル方式の回路ブロ
ック内で、標準セル列を含み、標準セル列の標準セル列
に平行な方向の二辺を同方向に延長した線と、該標準セ
ル列を含む回路ブロックの境界線とで囲まれる領域Ａ以
外の領域では該標準セルの入出力端子間を電気的に接続
する配線として配設する一方、上記領域Ａを利用して該
標準セル方式の回路ブロック以外の回路ブロックの入出
力端子間を電気的に接続する配線として配設することに
より、標準セル方式の回路ブロックの一部の帯状の領域
に回路ブロック間配線の一部を配設するようにしたもの
である。

【０００７】

【作用】この発明における半導体集積回路装置は、標準
セル方式の回路ブロック内の領域Ａを利用して、各回路
ブロック間配線を配設するようにしたので、従来の半導
体集積回路装置よりも各回路ブロック外領域に存在する
回路ブロック間配線領域が減少し、半導体集積回路の面
積が縮小される。

【０００８】

【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例による半導体集積回路
装置の全体構成図である。図において、１〜６は前記従
来のものと同一、もしくは相当部分を示している。７は
第１の回路ブロックを通過するように配設された回路ブ
ロック間配線であり、標準セル方式の回路ブロック内で
、標準セル列を含み、標準セル列の標準セル列に平行な
方向の二辺を同方向に延長した線と、該標準セル列を含
む回路ブロックの境界線とで囲まれる領域に形成されて
いる。

【０００９】図２はこの発明の一実施例を示す、図１に
おける標準セル方式の回路ブロックの一部平面図である
。図において、符号２１〜２５は前記従来のものと同一
であり、この図２では従来例と同様、第１ないし第３層
金属配線を用いた場合について示している。

【００１０】次に作用，効果について説明する。図１に
おいて、第２，第３の回路ブロック３，４と複数の入出
力回路ブロック５とを結ぶ配線を標準セル方式の第１の
回路ブロック２を通過して配設できるように、図２中の
領域Ａには、標準セルを構成する配線の上層に絶縁膜を
介して積層される配線、即ち、第３層金属配線は標準セ
ル同士の間を結ぶためには配設されていない。

【００１１】このことは、上記標準セル方式の回路ブロ
ックの複数の帯状の領域Ａには、上記回路ブロック以外
の回路ブロック間配線を第３層金属配線を用いて、標準
セル列の標準セル列方向に直角な方向の辺の長さ（以下
、セル高さ）に対応する太さ、本数だけ配設可能である
ということである。

【００１２】従って、本実施例では第２，第３の回路ブ
ロック３，４と複数の入出力回路ブロックとを結ぶため
に上記領域Ａを利用して第３層金属配線７を配設してい
るものである。

【００１３】このように、本実施例では、標準セル方式
の第１の回路ブロックの上記領域Ａを利用して、第２，
第３の回路ブロック３，４と複数の入出力回路ブロック
とを結ぶ配線の一部を配設しているために、従来よりも
配線領域６の面積が縮小されており、これにより、チッ
プ面積の縮小が可能となっている。

【００１４】なお、例えば本件出願人の開発になる特願
平２−３３５４２０号に示すように、標準セルについて
、所定の標準セル以外の標準セル間の配線を当該標準セ
ル内を通過させて配設するために、予め当該標準セル内
に当該標準セルが実現する論理動作を行う回路とは電気
的に分離された配線を、当該標準セルの一辺から他辺へ
設けておくということが従来より行われており、この考
え方は本発明におけるものと似ているが、この方法では
本発明のように標準セル間を配線する時に、配線の太さ
を自由に選ぶことはできないものである。

【００１５】また、上記実施例では、標準セルが第１，
第２層金属配線を用いて構成され、第３層金属配線が配
設可能な場合について述べたが、さらに上層の配線、例
えば第４層，第５層金属配線が配設可能な場合にも同様
に、上記領域Ａの内外で配線の使い分けを行うことによ
り、実施例１の図１に示した配線領域６を縮小すること
が可能である。

【００１６】また、上記実施例では、金属配線を用いる
場合について述べたが、非金属配線を用いる場合であっ
てもよく、上記実施例と同様の効果を奏する。

【００１７】さらに、標準セルが第１層配線で構成され
ていて、第２層配線以上の上層配線が可能な場合や、標
準セルが第１，第２，第３層、あるいはより上層の配線
で構成されていても標準セルを構成する配線よりも上層
の配線が配設可能な場合であってもよく、上記実施例と
同様の効果を奏する。

【００１８】

【発明の効果】以上のように、この発明によれば、標準
セル方式の回路ブロックを含む半導体集積回路装置にお
いて、標準セル方式の回路ブロックの一部の帯状の領域
に回路ブロック間配線の一部を配設することにより、標
準セル方式の回路ブロック内に回路ブロック間配線を通
過させるようにしたので、回路ブロック間配線領域を縮
小させることができ、半導体集積回路装置の面積を縮小
させることができるという効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例を示す半導体集積回路装置
の平面構成図である。

【図２】この発明の一実施例を示す標準セル方式の回路
ブロックの一部平面図である。

【図３】従来の半導体集積回路装置の構成を示す平面図
である。

【図４】従来の標準セル方式の回路ブロックの一部平面
図である。

【符号の説明】

１　　半導体集積回路装置 ２　　標準セル方式の第１の回路ブロック３　　第２の
回路ブロック ４　　第３の回路ブロック ５　　入出力回路ブロック ６　　回路ブロック間配線領域 ７　　第１の回路ブロックを通過して配設された回路ブ
ロック間配線

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　各々がある論理動作を実現する回路を
   備えた標準セルを同一方向に多数個並設して標準セル列
   とし、該標準セル列を複数個，所定間隔でへだてて並設
   し、該標準セルの入出力端子間を配線により電気的に接
   続して所望の動作を行う回路を得る標準セル方式の回路
   ブロックを含む、複数の回路ブロックと、該複数の回路
   ブロックの入出力端子間を電気的に接続する配線とで構
   成された半導体集積回路装置において、上記標準セルを
   構成する配線の上層に絶縁膜を介して積層される配線を
   、上記標準セル方式の回路ブロック内で、標準セル列上
   を含み、標準セル列に平行な方向に二辺を同方向に延長
   した線と、標準セル方式の回路ブロックの境界線とで囲
   まれる領域（以下領域Ａと称す）以外の領域では、標準
   セル同士の入出力端子間を電気的に接続する配線として
   配設し、かつ、上記領域Ａを利用して上記標準セル方式
   の回路ブロック以外の回路ブロックの入出力端子間を電
   気的に接続する配線として配設することを特徴とする半
   導体集積回路装置。