JPH05198673A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH05198673A JPH05198673A JP886492A JP886492A JPH05198673A JP H05198673 A JPH05198673 A JP H05198673A JP 886492 A JP886492 A JP 886492A JP 886492 A JP886492 A JP 886492A JP H05198673 A JPH05198673 A JP H05198673A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- cell
- layer
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】半導体集積回路のセル内に、セルに対して上下
方向の通過配線と接続する左右方向の通過配線を配置す
る事で、配線領域を減少すること。 【構成】半導体集積回路のセル内に、アルミニウムやポ
リシリコンなどの配線層を用い、これらと単一もしくは
複数層使用し、セルに対して上下方向の通過配線１と、
これに接続する左右の通過配線２０，２１を配置し、配
線領域を減少する。
方向の通過配線と接続する左右方向の通過配線を配置す
る事で、配線領域を減少すること。 【構成】半導体集積回路のセル内に、アルミニウムやポ
リシリコンなどの配線層を用い、これらと単一もしくは
複数層使用し、セルに対して上下方向の通過配線１と、
これに接続する左右の通過配線２０，２１を配置し、配
線領域を減少する。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、特にスタンダードセル方式のセル内部の通過配線に
関する。
し、特にスタンダードセル方式のセル内部の通過配線に
関する。
【０００２】
【従来の技術】従来の半導体集積回路装置は、スタンダ
ードセル方式の場合、セル−セル間，セル−ピン間の配
線が、他配線の妨げとならないように、配線領域は主に
セル列に対して上下方向ではセル内部信号を引きだす層
（これを第１層とする），左右方向は第１層とは別の層
（これを第２層とする）を使用する。
ードセル方式の場合、セル−セル間，セル−ピン間の配
線が、他配線の妨げとならないように、配線領域は主に
セル列に対して上下方向ではセル内部信号を引きだす層
（これを第１層とする），左右方向は第１層とは別の層
（これを第２層とする）を使用する。
【０００３】従って、図２に示すように、入出力ピン５
とセルＦの信号線Ｓとを接続する場合、セルＡ，Ｂ，Ｃ
の列を通過する第１層通過配線１が必要であり、全セル
内に上下方向に通過配線１を配置する。ここで、セルＡ
とセルＦが左右方向に離れている場合、前述したよう
に、他セル間の配線を妨げないように、セルＡの通過配
線１より、第１層配線７で、これと第２層配線３との接
続部（これをコンタクト１０とする）まで配線し、同様
にセルＦの信号線Ｓより、第１層配線８でコンタクト９
まで配線し、コンタクト１０とコンタクト９との間を第
２層配線３で接続する。
とセルＦの信号線Ｓとを接続する場合、セルＡ，Ｂ，Ｃ
の列を通過する第１層通過配線１が必要であり、全セル
内に上下方向に通過配線１を配置する。ここで、セルＡ
とセルＦが左右方向に離れている場合、前述したよう
に、他セル間の配線を妨げないように、セルＡの通過配
線１より、第１層配線７で、これと第２層配線３との接
続部（これをコンタクト１０とする）まで配線し、同様
にセルＦの信号線Ｓより、第１層配線８でコンタクト９
まで配線し、コンタクト１０とコンタクト９との間を第
２層配線３で接続する。
【０００４】尚、入出力ピンは、第１層配線６，第１層
通過配線１，第１層配線７，コンタクト１０，第２層配
線３，コンタクト９，第１層配線８，信号線Ｓを通し
て、セルＦに至る。上下方向には、第１層通過配線１，
第１層入出力配線２があり、左右方向には、第２層配線
３，４がある。
通過配線１，第１層配線７，コンタクト１０，第２層配
線３，コンタクト９，第１層配線８，信号線Ｓを通し
て、セルＦに至る。上下方向には、第１層通過配線１，
第１層入出力配線２があり、左右方向には、第２層配線
３，４がある。
【０００５】
【発明が解決しようとする課題】このような従来のセル
内部の上下方向の通過配線１では、前述の様に、使用し
た通過配線１のセルＡと接続するセルＦが離れている場
合、配線領域に於てコンタクト９，１０及び第２層配線
３を使用する為、配線領域の面積が増大するという問題
点があった。また第２層配線３が高抵抗の場合、特に自
動レイアウトに於ては、遅延値がコントロールできない
という問題点もあった。
内部の上下方向の通過配線１では、前述の様に、使用し
た通過配線１のセルＡと接続するセルＦが離れている場
合、配線領域に於てコンタクト９，１０及び第２層配線
３を使用する為、配線領域の面積が増大するという問題
点があった。また第２層配線３が高抵抗の場合、特に自
動レイアウトに於ては、遅延値がコントロールできない
という問題点もあった。
【０００６】本発明の目的は、前記問題点を解決し、配
線領域の面積を増大させず、かつ遅延値を低くコントロ
ールできるようにした半導体集積回路装置を提供するこ
とにある。
線領域の面積を増大させず、かつ遅延値を低くコントロ
ールできるようにした半導体集積回路装置を提供するこ
とにある。
【０００７】
【課題を解決するための手段】本発明の半導体集積回路
装置の構成は、半導体チップ上に、セル内部に上下に通
る第１の通過配線と、前記配線に接続し左右の第２の通
過配線とを備えているることを特徴とする。
装置の構成は、半導体チップ上に、セル内部に上下に通
る第１の通過配線と、前記配線に接続し左右の第２の通
過配線とを備えているることを特徴とする。
【０００８】
【実施例】図１は本発明の一実施例の半導体集積回路装
置の平面図である。
置の平面図である。
【０００９】図１において、本実施例では、セルＡ〜Ｆ
内に上下方向の第１層通過配線１を配置し、これを隣り
合うセルの左右方向の通過配線２０，２１と接続するよ
うに配置する。通過配線２０，２１は単一層でも可能で
あるし、複数の層と組み合せる事も可能である。
内に上下方向の第１層通過配線１を配置し、これを隣り
合うセルの左右方向の通過配線２０，２１と接続するよ
うに配置する。通過配線２０，２１は単一層でも可能で
あるし、複数の層と組み合せる事も可能である。
【００１０】入出力ピン５とセルＦ内の信号線Ｓとを接
続する場合、セルＡ，Ｂ，Ｃ内の左右の通過配線２０を
使用する事により、全く他のセル間配線を妨げる事な
く、第１層のみで配線が可能となる。配線２０，２１間
接続は、第１層配線１１のみで可能である。従って、第
２層配線４は、使用しないで済む。
続する場合、セルＡ，Ｂ，Ｃ内の左右の通過配線２０を
使用する事により、全く他のセル間配線を妨げる事な
く、第１層のみで配線が可能となる。配線２０，２１間
接続は、第１層配線１１のみで可能である。従って、第
２層配線４は、使用しないで済む。
【００１１】
【発明の効果】以上説明したように、本発明は、セル内
に左右方向の通過配線を備えている為、配線領域の配線
本数を増やす事なく、セル列を通過する配線が可能であ
り、また単一層での配線が可能な為、遅延値が問題とな
る半導体集積回路装置にも、抵抗値が低い層を配線層と
して使用する事により、遅延値の検証を除けるという効
果を有する。
に左右方向の通過配線を備えている為、配線領域の配線
本数を増やす事なく、セル列を通過する配線が可能であ
り、また単一層での配線が可能な為、遅延値が問題とな
る半導体集積回路装置にも、抵抗値が低い層を配線層と
して使用する事により、遅延値の検証を除けるという効
果を有する。
【図１】本発明の一実施例の半導体集積回路装置の平面
図である。
図である。
【図２】従来の半導体集積回路装置の平面図である。
１ 第１層通過配線 ２ 第１層入出力配線 ３，４ 第２層配線 ５ 入出力ピン ６，７，８，１１ 第１層配線 ９，１０ コンタクト ２０，２１ 左右方向の配線
Claims (1)
- 【請求項１】 半導体チップ上に、セル内部に上下に通
過する第１の通過配線と、前記配線に接続し左右に通過
する第２の通過配線とを有することを特徴とする半導体
集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP886492A JPH05198673A (ja) | 1992-01-22 | 1992-01-22 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP886492A JPH05198673A (ja) | 1992-01-22 | 1992-01-22 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05198673A true JPH05198673A (ja) | 1993-08-06 |
Family
ID=11704563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP886492A Withdrawn JPH05198673A (ja) | 1992-01-22 | 1992-01-22 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05198673A (ja) |
-
1992
- 1992-01-22 JP JP886492A patent/JPH05198673A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2668981B2 (ja) | 半導体集積回路 | |
| JPH02165652A (ja) | 半導体集積回路装置 | |
| JPH0329342A (ja) | 半導体装置 | |
| US5668389A (en) | Optimized power bus structure | |
| JPH11121498A (ja) | 半導体集積回路装置 | |
| US6121644A (en) | Semiconductor integrated circuit device and method of arranging and wiring cells | |
| JP2000068383A (ja) | 半導体集積回路装置の設計方法および半導体集積回路装置 | |
| JPH05198673A (ja) | 半導体集積回路装置 | |
| JPH1041393A (ja) | 半導体スタンダードセル及びその配置配線方法 | |
| JP3353397B2 (ja) | 半導体集積回路 | |
| JPH08213466A (ja) | 半導体集積回路 | |
| JPS601844A (ja) | 半導体集積回路装置 | |
| JP2529342B2 (ja) | チャネル配線方法 | |
| JP3132604B2 (ja) | 半導体集積回路装置 | |
| JPH04324678A (ja) | 半導体集積回路装置 | |
| JP2634800B2 (ja) | 半導体集積回路スタンダードセル | |
| JPH01152642A (ja) | 半導体集積回路 | |
| JP2000138289A (ja) | 半導体集積回路装置 | |
| JP2656263B2 (ja) | 半導体集積回路装置 | |
| JPH0645566A (ja) | 半導体集積回路装置 | |
| JPH0774252A (ja) | 半導体集積回路 | |
| JPH04253370A (ja) | 半導体集積回路装置 | |
| JPS6248042A (ja) | マスタ−スライス方式半導体集積回路 | |
| JPH04186749A (ja) | 半導体集積回路装置 | |
| JPH0485853A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |