JPH0431977A - 色データの拡張回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野〕 本発明は画像処理装置おける色データの拡張回路に係り
、特にメモリ構成がプレーン方式であっても、ピクセル
方式であってもいずれにも対応できる色データの拡張回
路に関する。

［従来の技術］ 一般に、パーソナルコンピュータ等のＣＲＴ上のある点
（画素）の色を決めるデータ（以下色データという）は
数ビット（２，４，８，１６、・・）で構成されている
。ピクセル方式ではこの色データはビット幅内の所定の
領域に固まって配置されているのに対し、プレーン方式
では色データがある間隔をおいて配置されている。一般
にピクセル方式では色データはビット幅内の端に配置さ
九ており、ＣＲＴ上のある領域をこの同一の色データに
より塗り潰したい時には、端に配置されている色データ
をビット幅内の他の領域に書き移すことによりそのビッ
ト幅全てを同じ色にしている。

第４図は画像処理装置における従来の色データ拡張回路
の一構成例を示すブロック図である。論理演算器４とレ
ジスタ１．２．３とシフタ５とが図に示すように接続さ
れて構成されている。

第４図の従来の拡張回路を用いて２ビットで表わされる
データを３２ビット幅内に拡張する色データの拡張方法
について説明する。

はじめにレジスタ３に色データの例として００００　０
０００００１０を書き込むものとする。

この色データは外部メモリ６から読み出されデータバス
１０を介してレジスタ３に書き込まれる。

次にレジスタ３内の色データをデータバス１１を通して
読み出し、レジスタ１シこ書き込む。ついでデータバス
１１を介してレジスタ１内のデータを読み出し、入力線
１２を通してシフタ５に書き込む、この際２ビット左シ
フトしてデータを００ｏｏｏｏｏｏ　　ｏｏｏｏｏｏｏ
ｏ　　ｏｏｏｏｏ。

００　００００１０００とする。

このデータをシフタ５から出力線１３を通して読み出し
、バス１０を通してレジスタ２に書き込む、その後レジ
スタ１．２内に格納されているデータ論理演算器４によ
り論理和処理し、結果を０ｏｏｏｏｏｏｏ　　ｏｏｏｏ
ｏｏｏｏ　　ｏｏｏｏ。

０００　００００１０１０とする。このようにして論理
和処理されたデータは再びバス１１を通して人力線１２
を介しシフタにより再度２ビット左シフトし、ｏｏｏｏ
ｏｏｏｏ　　ｏｏｏｏｏｏｏ。

００００００００　０１０１０００となり、出力線１３
を通りバス１０を通って再度レジスタ２に書き込まれる
。

同様の処理を１５回繰り返すことにより、論理演算器４
の出力結果が１０１０１０１０　１０１０となる。この
データはバス１１を通してレジスタ３に書き込まれ、色
データ拡張が完了する。拡張された色データは外部メモ
リ６にバス１１を介して格納することができる。

第５図は上述した１５回の繰り返し処理により論理演算
器４の出力が変化する様子を示した図である。

［発明が解決しようとする課題］ しかし上述したように従来の拡張回路では、色データの
拡張のために同じ動作を複数回繰り返さなければならな
いという欠陥があった。またメモリ構成がプレーン方式
の場合にはピクセル方式とは異なる回路構成を持った色
データの拡張回路を採用しなければ色データの拡張が行
えないという問題があった。

本発明は上述した従来の欠点を解消し、メモリ構成がプ
レーン方式であってもピクセル方式であっても同一の回
路構成で、しかも１回の動作により色データの拡張を行
うことのできる色データの拡張回路を提供することを目
的とする。

［課題を解決するための手段］ 本発明は２値の制御信号Ｓｎ　（ｎ＝ｏまたは正の整数
）に応答して２″個の入力ビット線を対応する２１個の
出力ビット線に接続する２・個のセレクタ群の組合わせ
からなる色データの拡張回路において、ｎ番目のセレク
タ群においては、０番目の出力ピント線には０番目の入
力ビット線が接続され、２″〜（２ｎ”−１）番目の出
力ビット線には０〜（２ｎ−１）番目の出力ビット線か
、２″〜（２ｎ’−１）番目の入力ビット線かのいずれ
か一方が選択されてそれぞれ接続されるよう構成したも
のである。

［作用］ 以上のような接続構成にすることにより１色データのビ
ット構成に応じて制御信号Ｓｎの組合わせを選択するこ
とにより１回の操作で色データの拡張を行うことができ
る。

［実施例コ 第２図は本発明による色データの拡張回路を含む画像処
理装置の概略構成を示すブロック図である。

バス４０．４１間にレジスタ３１．３２．３３と論理演
算器３４とシフタ３５と拡張器３６とが図に示すように
接続されている。またバス４１とバス４０とはそれぞれ
外部メモリ４５のライト端子Ｗとリード端子Ｒとにそれ
ぞれ接続される。バス４０はレジスタ３２の入力端子に
接続され、レジスタ３２の出力は論理演算器３４の一方
の入力端子Ｂと接続される。また論理演算器３４の出力
はバス４０．４１にそれぞれ接続されている。バス４０
はシフタ３５の入力端子に接続され、シフタ３５の出力
４３はバス４０．４１および拡張器３６に接続される。

拡張器３６の出力４４はバス４０．４１に接続される。

さらにバス４０はレジスタ３３と接続される。

同様にバス４１はレジスタ３１の入力端子と接続され、
レジスタ３１の出力は論理演算器３４の他方の入力端子
Ａに接続される。さらにバス４１はシフタ３５と入力線
４２を介して接続されている。さらにバス４１はレジス
タ３３にも接続されている。

第１図は第２図に示した拡張器３６の詳細構成を示した
図、第３図はその制御論理を示した図である。第１図に
示す拡張器は入力３２ビット、出力３２ビットの場合の
構成例を示している。

５０〜８１はセレクタで、２つの入力端子のいずれかが
制御信号８０〜Ｓ、に応じて選択されて出力ビット線に
接続される。セレクタ５０は制御信号Ｓ。により制御さ
れる。すなわちＳ。がＯの場合には０側入力端子に接続
された入力線が選択され、制御信号Ｓ０が１の場合には
１側入力端子に接続された入力線が選択される。

セレクタ５１．５２は制御信号ＳＩによりそれぞれＯ個
入力端子と１側入力端子とが選択される。同様にセレク
タ５３〜５６は制御信号Ｓ！により、セレクタ５７〜６
４は制御信号Ｓ、により、さらにセレクタ６６〜８１は
制御信号Ｓ４によりそれぞれ入力端子の選択が行われる
。

次に第１図のように接続された拡張器を用いて１ビクセ
ルが２ビットで構成されている色データの場合について
色データの拡張動作を説明する。

まず外部メモリ４５に格納されている初期データをバス
４０を介してレジスタ３３に読出す、この時のデータが
仮にｏｏｏｏｏｏｏｏ　　ｏｏｏ。

であるとする。次にこのデータをバス４１を介して読出
し入力線４２を通してシフタ３５に入力する。

ついでシフタ３５の出力線４３を通って拡張器３６に入
力する。拡張器３６の出力は後に説明するように０１０
１０１０１　０１０１０１０１０１０１０１０１　０１
０１０１０１となり、出力線４４を介してバス４０に出
力されレジスタ３３に書き込まれる。

次に拡張器３６の詳細動作を第１図に基づいて説明する
。

入力データがｏｏｏｏｏｏｏｏ　　ｏｏｏｏｏ。

００　００００００００　００００００１０の２ビット
ピクセルであることから第３図に示す論理図に従い制御
信号Ｓ。、ｓ、、ｓ、、ｓ３．ｓ。

はそれぞれ０．１．１．１．１となる。これにより出力
ビット０には入力ビットＯが接続され出力ビット２には
セレクタ５０の出力が接続される。

セレクタ５０の制御信号Ｓ０はＯであるため、出力ビッ
ト１には１側入力端子に接続された入力線が選ばれる。

したがって入力ビット１が接続される。

出力ビット２はセレクタ５１で入力ビット０と入力ビッ
ト２との選択になるが、制御信号Ｓ、が１であるため、
入力ビットＯが選択される。

出力ビット３はセレクタ５２での選択により出力ビット
１と入力ビット３との選択になる。ここでは制御信号Ｓ
、が１であるため、出力ビット３には出力ビット１が選
択されて接続される。

以下同様にして出力ビット３２まで動作すると出力ビッ
トの出力結果は０１０１０１０１　０１０１０１．０１
　０１０１０１０１　０１０１０１０１となる。

次にプレーン方式（４プレーン）の場合の動作について
説明する。

バス４１からレジスタ３３に色データとして０ｏｏｏｏ
ｏｏｏ　　ｏｏｏｏｏｏｏｏ　　ｏｏｏｏ。

０００　００００１０１１のデータを書き込む。

次にレジスタ３３内の上記データをバス４１に読出し、
入力線４２を介してシフタ３５に入力する。ついでシフ
タ３５の出力線４３を通って拡張器３６にデータを移送
する。この時拡張器３６の制御信号Ｓ。、Ｓ、、Ｓ２．
Ｓ３、Ｓ４をそれぞれ１．１．１．１．１とする。

拡張器３６の出力は出力線４４からバス４１を通ってレ
ジスタ３１に書き込まれる。この時バス４０は外部メモ
リ４５からデイステネーションデータの１プレーン目を
読込んでレジスタ３２に書き込み、レジスタ３１．３２
のデータを論理演算器３４により演算してバス４１に出
力して外部メモリ４５に書き出す。

ついでレジスタ３３のデータを読出し、バス４１および
入力線４２を介してシフタ３５に入力する。ここでシフ
タ３５は右に１ビットシフトして出力線４３にシフト出
力を出力し、これを拡張器３６に入力する。

以下同様にデイステネーションデータが４プレーンにな
るまで同一動作を続ける。このようにして同一の回路構
成によりプレーン方式の場合でも色データの拡張を行う
ことが出来る。

なお第１図に示す拡張器の回路構成は色データが１，２
．４．８，１６．３２ビットで構成される場合について
の回路構成であるが、一般にｎビットで色データが表わ
される場合についても拡張して構成することが出来る。

この場合り番目のセレクタ群においては、０番目の出力
ビット線には０番目の入力ビット線が接続されるように
し２″〜（２°−１１）番目の出力ビット線には０〜（
２ｎ−１）番目の出力ビット線か２ｎ〜（２バエ−１）
番目の入力ビット線かのいずれか一方が選択されてそれ
ぞれ接続されるような接続構成とすればよい。

［発明の効果］ 以上実施例に基づいて詳細に説明したように、本発明で
はセレクタを用いた拡張器を用いることにより、１回の
操作で色データの拡張をすることが可能となり、処理速
度を高速化することができる。また従来のようにメモリ
構成の変更に伴って回路構成を変更する必要がなくなり
同一回路で処理できるという利点がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す色データの拡張回路の
詳細回路構成図、第２図は本発明の拡張回路を含む画像
処理装置の概略構成ブロック図、第３図はピクセル構成
と制御信号との関係を示す図において、 ３１．３２．３３・・・・・・レジスタ、３４・・・・
・・論理演算器、３５・・・・・シフタ、３６・・・・
・・拡張器、４０．４１・・・・・・データバス、５０
〜８１・・・・・・セレクタ、Ｓ０〜Ｓ４・・・・・・
制御信号 特許出願人　　沖電気工業株式会社 代　理　人　　弁理士　熊谷　　隆 （外１名） ネ茫「８鍔２デー７の↓３判１■疹シ千ｉＬねｉ１龜ス
リ厘ゑ１の１ｉ＼【オ　４０第２図 側衡ｆ＃理図 第３図

Claims (1)

【特許請求の範囲】
1. ２値の制御信号Ｓｎ（ｎは０または正の整数）に応答し
   て２＾ｎ個の入力ビット線を対応する２＾ｎ個の出力ビ
   ット線に接続する、２＾ｎ個のセレクタ群の組合わせか
   らなる色データの拡張回路であって、ｎ番目のセレクタ
   群においては０番目の出力ビット線には０番目の入力ビ
   ット線が接続され、２＾ｎ〜（２＾ｎ＾＋＾１−１）番
   目の出力ビット線には０〜（２＾ｎ−１）番目の出力ビ
   ット線か、２＾ｎ〜（２＾ｎ＾＋＾１−１）番目の入力
   ビット線かのいずれか一方が選択されてそれぞれ接続さ
   れるよう構成したことを特徴とする色データの拡張回路
   。