JPH04316355A - 集積回路用パッケージ - Google Patents

集積回路用パッケージ

Info

Publication number
JPH04316355A
JPH04316355A JP3083860A JP8386091A JPH04316355A JP H04316355 A JPH04316355 A JP H04316355A JP 3083860 A JP3083860 A JP 3083860A JP 8386091 A JP8386091 A JP 8386091A JP H04316355 A JPH04316355 A JP H04316355A
Authority
JP
Japan
Prior art keywords
conductor
integrated circuit
layer
conductor column
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3083860A
Other languages
English (en)
Other versions
JP3167141B2 (ja
Inventor
Yukihiro Kimura
幸広 木村
Nobuhiko Miyawaki
宮脇　信彦
Masao Kuroda
正雄 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP08386091A priority Critical patent/JP3167141B2/ja
Priority to US07/868,567 priority patent/US5293502A/en
Publication of JPH04316355A publication Critical patent/JPH04316355A/ja
Application granted granted Critical
Publication of JP3167141B2 publication Critical patent/JP3167141B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、搭載される集積回路の
信号を導体柱によって取り出す集積回路用パッケージに
関する。
【０００２】
【従来の技術】近年、集積回路用パッケージの絶縁基板
は、搭載される集積回路の高速高密度化および小型化な
どにより、各導体柱のピッチを狭くする要求がある。
【０００３】
【発明が解決しようとする課題】そして、導体柱のピッ
チを狭くすると、隣あう導体柱間でクロストークが発生
するため、導体柱の高密度化が困難であった。また、各
導体柱のインピーダンスがばらついてしまうため、信号
の反射ノイズが発生し、信号の伝送特性が悪い問題点を
有していた。
【０００４】
【発明の目的】本発明は、上記の事情に鑑みてなされた
もので、その目的は、導体柱を高密度化し、かつ導体柱
間のクロストークノイズが低減でき、インピーダンスの
整合が可能な集積回路用パッケージの提供にある。
【０００５】
【課題を解決するための手段】本発明の集積回路用パッ
ケージは、次の技術的手段を採用する。集積回路用パッ
ケージは、薄い板状の絶縁基板と、この絶縁基板を貫通
する多数の導体柱とを備える。そして、前記絶縁基板は
、表面にメタライズ層を備えた絶縁板を多数積層してな
り、前記絶縁基板の導体柱が配される少なくとも一部の
穴は、穴の内周にメタライズ層と導体柱とを絶縁する絶
縁層を備える。
【０００６】
【発明の作用および効果】上記構成よりなる集積回路用
パッケージは、導体柱の外周部を絶縁層で被覆するのみ
で、導体柱のごく近くまでグランド用のメタライズ層が
配される。この結果、導体柱は、擬似同軸構造となり、
導体柱のピッチを狭めて導体柱を高密度化しても、従来
に比較してクロストークノイズを低減することができる
。また、導体柱が擬似同軸構造であるため、各導体柱の
特性インピーダンスの整合を図ることができ、信号の反
射ノイズが低減して、信号の伝達特性を良くすることが
できる。また、導体柱が信号ではなく、電源として用い
られていてもシールド効果がある。
【０００７】
【実施例】次に、本発明の集積回路用パッケージを、図
に示す一実施例に基づき説明する。
【０００８】〔実施例の構成〕図１は集積回路用パッケ
ージの要部断面図を示し、図２は集積回路用パッケージ
の概略断面図を示す。集積回路用パッケージ１は、セラ
ミック製の絶縁基板２と、この絶縁基板２を貫通する多
数の導体柱３とを備えてなる。集積回路用パッケージ１
の一方の面には、信号引回し用の配線層がポリイミド層
４を介して２、３層形成されている。そして、このポリ
イミド層４の表面に集積回路であるフリップチップ５が
搭載される。なお、フリップチップ５が搭載された後は
、絶縁基板２の周縁に封止キャップ（図示しない）を固
着し、フリップチップ５を封止するものである。
【０００９】絶縁基板２と導体柱３について、説明する
。絶縁基板２は、薄い絶縁板２ａを多数積層した多層セ
ラミック基板で、ＡｌＮ、Ａｌ２　Ｏ３　、ムライト、
ガラスセラミック、結晶化ガラス、Ｓｉ３　Ｎ４　等を
焼結して設けられている。各絶縁板２ａの表面には、全
面に亘ってメタライズ層が形成され、絶縁基板は多数の
メタライズ層を備えた構造を呈する。また、導体柱３の
配される絶縁基板２の穴２ｂの内周には、絶縁基板２の
メタライズ層６と導体柱３とを絶縁する絶縁層７とが設
けられている。そして、各導体柱３の端部には、マザー
ボードの電極に電気的に接続されるバンプ８が形成され
ている。
【００１０】なお、図１左端の導体柱３ａに示すように
、導体柱３ａの周囲に絶縁層７を形成しないことにより
、各メタライズ層６が導体柱３ａに電気的に接続され、
グランド接続される導体柱３ａが設けられる。
【００１１】次に、絶縁基板２の製造方法を、簡単に説
明する。まず、ＡｌＮ、Ａｌ２　Ｏ３　、ムライト、ガ
ラスセラミック、結晶化ガラス、Ｓｉ３　Ｎ４　等によ
って絶縁板２ａをなす薄板状のグリーンシートを形成し
、その表面の略全面にＷ、Ｍｏ（ガラスセラミック、結
晶化ガラス等の低温焼結セラミックを使用する場合は、
Ａｕ、Ａｇ、Ｃｕ等を使用する）を塗布し、メタライズ
層を形成する。そして、メタライズ層が塗布されたグリ
ーンシートを多数積層して所定形状に切断し、炉によっ
て焼結して多層セラミック基板である絶縁基板２を得る
。次に、焼結された絶縁基板２に導体柱３が配される貫
通した穴２ｂ（内径０．１　〜０．２　ｍｍ程）を、レ
ーザ加工技術等によって多数形成する。なお、各穴２ｂ
の間隔は、０．２５〜０．４０ｍｍほどと大変間隔が狭
められて形成される。続いて、各穴２ｂの内周に、ポリ
イミド、ガラスペースト、Ｓｉ０２　ＣＶＤ膜などを用
いて、厚さ１０〜２０μｍ程の絶縁層７を形成する。そ
して、絶縁層７の内部に、スパッタリングとメッキ技術
とにより、あるいは溶融メタル注入技術によって、Ａｌ
、Ｃｕ、Ａｇなどの金属を充填し、導体柱３を形成する
。
【００１２】その後、周知の技術によって各導体柱３の
端部にバンプ８を形成する。
【００１３】次に、導体柱のピッチと、クロストークノ
イズとの関係を、図３のグラフに示す。図中の実線Ａは
本実施例の測定結果を示し、実線Ｂはシールド対策を施
していない絶縁基板中の導体柱のピッチを狭めただけの
従来技術の測定結果を示す。なお、この測定は、ＴＲＤ
法によって直接測定したものである。基板厚さは１．２
ｍｍであり、本実施例はメタライズ層が塗布されたシー
トを８層積層したものを測定した。
【００１４】〔実施例の効果〕図３のグラフに示される
ように、本実施例の集積回路用パッケージ１は、導体柱
３のピッチを狭めた場合、従来技術に比較して大幅にク
ロストークノイズが低減できる。
【００１５】また、導体柱３は、周囲に複数のメタライ
ズ層７を配した擬似同軸構造となるため、導体柱３の特
性インピーダンスをシュミレーションによって求めるこ
とができる。つまり、導体柱３のインピーダンスの整合
を図ることができるため、信号の反射ノイズが低減し、
信号の伝達特性の優れた集積回路用パッケージ１を得る
ことができる。
【００１６】なお、導体柱３のピッチを狭めても、シー
ルド効果を保つことができるため、導体柱３を高密度化
することができ、結果的に集積回路用パッケージ１を軽
量、小型化できる。
【００１７】
【変形例】上記実施例では、絶縁層を絶縁基板の穴の内
周に形成し、その後絶縁層の内周に導体柱を形成した例
を示したが、例えば導体柱をピン状に別体で形成し、そ
の導体柱に絶縁層をコートし、絶縁層をコートした導体
柱を絶縁基板の穴内に挿入し、キュアーまたは焼付けに
よって絶縁層および導体柱を設けるなど、他の技術によ
って導体柱や絶縁層を形成しても良い。
【００１８】絶縁基板の穴開けをレーザ技術によって行
う例を示したが、セラミック焼結前にドリル加工やパン
チング加工によって行っても良い。
【００１９】絶縁基板にバンプを設けた例を示したが、
ピンを接合したＰＧＡパッケージに本発明を適用しても
良い。
【００２０】搭載される集積回路の一例としてフリップ
チップを例に示したが、ＴＡＢ、ワイヤーボンディング
で結成される集積回路を搭載する集積回路用パッケージ
に本発明を適用しても良い。
【図面の簡単な説明】
【図１】集積回路用パッケージの要部断面図である。
【図２】集積回路用パッケージの概略断面図である。
【図３】導体柱のピッチとクロストークノイズとの関係
を示したグラフである。
【符号の説明】 １　　集積回路用パッケージ ２　　絶縁基板 ２ａ　　絶縁板 ２ｂ　　導体柱が配される穴 ３　　導体柱 ６　　メタライズ層 ７　　絶縁層

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　薄い板状の絶縁基板と、この絶縁基板
    を貫通する多数の導体柱とを備える集積回路用パッケー
    ジにおいて、前記絶縁基板は、表面にメタライズ層を備
    えた絶縁板を多数積層してなり、前記絶縁基板の導体柱
    が配される少なくとも一部の穴は、穴の内周にメタライ
    ズ層と導体柱とを絶縁する絶縁層を備えることを特徴と
    する集積回路用パッケージ。
JP08386091A 1991-04-16 1991-04-16 集積回路用パッケージ Expired - Fee Related JP3167141B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP08386091A JP3167141B2 (ja) 1991-04-16 1991-04-16 集積回路用パッケージ
US07/868,567 US5293502A (en) 1991-04-16 1992-04-15 Integrated circuit package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08386091A JP3167141B2 (ja) 1991-04-16 1991-04-16 集積回路用パッケージ

Publications (2)

Publication Number Publication Date
JPH04316355A true JPH04316355A (ja) 1992-11-06
JP3167141B2 JP3167141B2 (ja) 2001-05-21

Family

ID=13814435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08386091A Expired - Fee Related JP3167141B2 (ja) 1991-04-16 1991-04-16 集積回路用パッケージ

Country Status (2)

Country Link
US (1) US5293502A (ja)
JP (1) JP3167141B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035968A (ja) * 1999-07-01 2001-02-09 Intersil Corp ボールグリッドアレイを具えるパワー半導体実装パッケージ

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3629348B2 (ja) * 1997-04-16 2005-03-16 新光電気工業株式会社 配線基板
JP3201345B2 (ja) * 1998-05-13 2001-08-20 日本電気株式会社 多層プリント配線板
JP3546823B2 (ja) * 2000-09-07 2004-07-28 インターナショナル・ビジネス・マシーンズ・コーポレーション スルーホール構造および該スルーホール構造を含むプリント基板
US6495770B2 (en) * 2000-12-04 2002-12-17 Intel Corporation Electronic assembly providing shunting of electrical current
US6384341B1 (en) * 2001-04-30 2002-05-07 Tyco Electronics Corporation Differential connector footprint for a multi-layer circuit board
JP4059085B2 (ja) * 2003-01-14 2008-03-12 松下電器産業株式会社 高周波積層部品およびその製造方法
US7052288B1 (en) * 2004-11-12 2006-05-30 Fci Americas Technology, Inc. Two piece mid-plane
US7652896B2 (en) * 2004-12-29 2010-01-26 Hewlett-Packard Development Company, L.P. Component for impedance matching
TWI449136B (zh) * 2011-04-20 2014-08-11 Cyntec Co Ltd 金屬芯印刷電路板及電子封裝結構
US9041208B2 (en) 2011-11-02 2015-05-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Laminate interconnect having a coaxial via structure
JP6385075B2 (ja) * 2013-04-15 2018-09-05 キヤノン株式会社 プリント配線板、プリント回路板及び電子機器
CN104244613A (zh) * 2014-09-11 2014-12-24 深圳崇达多层线路板有限公司 一种hdi板中金属化孔的制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791722A (en) * 1985-07-12 1988-12-20 Ltv Aerospace And Defense Co. Method of designing and manufacturing circuits using universal circuit board
US5019468A (en) * 1988-10-27 1991-05-28 Brother Kogyo Kabushiki Kaisha Sheet type storage battery and printed wiring board containing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035968A (ja) * 1999-07-01 2001-02-09 Intersil Corp ボールグリッドアレイを具えるパワー半導体実装パッケージ

Also Published As

Publication number Publication date
JP3167141B2 (ja) 2001-05-21
US5293502A (en) 1994-03-08

Similar Documents

Publication Publication Date Title
JP3004071B2 (ja) 集積回路用パッケージ
JP3014503B2 (ja) 集積回路用パッケージ
US7847197B2 (en) Multilayer circuit board and manufacturing method thereof
US5768108A (en) Multi-layer wiring structure
JPH0936549A (ja) ベアチップ実装用プリント基板
JP2001320171A (ja) 多層配線基板及び半導体装置
US5227583A (en) Ceramic package and method for making same
JPH07263619A (ja) 半導体装置
JPH04316355A (ja) 集積回路用パッケージ
US5258575A (en) Ceramic glass integrated circuit package with integral ground and power planes
US8059420B2 (en) Surface mountable device
JPH11163539A (ja) 多層配線基板
US7820490B2 (en) Method for LTCC circuitry
JPH05335475A (ja) 回路チップ実装装置
US8125074B2 (en) Laminated substrate for an integrated circuit BGA package and printed circuit boards
JPS61172353A (ja) セラミツク多層基板
JP3784185B2 (ja) 電子部品搭載用配線基板
JP3784188B2 (ja) 電子部品搭載用配線基板
CA1311854C (en) Apparatus and method for high density interconnection substrates using stacked modules
JP4177849B2 (ja) 電子部品搭載用配線基板および電子装置
JP3822129B2 (ja) 配線基板
JPS63261862A (ja) 半導体装置
JP2871613B2 (ja) マルチチップモジュール用基板及びその製造方法
JP3234045B2 (ja) 多層配線基板
CN115132686A (zh) 一种fcbga基板中的焊盘阻抗优化结构及其制造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees