JPH04316101A - プロセス制御装置 - Google Patents
プロセス制御装置Info
- Publication number
- JPH04316101A JPH04316101A JP8369891A JP8369891A JPH04316101A JP H04316101 A JPH04316101 A JP H04316101A JP 8369891 A JP8369891 A JP 8369891A JP 8369891 A JP8369891 A JP 8369891A JP H04316101 A JPH04316101 A JP H04316101A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- card
- rom
- application program
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000004886 process control Methods 0.000 claims description 15
- 238000012423 maintenance Methods 0.000 abstract description 12
- 238000004891 communication Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Control By Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、発電システム，化学プ
ラント等のプロセスをプログラムによって制御する装置
に関する。
ラント等のプロセスをプログラムによって制御する装置
に関する。
【０００２】
【従来の技術】図３は、例えば特開昭６２─６０００１
号公報に開示されるような従来のプロセス制御装置の構
成を示すブロック図である。図中１はＣＰＵカードであ
って、ＣＰＵカード１と、プロセス制御のアプリケーシ
ョンプログラムが書き込まれたＲＯＭチップを実装して
なるＲＯＭカード２，ディジタル信号の入出力を行うデ
ィジタル入力カード３及びディジタル出力カード４，ア
ナログ信号の入出力を行うアナログ入力カード５及びア
ナログ出力カード６並びに、オペレータが遠隔地から制
御パラメータ等のチューニングを行う制御用キー，スイ
ッチ，表示器等を備えたメンテナンスツール８との通信
を制御する通信インターフェイス（Ｉ／Ｆ）カード７と
がケーブル，コネクタ等によって接続されている。また
、メンテナンスツール８は通信回線を介して通信Ｉ／Ｆ
カード７に接続されている。
号公報に開示されるような従来のプロセス制御装置の構
成を示すブロック図である。図中１はＣＰＵカードであ
って、ＣＰＵカード１と、プロセス制御のアプリケーシ
ョンプログラムが書き込まれたＲＯＭチップを実装して
なるＲＯＭカード２，ディジタル信号の入出力を行うデ
ィジタル入力カード３及びディジタル出力カード４，ア
ナログ信号の入出力を行うアナログ入力カード５及びア
ナログ出力カード６並びに、オペレータが遠隔地から制
御パラメータ等のチューニングを行う制御用キー，スイ
ッチ，表示器等を備えたメンテナンスツール８との通信
を制御する通信インターフェイス（Ｉ／Ｆ）カード７と
がケーブル，コネクタ等によって接続されている。また
、メンテナンスツール８は通信回線を介して通信Ｉ／Ｆ
カード７に接続されている。
【０００３】通常、ＣＰＵカード１はＲＯＭカード２の
アプリケーションプログラムを起動してプロセスを制御
する。この場合、メンテナンスツール８はプロセスのモ
ニタリング機能を有する。
アプリケーションプログラムを起動してプロセスを制御
する。この場合、メンテナンスツール８はプロセスのモ
ニタリング機能を有する。
【０００４】図４は、メンテナンスツール８によってプ
ロセスの制御パラメータをチューニングするために、プ
ロセス制御をＲＡＭ運用に切り換えた場合の制御装置の
構成を示すブロック図である。前述と異なるのは、ＲＯ
Ｍカード２の替わりにＲＡＭカード９が搭載され、プロ
セスを制御するアプリケーションプログラムがフロッピ
ーディスク１０に内蔵されている点である。
ロセスの制御パラメータをチューニングするために、プ
ロセス制御をＲＡＭ運用に切り換えた場合の制御装置の
構成を示すブロック図である。前述と異なるのは、ＲＯ
Ｍカード２の替わりにＲＡＭカード９が搭載され、プロ
セスを制御するアプリケーションプログラムがフロッピ
ーディスク１０に内蔵されている点である。
【０００５】次に、プロセス制御をＲＯＭ運用からＲＡ
Ｍ運用に切り換える動作について説明する。制御装置の
電源を切ってＲＯＭカード２が接続されているケーブル
，コネクタ等を外してＲＯＭカード２を装置から抜き、
ＲＡＭカード９を搭載してケーブル，コネクタ等で接続
した後、電源を入れてＲＡＭカード９をイニシャライズ
する。次に、ＣＰＵカード１は、通信回線を介してフロ
ッピーディスク１０からＲＡＭカード９へアプリケーシ
ョンプログラムをロードする。オペレータはメンテナン
スツール８からプロセスのパラメータをチューニングす
ることができ、ＣＰＵカード１は、ＲＡＭカード９のア
プリケーションプログラムを起動してプロセスを制御す
る。
Ｍ運用に切り換える動作について説明する。制御装置の
電源を切ってＲＯＭカード２が接続されているケーブル
，コネクタ等を外してＲＯＭカード２を装置から抜き、
ＲＡＭカード９を搭載してケーブル，コネクタ等で接続
した後、電源を入れてＲＡＭカード９をイニシャライズ
する。次に、ＣＰＵカード１は、通信回線を介してフロ
ッピーディスク１０からＲＡＭカード９へアプリケーシ
ョンプログラムをロードする。オペレータはメンテナン
スツール８からプロセスのパラメータをチューニングす
ることができ、ＣＰＵカード１は、ＲＡＭカード９のア
プリケーションプログラムを起動してプロセスを制御す
る。
【０００６】
【発明が解決しようとする課題】以上のように、従来の
プロセス制御装置は、制御をＲＯＭ運用からＲＡＭ運用
に切り換える場合、装置の電源を一旦切らなけらばなら
なず、また、電源を再投入してからもＲＡＭカードのイ
ニシャライズ及びフロッピーディスクからＲＭＡカード
へのアプリケーションプログラムのローディングに長時
間を要するため、運用の切り換え後、プロセスのパラメ
ータ等のチューニングが即座に行えないという問題があ
る。本発明はこのような問題点を解決するためになされ
たものであって、ＲＯＭとＲＡＭとを予め搭載しておき
、ＲＡＭ運用が選択された場合、装置の電源を切らずに
自動的にＲＡＭ運用へ切り換える構成とすることにより
、パラメータ等のチューニングを即座に実行できるプロ
セス制御装置の提供を目的とする。
プロセス制御装置は、制御をＲＯＭ運用からＲＡＭ運用
に切り換える場合、装置の電源を一旦切らなけらばなら
なず、また、電源を再投入してからもＲＡＭカードのイ
ニシャライズ及びフロッピーディスクからＲＭＡカード
へのアプリケーションプログラムのローディングに長時
間を要するため、運用の切り換え後、プロセスのパラメ
ータ等のチューニングが即座に行えないという問題があ
る。本発明はこのような問題点を解決するためになされ
たものであって、ＲＯＭとＲＡＭとを予め搭載しておき
、ＲＡＭ運用が選択された場合、装置の電源を切らずに
自動的にＲＡＭ運用へ切り換える構成とすることにより
、パラメータ等のチューニングを即座に実行できるプロ
セス制御装置の提供を目的とする。
【０００７】
【課題を解決するための手段】本発明のプロセス制御装
置は、ＲＯＭ及びＲＡＭを予め搭載しておき、プロセス
の制御をＲＯＭ運用からＲＡＭ運用に切り換える際、装
置の電源を切断することなくＲＡＭの使用を可能とする
とともに、ＲＯＭに書き込まれてあるプログラムをＲＡ
Ｍに書き込むことを特徴とする。
置は、ＲＯＭ及びＲＡＭを予め搭載しておき、プロセス
の制御をＲＯＭ運用からＲＡＭ運用に切り換える際、装
置の電源を切断することなくＲＡＭの使用を可能とする
とともに、ＲＯＭに書き込まれてあるプログラムをＲＡ
Ｍに書き込むことを特徴とする。
【０００８】
【作用】本発明のプロセス制御装置は、システムの制御
をＲＯＭ運用からＲＡＭ運用に切り換える際、ＲＡＭ使
用の選択に従って、装置の電源が投入された状態で自動
的にＲＡＭ運用に切り換え、切り換えに連動してＲＯＭ
に書き込まれてあるプログラムをＲＡＭに書き込む。従
って、オペレータは切り換え後、直ちに制御パラメータ
等のチューニングを行うことができる。
をＲＯＭ運用からＲＡＭ運用に切り換える際、ＲＡＭ使
用の選択に従って、装置の電源が投入された状態で自動
的にＲＡＭ運用に切り換え、切り換えに連動してＲＯＭ
に書き込まれてあるプログラムをＲＡＭに書き込む。従
って、オペレータは切り換え後、直ちに制御パラメータ
等のチューニングを行うことができる。
【０００９】
【実施例】以下、本発明をその実施例を示す図面に基づ
いて説明する。図１は本発明のプロセス制御装置（以下
、本発明装置という）の構成を示すブロック図である。 図中１はＣＰＵカードであって、ＣＰＵカード１と、プ
ロセス制御のアプリケーションプログラムが格納された
ＲＯＭカード２，パラメータ等のチューニング時にアプ
リケーションプログラムが書き込まれるＲＡＭカード９
，ディジタル信号の入出力を行うディジタル入力カード
３及びディジタル出力カード４，アナログ信号の入出力
を行うアナログ入力カード５及びアナログ出力カード６
並びに、オペレータが遠隔地から制御パラメータ等のチ
ューニングを行う制御用キー，スイッチ，表示器等を備
えたメンテナンスツール８との通信を制御する通信イン
ターフェイス（Ｉ／Ｆ）カード７とがケーブル，コネク
タ等で接続されている。また、メンテナンスツール８は
通信回線を介して通信Ｉ／Ｆカード７に接続されている
。
いて説明する。図１は本発明のプロセス制御装置（以下
、本発明装置という）の構成を示すブロック図である。 図中１はＣＰＵカードであって、ＣＰＵカード１と、プ
ロセス制御のアプリケーションプログラムが格納された
ＲＯＭカード２，パラメータ等のチューニング時にアプ
リケーションプログラムが書き込まれるＲＡＭカード９
，ディジタル信号の入出力を行うディジタル入力カード
３及びディジタル出力カード４，アナログ信号の入出力
を行うアナログ入力カード５及びアナログ出力カード６
並びに、オペレータが遠隔地から制御パラメータ等のチ
ューニングを行う制御用キー，スイッチ，表示器等を備
えたメンテナンスツール８との通信を制御する通信イン
ターフェイス（Ｉ／Ｆ）カード７とがケーブル，コネク
タ等で接続されている。また、メンテナンスツール８は
通信回線を介して通信Ｉ／Ｆカード７に接続されている
。
【００１０】さらに、ＲＯＭカード２及びＲＡＭカード
９はイネーブル信号線１２を介してＣＰＵカード１に接
続されている。また、ディジタル入力カード３にはＲＯ
Ｍカード２又はＲＡＭカード３を選択するための選択ス
イッチ１１が接続されている。
９はイネーブル信号線１２を介してＣＰＵカード１に接
続されている。また、ディジタル入力カード３にはＲＯ
Ｍカード２又はＲＡＭカード３を選択するための選択ス
イッチ１１が接続されている。
【００１１】通常、ＣＰＵカード１はＲＯＭカード２の
アプリケーションプログラムを起動してプロセスを制御
する。この場合、メンテナンスツール８はプロセスのモ
ニタリング機能を有する。
アプリケーションプログラムを起動してプロセスを制御
する。この場合、メンテナンスツール８はプロセスのモ
ニタリング機能を有する。
【００１２】以上のような構成の本発明装置による、Ｒ
ＯＭ／ＲＡＭ運用の切り換え動作について、図２に示す
フローチャートに基づいて説明する。電源を投入し（Ｓ
１）、選択スイッチ１１が、ＲＯＭ側・ＲＡＭ側のいず
れに投入されているかを判断する（Ｓ２）。ＲＯＭ側が
選択されている場合、ＣＰＵカード１はＲＯＭカードイ
ネーブル信号を有意とし（Ｓ３）、ＲＯＭカード２に書
き込まれてあるアプリケーションプログラムを起動して
実行する（Ｓ４）。この場合、メンテナンスツール８は
プロセスのモニタリング機能を有する。
ＯＭ／ＲＡＭ運用の切り換え動作について、図２に示す
フローチャートに基づいて説明する。電源を投入し（Ｓ
１）、選択スイッチ１１が、ＲＯＭ側・ＲＡＭ側のいず
れに投入されているかを判断する（Ｓ２）。ＲＯＭ側が
選択されている場合、ＣＰＵカード１はＲＯＭカードイ
ネーブル信号を有意とし（Ｓ３）、ＲＯＭカード２に書
き込まれてあるアプリケーションプログラムを起動して
実行する（Ｓ４）。この場合、メンテナンスツール８は
プロセスのモニタリング機能を有する。
【００１３】一方、ＲＡＭ側が選択されている場合、Ｃ
ＰＵカード１は、ＲＯＭカード２のＲＯＭチップに書き
込まれてあるアプリケーションプログラムをＣＰＵカー
ド１のワークメモリへ読み出し（Ｓ５）、その後、ＲＯ
Ｍカードイネーブル信号を無効とすることによりＲＡＭ
カード９をイネーブルとする（Ｓ６）。ＣＰＵカード１
はＲＡＭカード９をイニシャライズし（Ｓ７）、ワーク
メモリへ読み出してあるアプリケーションプログラムを
ＲＡＭカード９に書き込み（Ｓ８）、ＲＡＭカード９か
らアプリケーションプログラムを起動して実行する（Ｓ
９）。従って、オペレータはＲＡＭ運用に切り換えた後
、直ちにメンテナンスツール８からプロセスのパラメー
タ等をチューニングすることができる。
ＰＵカード１は、ＲＯＭカード２のＲＯＭチップに書き
込まれてあるアプリケーションプログラムをＣＰＵカー
ド１のワークメモリへ読み出し（Ｓ５）、その後、ＲＯ
Ｍカードイネーブル信号を無効とすることによりＲＡＭ
カード９をイネーブルとする（Ｓ６）。ＣＰＵカード１
はＲＡＭカード９をイニシャライズし（Ｓ７）、ワーク
メモリへ読み出してあるアプリケーションプログラムを
ＲＡＭカード９に書き込み（Ｓ８）、ＲＡＭカード９か
らアプリケーションプログラムを起動して実行する（Ｓ
９）。従って、オペレータはＲＡＭ運用に切り換えた後
、直ちにメンテナンスツール８からプロセスのパラメー
タ等をチューニングすることができる。
【００１４】この場合、同一のアプリケーションプログ
ラムをＲＯＭカード２とＲＡＭカード９とで選択的に実
行するために、ＣＰＵカード１のメモリマップにおける
ＲＯＭカード２とＲＡＭカード９とのアドレスを一致さ
せておく。
ラムをＲＯＭカード２とＲＡＭカード９とで選択的に実
行するために、ＣＰＵカード１のメモリマップにおける
ＲＯＭカード２とＲＡＭカード９とのアドレスを一致さ
せておく。
【００１５】なお、本実施例では制御装置のメインＣＰ
ＵがアプリケーションプログラムをＲＡＭへ転送する構
成について説明したが、ＲＯＭ／ＲＡＭ切り換え専用の
ＣＰＵを設けてもよい。
ＵがアプリケーションプログラムをＲＡＭへ転送する構
成について説明したが、ＲＯＭ／ＲＡＭ切り換え専用の
ＣＰＵを設けてもよい。
【００１６】また、本実施例ではメモリマップにおける
ＲＯＭカード２とＲＡＭカード９とのアドレスを一致さ
せておきイネーブル信号で選択的に使用可能とする構成
としたが、異なるアドレスが割り付けられてある場合で
あっても、選択の都度、プログラム読み出しのアドレス
を変更する構成とすれば、本実施例と同様の効果が得ら
れる。
ＲＯＭカード２とＲＡＭカード９とのアドレスを一致さ
せておきイネーブル信号で選択的に使用可能とする構成
としたが、異なるアドレスが割り付けられてある場合で
あっても、選択の都度、プログラム読み出しのアドレス
を変更する構成とすれば、本実施例と同様の効果が得ら
れる。
【００１７】
【発明の効果】以上のように、本発明装置は、ＲＯＭと
ＲＡＭとを予め搭載しておき、電源を投入したままＲＯ
Ｍ運用からＲＡＭ運用へ自動的に切り換えることができ
るので、ＲＡＭ運用への切り換え後、直ちに制御パラメ
ータ等をチューニングできるという優れた効果を奏する
。
ＲＡＭとを予め搭載しておき、電源を投入したままＲＯ
Ｍ運用からＲＡＭ運用へ自動的に切り換えることができ
るので、ＲＡＭ運用への切り換え後、直ちに制御パラメ
ータ等をチューニングできるという優れた効果を奏する
。
【図１】本発明装置の構成を示すブロック図である。
【図２】本発明装置によるＲＯＭ／ＲＡＭの切り換え手
順を説明するフローチャートである。
順を説明するフローチャートである。
【図３】ＲＯＭ運用の場合の従来のプロセス制御装置の
構成を示すブロック図である。
構成を示すブロック図である。
【図４】ＲＡＭ運用の場合の従来のプロセス制御装置の
構成を示すブロック図である。
構成を示すブロック図である。
１ ＣＰＵカード
２ ＲＯＭカード
８ メンテナンスツール
９ ＲＡＭカード
１１ 選択スイッチ
１２ イネーブル信号線
Claims (1)
- 【請求項１】 ＲＯＭ又はＲＡＭを選択的に使用して
プログラムを実行してプロセスを制御する装置において
、ＲＯＭを使用するかＲＡＭを使用するかを選択する手
段と、該手段の選択に従って、装置の電源が投入された
状態でＲＯＭ又はＲＡＭの使用を可能とする手段と、Ｒ
ＡＭの使用が選択された場合、選択に連動してＲＯＭに
書き込まれてあるプログラムをＲＡＭに書き込む手段と
を備えたことを特徴とするプロセス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8369891A JPH04316101A (ja) | 1991-04-16 | 1991-04-16 | プロセス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8369891A JPH04316101A (ja) | 1991-04-16 | 1991-04-16 | プロセス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04316101A true JPH04316101A (ja) | 1992-11-06 |
Family
ID=13809717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8369891A Pending JPH04316101A (ja) | 1991-04-16 | 1991-04-16 | プロセス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04316101A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62115291A (ja) * | 1985-08-28 | 1987-05-26 | イエダ リサ−チ アンド デベロツプメント コンパニ− リミテツド | インタ−フエロン誘起遺伝子及び酵素 |
-
1991
- 1991-04-16 JP JP8369891A patent/JPH04316101A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62115291A (ja) * | 1985-08-28 | 1987-05-26 | イエダ リサ−チ アンド デベロツプメント コンパニ− リミテツド | インタ−フエロン誘起遺伝子及び酵素 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH103307A (ja) | 数値制御装置 | |
| JPH04316101A (ja) | プロセス制御装置 | |
| JPH05211683A (ja) | 電源制御装置 | |
| JPH0760669A (ja) | 産業用機械の操作システム | |
| CN100530042C (zh) | 用于交通工具上的电脑的主机板与电源转换器 | |
| JPH0720972A (ja) | 活線挿抜装置 | |
| JPS60173631A (ja) | 制御プログラム切換え方式 | |
| JP2807406B2 (ja) | リモート入出力装置 | |
| JPS60246428A (ja) | 情報処理システムにおける端末機器の電源制御方式 | |
| JPS60160447A (ja) | プログラマブルコントロ−ラ | |
| JPS6385913A (ja) | 自動電源制御方式 | |
| JPH11134010A (ja) | プログラマブルコントローラにおけるプログラム実行方法 | |
| JPH0342744Y2 (ja) | ||
| JPH06339182A (ja) | 分散形制御装置 | |
| JPH07319532A (ja) | 数値制御システム | |
| JPH077770A (ja) | 遠方監視装置 | |
| JPS62251832A (ja) | 電子計算機システム | |
| JPH0370014A (ja) | リセット制御方式 | |
| JPS6225366A (ja) | 計算機システム | |
| JPH0651826A (ja) | ロボットの教示装置 | |
| JPH06230857A (ja) | リセット装置 | |
| JPH0541722A (ja) | プログラマブルコントローラ | |
| JPH05241815A (ja) | マイクロプロセッサ制御による信号処理装置 | |
| JPS61228523A (ja) | キ−ボ−ド制御方式 | |
| JPH06342329A (ja) | 周辺制御装置 |