JPS6225366A - 計算機システム - Google Patents
計算機システムInfo
- Publication number
- JPS6225366A JPS6225366A JP16384885A JP16384885A JPS6225366A JP S6225366 A JPS6225366 A JP S6225366A JP 16384885 A JP16384885 A JP 16384885A JP 16384885 A JP16384885 A JP 16384885A JP S6225366 A JPS6225366 A JP S6225366A
- Authority
- JP
- Japan
- Prior art keywords
- central processing
- memory
- processing unit
- program
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、システム全体を管理する第１の中央処理部と
、第２の中央処理部をそれぞれ有し機能の一部をそれぞ
れ実現するための複数のサブシステムとが外部信号線で
接続された計算機システムに関するものである。
、第２の中央処理部をそれぞれ有し機能の一部をそれぞ
れ実現するための複数のサブシステムとが外部信号線で
接続された計算機システムに関するものである。
（従来の技術）
第２図は、従来のこの種のシステムの構成を示したもの
であり、１はシステム全体を管理する第１の中央処理部
で、例えばμＣＰＵを基板に搭載したもの、２は固有の
機能を実現するためのサブシステムで、第２の中央処理
部４（例えばμＣＰＵ）、読出専用メモリ部５（例えば
ＲＯＭ）、内部パスライン６等が基板に搭載されており
、第１の中央処理部１の管理下で動作する。３は第１の
中央処理部１とサブシステム２とを接続する外部パスラ
イン、なお図では、サブシステム２は１つのみ示してい
るが、複数のサブシステムが外部パスライン３に接続さ
れているものとする。７は電源部である。
であり、１はシステム全体を管理する第１の中央処理部
で、例えばμＣＰＵを基板に搭載したもの、２は固有の
機能を実現するためのサブシステムで、第２の中央処理
部４（例えばμＣＰＵ）、読出専用メモリ部５（例えば
ＲＯＭ）、内部パスライン６等が基板に搭載されており
、第１の中央処理部１の管理下で動作する。３は第１の
中央処理部１とサブシステム２とを接続する外部パスラ
イン、なお図では、サブシステム２は１つのみ示してい
るが、複数のサブシステムが外部パスライン３に接続さ
れているものとする。７は電源部である。
以上の構成において、システム立上げ時に電源部７から
外部パスライン３を介して第１の中央処理部１及びサブ
システム２にそれぞれ電源が供給されると、サブシステ
ム２では、第２の中央処理部４が読出専用メモリ部５の
プログラムを読み出してプログラムの実行を開始する。
外部パスライン３を介して第１の中央処理部１及びサブ
システム２にそれぞれ電源が供給されると、サブシステ
ム２では、第２の中央処理部４が読出専用メモリ部５の
プログラムを読み出してプログラムの実行を開始する。
（発明が解決しようとする問題点）
しかしながら、上記従来の構成では、メモリ部５が読出
専用であり、フログラムの書き換えが不可能な状態で搭
載されているので、プログラムを変更したい場合は、メ
モリを基板から取り外し、所要のプログラムが書き込ま
れた続出専用メモリを新たに実装しなければならない。
専用であり、フログラムの書き換えが不可能な状態で搭
載されているので、プログラムを変更したい場合は、メ
モリを基板から取り外し、所要のプログラムが書き込ま
れた続出専用メモリを新たに実装しなければならない。
このため、メモリの取り外し・取り付は作業の手間が非
常に大変であり、しかも交換が多発するとメモリと基板
との接触不良が生じるという問題があった。
常に大変であり、しかも交換が多発するとメモリと基板
との接触不良が生じるという問題があった。
本発明は、このような従来の問題を解決するもので、メ
モリの取り外し・取り付は作業を無くし、基板との接触
不良磐生しさせない優れた計算機システムを提供するこ
とを目的とするものである。
モリの取り外し・取り付は作業を無くし、基板との接触
不良磐生しさせない優れた計算機システムを提供するこ
とを目的とするものである。
（問題点を解決するための手段）
上記目的を達成するために、サブシステムに、読み書き
可能なメモリ手段と、このメモリ手段の接続を外部パス
ライン又は内部パスラインのいずれかに切り換える切換
手段と、第１の中央処理部からの指令信号に基づいて切
換手段を制御し、かつ第２の中央処理部を一時的に停止
状態に制御する制御手段とを設ける。
可能なメモリ手段と、このメモリ手段の接続を外部パス
ライン又は内部パスラインのいずれかに切り換える切換
手段と、第１の中央処理部からの指令信号に基づいて切
換手段を制御し、かつ第２の中央処理部を一時的に停止
状態に制御する制御手段とを設ける。
（作 用）
上記構成によれば、プログラム変更時は、制御手段によ
り第２の中央処理部を一時停止状態にするとともに、切
換手段を介してメモリ手段を外部パスラインに接続し、
第１の中央処理部からメモリ手段に所要のプログラムを
書き込む。その後、メモリ手段の接続を内部パスライン
に切り換えるとともに第２の中央処理部を始動させて、
書き込まれたプログラムを実行する。このように、任意
にプログラムを変更することができるから、従来のよう
に、基板からのメモリの取り外し・取り付けという作業
はなくなり、メモリと基板との接触不良もなくなる。
り第２の中央処理部を一時停止状態にするとともに、切
換手段を介してメモリ手段を外部パスラインに接続し、
第１の中央処理部からメモリ手段に所要のプログラムを
書き込む。その後、メモリ手段の接続を内部パスライン
に切り換えるとともに第２の中央処理部を始動させて、
書き込まれたプログラムを実行する。このように、任意
にプログラムを変更することができるから、従来のよう
に、基板からのメモリの取り外し・取り付けという作業
はなくなり、メモリと基板との接触不良もなくなる。
（実施例）
第１図は、本発明の一実施例を示したもので、第２図と
同一機能を有する部分には同一符号を付してあり、また
、８は読み書き可能なメモリ部、９は、このメモリ部８
の接続を内部パスライン６又は外部パスライン３に切り
換えるバス切換部、１０は、第１の中央処理部１からの
指令信号に基づいてバス切換部９の切換を制御し、一方
、第２の中央処理部４を一時停止状態に制御する制御部
である。
同一機能を有する部分には同一符号を付してあり、また
、８は読み書き可能なメモリ部、９は、このメモリ部８
の接続を内部パスライン６又は外部パスライン３に切り
換えるバス切換部、１０は、第１の中央処理部１からの
指令信号に基づいてバス切換部９の切換を制御し、一方
、第２の中央処理部４を一時停止状態に制御する制御部
である。
次に本実施例の動作を説明する。まず通常のシステム立
上げ時には、電源部７から外部パスライン３を介して第
１の中央処理部１及びサブシステム２にそれぞれ電源が
供給される。このとき読み書き可能なメモリ部８は内部
パスライン６に接続されている。サブシステム２では、
第２の中央処理部４がメモリ部８のプログラムを読み出
し、プログラムの実行を開始する。
上げ時には、電源部７から外部パスライン３を介して第
１の中央処理部１及びサブシステム２にそれぞれ電源が
供給される。このとき読み書き可能なメモリ部８は内部
パスライン６に接続されている。サブシステム２では、
第２の中央処理部４がメモリ部８のプログラムを読み出
し、プログラムの実行を開始する。
ここで、プログラムを変更する場合は、第１の中央処理
部１からの指令信号に基づいて、制御部１０はバス切換
部９を制御し、読み書き可能なメモリ部８の接続を内部
パスライン６から外部パスライン３に切り換える。また
同時に、制御部ＩＯは第２の中央処理部４を制御してそ
の動作を一時的に停止させる。この状態において、第１
の中央処理部１から外部パスライン３を介して読み書き
可能なメモリ部８に新たな実行プログラムを書き込む。
部１からの指令信号に基づいて、制御部１０はバス切換
部９を制御し、読み書き可能なメモリ部８の接続を内部
パスライン６から外部パスライン３に切り換える。また
同時に、制御部ＩＯは第２の中央処理部４を制御してそ
の動作を一時的に停止させる。この状態において、第１
の中央処理部１から外部パスライン３を介して読み書き
可能なメモリ部８に新たな実行プログラムを書き込む。
書き込み終了後、第１の中央処理部１からの指令信号に
基づいて、制御部１０はメモリ部８の接続を内部パスラ
イン６に切り換え、また、第２の中央処理部４を始動さ
せる６始動した第２の中央処理部４はメモリ部８に書き
込まれたプログラムを読み出し、これを実行する。
基づいて、制御部１０はメモリ部８の接続を内部パスラ
イン６に切り換え、また、第２の中央処理部４を始動さ
せる６始動した第２の中央処理部４はメモリ部８に書き
込まれたプログラムを読み出し、これを実行する。
（発明の効果）
以上説明したように、本発明によれば、読み書き可能な
メモリ部を備え、このメモリ部に接続するパスラインの
切換制御及び第２の中央処理部の一時停止制御を行なう
ことにより、必要に応じて実行プログラムを容易に書き
換えることができるので、従来のように、プログラムを
変更する毎に続出専用メモリを基板から取り外し、新た
なプログラムの読出専用メモリを実装するという作業を
無くすることができ、従って、メモリの交換によって生
じるメモリと基板との電気的接触不良の問題も解消する
ことになる。
メモリ部を備え、このメモリ部に接続するパスラインの
切換制御及び第２の中央処理部の一時停止制御を行なう
ことにより、必要に応じて実行プログラムを容易に書き
換えることができるので、従来のように、プログラムを
変更する毎に続出専用メモリを基板から取り外し、新た
なプログラムの読出専用メモリを実装するという作業を
無くすることができ、従って、メモリの交換によって生
じるメモリと基板との電気的接触不良の問題も解消する
ことになる。
第１図は、本発明の一実施例の構成を示すブロック図、
第２図は、従来例の構成を示すブロック図である。 １ ・・・第１の中央処理部、 ２・・・サブシステム
、 ３ ・・・外部パスライン、 ４ ・・・第２の
中央処理部、 ６ ・・・内部パスライン、７ ・・
・電源部、 ８ ・・・読み書き可能なメモリ部、 ９
・・・バス切換部、 １０・・・制御部。 第１図 第２図
第２図は、従来例の構成を示すブロック図である。 １ ・・・第１の中央処理部、 ２・・・サブシステム
、 ３ ・・・外部パスライン、 ４ ・・・第２の
中央処理部、 ６ ・・・内部パスライン、７ ・・
・電源部、 ８ ・・・読み書き可能なメモリ部、 ９
・・・バス切換部、 １０・・・制御部。 第１図 第２図
Claims (1)
- システム全体を管理する第１の中央処理部と、第２の中
央処理部をそれぞれ有し機能の一部をそれぞれ実現する
ための複数のサブシステムとが外部信号線で接続され、
前記サブシステムは、読み書き可能なメモリ手段と、該
メモリ手段の接続を前記外部信号線又は内部信号線のい
ずれかに切り換える切換手段と、前記第１の中央処理部
からの指令信号に基づいて前記切換手段の切換を制御す
るとともに前記第２の中央処理部を一時停止状態に制御
する制御手段とを備え、プログラム変更時に、前記制御
手段により第２の中央処理部を一時停止状態にするとと
もに前記切換手段を介してメモリ手段を外部信号線に接
続し、前記第１の中央処理部からメモリ手段にプログラ
ムを書き込んだ後、前記切換手段を介してメモリ手段の
接続を内部信号線に切り換えるとともに前記第２の中央
処理部を始動させ、書き込まれたプログラムを実行する
ことを特徴とする計算機システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16384885A JPS6225366A (ja) | 1985-07-26 | 1985-07-26 | 計算機システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16384885A JPS6225366A (ja) | 1985-07-26 | 1985-07-26 | 計算機システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6225366A true JPS6225366A (ja) | 1987-02-03 |
Family
ID=15781903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16384885A Pending JPS6225366A (ja) | 1985-07-26 | 1985-07-26 | 計算機システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6225366A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0317956A (ja) * | 1989-06-15 | 1991-01-25 | Yuasa Battery Co Ltd | アルカリ蓄電池用ニッケル電極 |
-
1985
- 1985-07-26 JP JP16384885A patent/JPS6225366A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0317956A (ja) * | 1989-06-15 | 1991-01-25 | Yuasa Battery Co Ltd | アルカリ蓄電池用ニッケル電極 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59200327A (ja) | 周辺装置の制御方式 | |
| KR920000026A (ko) | 확장유닛에 접속가능한 컴퓨터 시스템 | |
| JPH0521251B2 (ja) | ||
| JPS6225366A (ja) | 計算機システム | |
| JPS6225367A (ja) | 計算機システム | |
| JPH096410A (ja) | プログラマブルコントローラの省電力装置 | |
| JP2000128447A (ja) | エレベータ用制御プログラム書き換え装置 | |
| JPH06177965A (ja) | ２重化系の交換機システム | |
| JPS63123110A (ja) | システム起動・切断制御方式 | |
| JPH103330A (ja) | データ退避復元システム | |
| JPH0298722A (ja) | 電源制御機能付データ処理装置 | |
| JPH04177504A (ja) | プログラマブルコントローラのバックアップ装置 | |
| JPS62111339A (ja) | プログラムロ−ド方法 | |
| JPH0628063A (ja) | 計算機システム | |
| JPH11134010A (ja) | プログラマブルコントローラにおけるプログラム実行方法 | |
| JPS6158019A (ja) | 電源維持装置 | |
| US20020089772A1 (en) | Automation system with a work drive unit | |
| JPS6022225A (ja) | 遠隔電源切断方式 | |
| JPH0414166A (ja) | マルチｃｐｕシステムのプログラム制御装置 | |
| JPS6213157Y2 (ja) | ||
| JPH11306010A (ja) | コンピュータ | |
| JPH04130910A (ja) | 情報処理装置 | |
| JPS61198313A (ja) | 計算機システムの電源制御装置 | |
| JPH0695904A (ja) | 二重化構成制御システムの系切り替え処理方式 | |
| JPS63159913A (ja) | 電源制御方式 |