JPS61198313A - 計算機システムの電源制御装置 - Google Patents

計算機システムの電源制御装置

Info

Publication number
JPS61198313A
JPS61198313A JP60039143A JP3914385A JPS61198313A JP S61198313 A JPS61198313 A JP S61198313A JP 60039143 A JP60039143 A JP 60039143A JP 3914385 A JP3914385 A JP 3914385A JP S61198313 A JPS61198313 A JP S61198313A
Authority
JP
Japan
Prior art keywords
power
power supply
devices
computer system
supply control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60039143A
Other languages
English (en)
Inventor
Yoshiaki Tsuda
津田 芳明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60039143A priority Critical patent/JPS61198313A/ja
Publication of JPS61198313A publication Critical patent/JPS61198313A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、計算機システムの電源制御装置に関し、特に
、複数の装置が複数の運転系を構成する計算機システム
の電源制御装置に関する。
〔従来の技術〕
周知のように、計算機システムがもたらす社会的影響が
増大するにつれて、計算機システムに対する信鯨性につ
いての要求がますます厳しくなってきている。
このため、1つの計算機システムに現用系と予備系との
2系統の装置を配備し、現用系の障害時に予備系によっ
て業務を続行できるようにした、いわゆるデュプレック
スシステムと呼ばれる運転形態が採用される場合がある
また、業務の多様化にあわせて、複数の運転系で計算機
システムを構成しておき、時間帯に応じて業務形態が変
化するのに伴い、運転する運転系を変化させる方法が採
られることもある。
このように1つの計算機システムに複数の運転系が存在
する場合には、運転系ごとに電源の投入や切断を行う必
要がある。
従来、この種の運転系ごとの電源制御は、複数の運転系
に共用される装置を除く装置だけを対象としているか、
または、電源制御指示装置に計算機システムを構成する
全ての装置の運転系に関する情報を持たせ、これら情報
に基づいて制御を行っていた。
〔発明が解決しようとする問題点〕
上述した従来の計算機システムの電源制御装置は、複数
の運転系に共用の装置は対象外であるため、別途共用の
装置の電源の制御を指示しなければならないという欠点
がある。
また、電源制御指示装置に全ての装置に関する運転系の
情報を持たせて制御を行う場合には、計算機システムの
構築や装置の増設ごとに運転系に関する情報を電源制御
指示装置内に作成しなければならないという欠点がある
〔問題点を解決するための手段〕
本発明の計算機システムの電源制御装置は、複数の運転
系を有し、一つないしは複数の前記運転系に所属する複
数の装置からなる計算機システムの電源制御装置におい
て、前記複数の装置のそれぞれに設けられていて、個々
の装置がいずれの運転系に所属するかを指定するための
前記複数の運転系の糸数と同数以上の部分からなる系指
定スイ・7チと、前記複数の装置の全てを接続するシリ
アル電源インタフェースと、特定の運転系に対する電源
投入指示時に、この特定の運転系に所属することを示す
前記系指定スイッチの部分がオンである装置を前記シリ
アル電源インタフェースを介して電源投入し、特定の運
転系に対する電源切断指示時に、この特定の運転系に所
属することを示す前記系指定スイッチの部分だけがオン
の装置と、この特定の運転系とこの特定の運転系以外の
すでに電源切断の指示がなされている運転系とに所属す
ることを示す前記系指定スイッチの部分がオンである装
置を前記シリアル電源インタフェースを介して電源切断
する電源制御指示装置とを有している。
〔実施例〕
次に、本発明について図面を参照して詳細に説明する。
第1図は、本発明の一実施例の構成を示すブロック図で
ある。計算機システム1は、複数の装置11.12.1
3.21.22.23.31.32および33から構成
される装置11.12.13.21.22.23.31
.32および33は、それぞれスイッチlla、12a
、13a、21a、22a、23a、31a、32aお
よび33aを含んでいる。
電源制御指示談′I14は、計算機システム1の電源制
御をプログラムに基づいて指示する装置であり、プログ
ラムを実行するマイクロプロセッサ41と、プログラム
を格納しプログラムの実行に必要なデータの続出しおよ
び書込みを行うメモリ42と、プログラムを記憶するフ
ロッピィディスク44と、フロッピィディスク44ヲ制
御するフロッピィディスクアダプタ43と、表示と入力
ができるCRT・キーボード46と、CRT・キーボー
ド46を制御するCRT制御部45と、計算機システム
1の全ての装置1f11.12.13.21.22.2
3.31.32および33に接続されたシリアル電源イ
ンタフェース5を制御するインタフェースアダプタ47
と、マイクロプロセッサ41、メモリ42、フロッピィ
ディスクアダプタ43、CRT制御部45およびインタ
フェースアダプタ47を接続するバス48とを含んでい
る。
第2図は、第1図のスイッチlla、12a、13a、
21 a 、22 a % 23 a % 31 a 
s 32 aおよび33aのビット構成を示した図であ
り、各スイッチにはそれぞれ16ビツトの値が設定でき
るようになっている。
各スイッチの16ビツトのうち、先頭の4ビツトは系指
定部となっており、各ビットは各装置が所属する運転系
を示す役目をする。例えば、第3ビツトが”1”のとき
には、その装置が第1の運転系10に所属することを示
し、第2ビツトが”1”のときには、その装置が第2の
運転系20に所属していることを示す。なお、同一の装
置が複数の運転系に所属するときには、系指定部の複数
のビットに1”の値が設定されることはいうまでもない
系指定部に運転系への所属を示す系所属表示ビットが4
ビツト確保されているので、本実施例の電源制御装置は
4つまでの運転系を含む計算機システムに適用可能であ
るが、本実施例では運転系が2つの場合について説明す
る。
また、各スイッチlla、12a、13a、21a。
22a 、 23a 、31a 、 32aおよび33
aの16ビツトの内の後側の12ビツトは、装置指定部
となっており、シリアル電源インタフェース5に接続さ
れる装置11.12.13.21.22.23.31.
32および33の指定を行う役目をする。
上記のように系指定部および装置指定部が設定されてい
るので、各スイッチlla、12a、13a。
21a 、 22a 、 23a 、 31a 、、 
32aおよび33aの16ビツトの値は、各装置11.
12.13.21.22.23.31.32および33
を一意的に定めるシリアル電源インク第3図は、第1図
に示した計算機システム1に含まれている装置11.1
2.13.21.22.23.31.32および33の
スイッチlla 、 12a 、 13a 、 21a
 。
22a 、23a 、31a 、32aおよび33aの
具体的な値を示したものであり、第2図に示したビット
構成に従って各値がそれぞれ定められている。
次に、このように構成された本実施例の電源制御装置の
動作について、第3図に示した各スイッチの具体的な値
を参照しながら説明する。まず、電源スィッチやタイマ
(図示せず)によって、電源制御指示談W4の電源が投
入されると、フロッピィディスク44に格納されている
電源制御プログラムがフロッピィディスクアダプタ43
の制御の下にメモリ42にロードされる。以後、計算機
システム1に含まれる装置11.12.13.2I、2
2.23.31.32および33の電源制御は、メモリ
42にロードされた電源制御プログラムのマイクロプロ
セッサ41による実行によって行われる。
計算機システム1の全ての装置11.12.13.21
.22.23.31.32および33への電源の投入は
、CRT・キーボード46を介するオペレータの指示に
より、あるいは上記電源制御プログラムのメモリ42へ
のロードに引き続いて行われる。電源制御プログラムが
、シリアル電源インタフェース5を介してアドレス″1
000” (16進数表示:以下、アドレスは全て16
進数で表す)に対して電源投入の指示を行うと、このア
ドレスは第3図によれば装置11に対応するので、装置
11の電源が投入され、装置11から電源投入完了信号
が返ってくる。以下、順次アドレスを+1ずつインクリ
メントすることにより、装置12および13の電源がそ
れぞれ投入される。アドレスをさらに+1増加させると
、アドレスは”1003”となり、このアドレスに対応
する装置は計算機システム1に存在しないため、電源投
入の指示を行っても、無応答となる。
ところで、本実施例の電源制御装置では、電源投入の指
示に対して無応答のアドレスが16個連続してあった場
合には、処理時間の無駄を省くためt−−Fil、j目
’a’3Rc=+IA−力n4ナーのa−*vs=wg
r<”0000”のアドレスに処理を飛ばしている。
すなわち、本実施例の電源制御装置では、アドレス″t
ooo″、”1001″、’1002’″、”1003
”、・・・、”1012”、”2000”、’2001
”、”2002″、”2003”、・・・、”2012
”、”3000”、’3001”、′3002’、”3
003”、・・・、”3012’のアドレスに対してだ
け電源投入の指示が行われるようにしている。このよう
にアドレスをスキップさせるための手段は、電源制御プ
ログラム上で容易に実現可能であるので、その詳細につ
いては説明を省略する。
上記のようにして、アドレスを”1000”から”30
12”まで変化させながら、電源投入の指示を順次行う
ことにより、計算機システム1に存在する全ての装置1
1.12.13.21.22.23.31.32および
33の電源が投入される。
計算機システムlの全ての装置11.12.13.21
.22.23.3工、32および33の電源切断は、C
RT・キーボード46を介するオペレータからの指示、
あるいは計算機システム1で実行されるオペレーティン
グシステム(図示せず)からの指示に基づいて、電源投
入の場合と同様の手順で行われる。
次に、計算機システム1における各運転系毎の電源の投
入および切断の動作について説明する。
各運転系ごとの電源の投入および切断も、計算機システ
ム1の全ての装置1112.13.21.22.23.
3132および33の電源の投入および切断と同様に、
CRT・キーボード46を介するオペレータからの指示
による場合と、計算機システム1で実行されるオペレー
ティングシステムからの指示による場合とがある。
まず、第1の運転系10の電源投入について説明すると
、第1の運転系10への所属を示す系指定部の第3ビツ
トが”1”である全てのアドレス(ただし、前述した無
駄を省く処理を考慮して、1000″、・・・、”10
12″、および3000”、・・・、”3012’のア
ドレス)に対して、電源投入の指示が行われ、第1の運
転系10に所属する装置11.12.13.31.32
および33の電源が投入される。このとき、アドレス″
3000”、′3001”および”3002”に対応す
る装置31.32および33が、第2の運転系20に対
する電源投入の指示に基づいてすでに電源投入状態にな
っていても、特に問題はない。
第2の運転系20に対する電源の投入も、第1の運転系
10に対する電源の投入の場合と同様であるので、その
詳しい説明を省略する。
次に、第1の運転系10の電源切断について説明する。
第1の運転系10への所属を示す系指定部の第3ビツト
が”1”の全てのアドレス(ただし、前述した無駄を省
く処理を考慮して、”1000”、・・・、”1012
”、および”3000”、・・・、”3012”のアド
レス)に対して、電源切断の指示が行われる。この指示
によって、まず第1の運転系10にのみ所属する装置1
1.12および13の電源が切断される。また、このと
き、第2の運転系20に対して電源切断の指示がすでに
なされていれば、第1および第2の運転系10および2
0に所属する装置31.32および33の電源も切断さ
れる。反対に、第2の運転系20に対して電源切断の指
示がなされておらず、第2の運転系20に所属する装置
21.22.23.31.32および33が電源投入状
態にあれば、第1および第2の運転系10および20の
両系に所属′する装置31.32および33は、例え、
第1の運転系10に対する電源切断の指示が出されてい
ても、第2の運転系20に対する電源投入の指示に基づ
く電源投入状態を維持する。
第2の運転系20に対する電源の切断も、第1の運転系
10に対する電源の切断の場合と同様であるので、その
詳しい説明を省略する。
〔発明の効果〕
以上説明したように、本発明は、計算機システムを構成
する全ての装置に所属する運転系を示すスイッチを設け
、これらをシリアル電源インタフェースで接続して、特
定の運転系の電源投入は、その特定の運転系に所属する
全ての装置に対して行い、特定の運転系の電源切断は、
その運転系にのみ所属する装置と、その運転系に所属し
かつすでに電源切断の指示が出されている他の運転系に
所属する装置とに対して行うようにしたので、運転系ご
との電源制御が容易に実現できるという効果がある。
【図面の簡単な説明】
第1図は、本発明の計算機システムの電源制御装置の構
成を示すブロック図、 第2図は、第1図に示したスイッチのビット構成を説明
するための図および 第3図は、第1図に示したスイッチの具体的な値を示す
ビット構成図である。 図において、 1・・・・・計算機システム、 4・・・・・電源制御指示装置、 5・・・・・シリアル電源インタフェース、10・・・
・・第1の運転系、 11.12.13.21.22.23.31.32.3
3・・・・・装置、 11a、12a、13a、21a、22a、23a、3
1a。 32a、33a ・・・ ・ ・スイッチ、20・・・
・・第2の運転系、 41・・・・・マイクロプロセッサ、 42・・・・・メモリ、 43・・・・・フロッピィディスクアダプタ、44・・
・・・フロッピィディスク、 45・・・・・CRT制御部、 46・・・・・CRT・キーボード、 47・・・・・インタフェースアダプタ、48・・・・
・バス。 第 / 図

Claims (1)

  1. 【特許請求の範囲】 複数の運転系を有し、それぞれ少なくとも1つの前記運
    転系に所属する複数の装置を有する計算機システムの電
    源制御装置において、 前記複数の装置のそれぞれに設けられ自装置がいずれの
    運転系に所属するかを指定するための系指定手段と、 前記複数の装置の全てを直列に接続するシリアル電源イ
    ンタフェース手段と、 特定の運転系に対する電源投入指示時にこの特定の運転
    系に所属することを前記系指定手段が示している装置に
    前記シリアル電源インタフェース手段を介して電源投入
    し、特定の運転系に対する電源切断指示時にこの特定の
    運転系に所属することを前記系指定手段が示している装
    置とこの特定の運転系およびこの特定の運転系以外のす
    でに電源切断の指示がなされている他の運転系に所属す
    ることを前記系指定手段が示している装置とに前記シリ
    アル電源インタフェース手段を介して電源切断を行わせ
    る電源制御指示手段と、 を含むことを特徴とする計算機システムの電源制御装置
JP60039143A 1985-02-28 1985-02-28 計算機システムの電源制御装置 Pending JPS61198313A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60039143A JPS61198313A (ja) 1985-02-28 1985-02-28 計算機システムの電源制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60039143A JPS61198313A (ja) 1985-02-28 1985-02-28 計算機システムの電源制御装置

Publications (1)

Publication Number Publication Date
JPS61198313A true JPS61198313A (ja) 1986-09-02

Family

ID=12544881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60039143A Pending JPS61198313A (ja) 1985-02-28 1985-02-28 計算機システムの電源制御装置

Country Status (1)

Country Link
JP (1) JPS61198313A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007122437A (ja) * 2005-10-28 2007-05-17 Renesas Technology Corp 半導体集積回路装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007122437A (ja) * 2005-10-28 2007-05-17 Renesas Technology Corp 半導体集積回路装置

Similar Documents

Publication Publication Date Title
JPS61198313A (ja) 計算機システムの電源制御装置
JPS62192801A (ja) Crt付フレキシブル制御盤
JPS58168118A (ja) 自動電源切断制御方式
US5430880A (en) Apparatus and method for controlling the time assignment of the processing power of a data processing system
JPH11175113A (ja) プログラマブルコントローラ
JPS6238915A (ja) 電源制御装置
JP2839631B2 (ja) パーソナルコンピュータシステムおよびその構成変更方法
JPH04336639A (ja) データ書き込み方法
US20020089772A1 (en) Automation system with a work drive unit
JPS58225469A (ja) マルチプロセツサ制御方式
JPS6037937B2 (ja) イニシャル・プログラム・ロ−ディング方式
JP2000132423A (ja) プログラマブルコントローラのデバッグシステム
JPS6158019A (ja) 電源維持装置
JPH03240129A (ja) 端末装置の機能変更方法
JPH01280855A (ja) データ処理装置
JPH02133851A (ja) 通信制御装置
JPS6288036A (ja) マイクロプログラム制御装置
JPH0371307A (ja) インテリジェントi/oモジュール
JPS61109163A (ja) チヤネル制御方法
JPH056280A (ja) 割り込み制御方式
JPS62194545A (ja) デ−タフロ−型計算機のプログラム書換装置
JPS58125162A (ja) 分散システム管理装置
JPH04340119A (ja) 情報処理装置
JPH0438529A (ja) 情報処理装置
JPS62243048A (ja) ワ−クステ−シヨンシステム