JPS58168118A - 自動電源切断制御方式 - Google Patents
自動電源切断制御方式Info
- Publication number
- JPS58168118A JPS58168118A JP57051603A JP5160382A JPS58168118A JP S58168118 A JPS58168118 A JP S58168118A JP 57051603 A JP57051603 A JP 57051603A JP 5160382 A JP5160382 A JP 5160382A JP S58168118 A JPS58168118 A JP S58168118A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- signal
- circuit
- power
- interruption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、情報処理装置の電源を自動的に切断する自動
電源切断制御方式に関するものである。
電源切断制御方式に関するものである。
Ｃ従来技術と問題点〕
従来より情報ａｍ装置にタイマを取付け、オペレータの
指定した時刻に電源が自動的に切断するシステムの運用
が実施されている。このタイマによる動作のうちで切断
動作時の時刻設定は、オペレータにより錫層装置がジ曹
プを実行してないと思われる時刻にセットされる。すな
わち、タイマ切断動作は、ｌ＆履装置がソフトウェアな
どの異常などにより無限ループの状態に入った場合や尚
日ジｌブの終了後における電力の無駄な消費を防止ｔ
ルタめに行われている。一方、システム運用者やオペレ
ータの負担を軽減するために、日時情報をもとにジープ
を自動スタートさせるスケジエーリング動作を実施して
いる情報処理システムも公知である。また、近年ＰＤＰ
室から遠く離れたステージ冒ンが複数台設置されるよう
になりて来ており、これらステージ曹ンからもジ冒プの
投入、終７時のオペレート、プログラムやデータの入力
および修正作業が可能になって来ている。これらの従来
技術においては、タイＶによる電源切断とスケジェーリ
ング動作との間には何らのインタフェースも設けられて
おらず、互に独立に動作している。
指定した時刻に電源が自動的に切断するシステムの運用
が実施されている。このタイマによる動作のうちで切断
動作時の時刻設定は、オペレータにより錫層装置がジ曹
プを実行してないと思われる時刻にセットされる。すな
わち、タイマ切断動作は、ｌ＆履装置がソフトウェアな
どの異常などにより無限ループの状態に入った場合や尚
日ジｌブの終了後における電力の無駄な消費を防止ｔ
ルタめに行われている。一方、システム運用者やオペレ
ータの負担を軽減するために、日時情報をもとにジープ
を自動スタートさせるスケジエーリング動作を実施して
いる情報処理システムも公知である。また、近年ＰＤＰ
室から遠く離れたステージ冒ンが複数台設置されるよう
になりて来ており、これらステージ曹ンからもジ冒プの
投入、終７時のオペレート、プログラムやデータの入力
および修正作業が可能になって来ている。これらの従来
技術においては、タイＶによる電源切断とスケジェーリ
ング動作との間には何らのインタフェースも設けられて
おらず、互に独立に動作している。
以上のような運用形態をそのままの形で実行していると
、下記のような点で問題が生ずる。先ず第１に電源切断
時刻になっても他の遠く離れたステージ曹ンからのジ璽
プと、スケジュールさ、れたジープが並行して実科され
ていると、正常にスケジュールされたジ讐プが実行され
ていてもタイムオーバと見なされ、電源が切断されてし
まう、第２にタイマの電源切断時刻をセットした後に他
のステージ冒ンからジ曹プ開始時刻を切断時刻より後に
設定したとき、セットされたスケジ為−リング動作は完
全に無視される。
、下記のような点で問題が生ずる。先ず第１に電源切断
時刻になっても他の遠く離れたステージ曹ンからのジ璽
プと、スケジュールさ、れたジープが並行して実科され
ていると、正常にスケジュールされたジ讐プが実行され
ていてもタイムオーバと見なされ、電源が切断されてし
まう、第２にタイマの電源切断時刻をセットした後に他
のステージ冒ンからジ曹プ開始時刻を切断時刻より後に
設定したとき、セットされたスケジ為−リング動作は完
全に無視される。
本発−は上記の考察に基づくものであって、情報処ｍ装
置の電源切断動作を、タイマｉｌＫよる切断指示だけで
なく処理装置の状態を判断した後に行うよ５にした自動
電源切断制御方式を提供することを目的としている。
置の電源切断動作を、タイマｉｌＫよる切断指示だけで
なく処理装置の状態を判断した後に行うよ５にした自動
電源切断制御方式を提供することを目的としている。
そしてそのため、本発明の自動電源切断制御方式は、処
理装置、電源ユニットと制御回路とを有する電源部、電
源切断時刻を記憶する記憶部と計時機構と比ＩＩＲ回路
を有し該比較回路によって上記記憶部の内容と計時機構
の内容とを比較するように構成されたタイマ部、並びに
上記比較回路が一致を検出し且つ上記処理装置の状態が
所定状態である時に所定値の切断指示信号を出力する切
断指示信号生成手段を備え、上記電源部の制御回路が所
定値の切断指示信号が生成された時、上記処理装置に対
する電源供給を停止するための制御を行うよう構成され
ていることを特徴とするものである。
理装置、電源ユニットと制御回路とを有する電源部、電
源切断時刻を記憶する記憶部と計時機構と比ＩＩＲ回路
を有し該比較回路によって上記記憶部の内容と計時機構
の内容とを比較するように構成されたタイマ部、並びに
上記比較回路が一致を検出し且つ上記処理装置の状態が
所定状態である時に所定値の切断指示信号を出力する切
断指示信号生成手段を備え、上記電源部の制御回路が所
定値の切断指示信号が生成された時、上記処理装置に対
する電源供給を停止するための制御を行うよう構成され
ていることを特徴とするものである。
以下、本発明を図面を参照しつつ説明、する。
第１図は自動電源切断制御方式の従来例のブロック図、
第２図は本発明の１実施例のブロック図第３図は本発ｖ
４における切断許可信号を生成するためのハードウェア
機構の１例を゛説明する図、第４図は本発明の詳細な説
明するタイムチャートである。
第２図は本発明の１実施例のブロック図第３図は本発ｖ
４における切断許可信号を生成するためのハードウェア
機構の１例を゛説明する図、第４図は本発明の詳細な説
明するタイムチャートである。
第１図において、１はタイム部、２は表示部、３はタイ
マ制御部、４は比較回路、５は計時回路、６は記憶部、
７は中央処理装置、８は電源部、９は電源ユニット、ｌ
Ｏは電源部の制御回路をそれぞれ示している。
マ制御部、４は比較回路、５は計時回路、６は記憶部、
７は中央処理装置、８は電源部、９は電源ユニット、ｌ
Ｏは電源部の制御回路をそれぞれ示している。
第１図において、配憶部６には電源のオン／オフ時刻が
セットされる。タイマ制御ｓ３は、表示部２に現時刻や
オン／オフ時刻を表示したり、電源部８へ切断指示信号
を送ったりする機能を有している。計時回路５は時計で
あって、現時刻を示す。比較回路４は、現時刻とオン／
オフ時刻を比較するものである。現時刻とオン時刻とが
一致すると切断指示信号が−ＩＩ ｒＯＪとされ、現時
刻とオフ時刻が一致すると、切断指示信号を論理「１」
とする、電源部８の制御回路１０は、タイマｌｉｌから
の切断指示信号により電源のオン／オフ動作を行う。即
ち、切断指示信号が論理「月の場合には電源切断が行わ
れ、切断指示信号が論理「０」の場合には電源投入が行
われる。商用電源は制御回路１０を介して電源ユニット
９に供給される。電源ユニット９は、商用電源から計算
機に必要な電源を作成する。計算機の電源としては、例
えば＋５ボルト電源、＋１２ボルト電源などがある。
セットされる。タイマ制御ｓ３は、表示部２に現時刻や
オン／オフ時刻を表示したり、電源部８へ切断指示信号
を送ったりする機能を有している。計時回路５は時計で
あって、現時刻を示す。比較回路４は、現時刻とオン／
オフ時刻を比較するものである。現時刻とオン時刻とが
一致すると切断指示信号が−ＩＩ ｒＯＪとされ、現時
刻とオフ時刻が一致すると、切断指示信号を論理「１」
とする、電源部８の制御回路１０は、タイマｌｉｌから
の切断指示信号により電源のオン／オフ動作を行う。即
ち、切断指示信号が論理「月の場合には電源切断が行わ
れ、切断指示信号が論理「０」の場合には電源投入が行
われる。商用電源は制御回路１０を介して電源ユニット
９に供給される。電源ユニット９は、商用電源から計算
機に必要な電源を作成する。計算機の電源としては、例
えば＋５ボルト電源、＋１２ボルト電源などがある。
いま、タイマＩｌｌにおいて現時刻とオフ時刻とが一致
すると、タイマ制御部３は電源部８の制御回路１０に論
１「１」の切断指示信号を送出し、電源ｓ８の制御回路
１０は計算機への電源供給を停止するため、計算機は稼
動中（計算中）であっても殆ど直ちに停止してしまう。
すると、タイマ制御部３は電源部８の制御回路１０に論
１「１」の切断指示信号を送出し、電源ｓ８の制御回路
１０は計算機への電源供給を停止するため、計算機は稼
動中（計算中）であっても殆ど直ちに停止してしまう。
例えば、夜間にデータをホスト・コンビエータに送信し
たり、ホスト・コンビ為−夕からのデータを受信するた
めのプログラムを実行中にこの計算機の電源が切断され
たとすると、重要なデータを失うことになる。
たり、ホスト・コンビ為−夕からのデータを受信するた
めのプログラムを実行中にこの計算機の電源が切断され
たとすると、重要なデータを失うことになる。
このようにタイマ制御ｌＩ３かも直接に電１［ｓに切断
指示を送出するだ汁で計算機側へ何らの間合せも行われ
ずに電源を切断してしまうのは非常に問題がある。
指示を送出するだ汁で計算機側へ何らの間合せも行われ
ずに電源を切断してしまうのは非常に問題がある。
第２Ｅは本発明の１実施例のプ°ｉツク図である。
第２Ｅにおいて、１１はムＭＤ回路を示している。なお
、第１図と同一符号は同一物を示している。第１図と第
２図とを比較して判るように、タイマ部および電１１部
の構成は全く同一であるが、従来例ではタイマ制御部３
からの切断指示信号である船のを、本発明では切断リク
エスト信号となし、直接に電源ｗ８へ接続せずに、いり
たん中央処暑装置７０内部のＡＮＤ回路１１の＝方の入
力端子に入力する。このＡＮＤ回路１１の他方の入力端
子には切断許可信号が入力されている。切断リクエスト
信号と切断許可信号が同時にオンとなった時のみＡＮＤ
回路１１は論ｍｌ ｎＪの切断指示信号を出力する。電
源部８の制御回路１０は、切断指示信号の論理値に応じ
て電源投入／電源切断を行う。論ｍ（１）の切断許可信
号は、中央Ｉ＆通装置の稼動状態、当日のジｌプの実行
予定等を判定し【出力されるものである。
、第１図と同一符号は同一物を示している。第１図と第
２図とを比較して判るように、タイマ部および電１１部
の構成は全く同一であるが、従来例ではタイマ制御部３
からの切断指示信号である船のを、本発明では切断リク
エスト信号となし、直接に電源ｗ８へ接続せずに、いり
たん中央処暑装置７０内部のＡＮＤ回路１１の＝方の入
力端子に入力する。このＡＮＤ回路１１の他方の入力端
子には切断許可信号が入力されている。切断リクエスト
信号と切断許可信号が同時にオンとなった時のみＡＮＤ
回路１１は論ｍｌ ｎＪの切断指示信号を出力する。電
源部８の制御回路１０は、切断指示信号の論理値に応じ
て電源投入／電源切断を行う。論ｍ（１）の切断許可信
号は、中央Ｉ＆通装置の稼動状態、当日のジｌプの実行
予定等を判定し【出力されるものである。
第３図は本発明における切断許可信号を生成するための
ハードウェア機構の１例、第４図は本発明一実施例のタ
イムチャートを示すものである。
ハードウェア機構の１例、第４図は本発明一実施例のタ
イムチャートを示すものである。
第３図において、１２−１ないし１２−ｎはクリップ・
７０ツブ（以下、１νと略記する）、１３はＮＯＲ回路
をそれぞれ示している。？？１２−１ないし１２−ｎは
投入可能なジ冒プ（、ＴＯＢ）の数だけ準備されており
、成る１つの１１は１つのジ璽プの５ＴＡＲＴ信号によ
りセット、１ＡＮＤ信号によりセット動作を行う。また
、これらＦＦ１２−１ないし、１２−ｎの出力をＮＯＲ
しているものを切断許可信号としている。
７０ツブ（以下、１νと略記する）、１３はＮＯＲ回路
をそれぞれ示している。？？１２−１ないし１２−ｎは
投入可能なジ冒プ（、ＴＯＢ）の数だけ準備されており
、成る１つの１１は１つのジ璽プの５ＴＡＲＴ信号によ
りセット、１ＡＮＤ信号によりセット動作を行う。また
、これらＦＦ１２−１ないし、１２−ｎの出力をＮＯＲ
しているものを切断許可信号としている。
第４ＷＡと参照しながら動作を説明すると、例えば、タ
イマーのオフ時刻が２２ ：ＯＯにセットされている場
合で成る時間でワーク・ステージ冒ンでジ曹プが動作し
ているとき、、ＦＦ１２−１はセットさ−れｌＦＦ１２
−１の出力は論理「１」となる。次に、スケジューリン
グ・ジ冒プ、ＴＯＢが２０時４５分から８ＴＡＲＴとす
ると、その８７Ａ’ＲＴ信号によりＦＦ１２ ′
−２がセットされ、ｌＦＦ１２−２の出力は論理「１」
となる。同様にしてスケジユーリング・ジ璽プＪＯＢＡ
が２１時００分から８ＴＡＲＴとすると、ＦＦ１２−３
がセットされ、ＦＦ１２−３の出力は論ｍｌ ｒｌＪと
なる。
イマーのオフ時刻が２２ ：ＯＯにセットされている場
合で成る時間でワーク・ステージ冒ンでジ曹プが動作し
ているとき、、ＦＦ１２−１はセットさ−れｌＦＦ１２
−１の出力は論理「１」となる。次に、スケジューリン
グ・ジ冒プ、ＴＯＢが２０時４５分から８ＴＡＲＴとす
ると、その８７Ａ’ＲＴ信号によりＦＦ１２ ′
−２がセットされ、ｌＦＦ１２−２の出力は論理「１」
となる。同様にしてスケジユーリング・ジ璽プＪＯＢＡ
が２１時００分から８ＴＡＲＴとすると、ＦＦ１２−３
がセットされ、ＦＦ１２−３の出力は論ｍｌ ｒｌＪと
なる。
このように３個のジ曹プが投入されれば轟然に処理時間
は延長される。即ち、スケジユーリング・ジ曹ブＪＯＢ
は１５分間で終了する予定でありたが１５分間蔦長され
、２１時１５分に終了し、ｌＦＦ１２−２はリセットさ
れる。また、ワーク・ステージ冒ン・ジ１プは２１時４
５分に終了し、ｌＰＰ１２−１がリセットされる。この
ようにジ冒プが多く投入されたため、スケジユーリング
・ジｌブ、ＴＯＢムが大１幅に延長され、記憶ｓ６のオ
フ時刻をオーバしてしまう。しかし、ＩＦＩＰ１２−３
の出力は未だ論理「１」であるため、切断許可信号は論
理「１」とならない。論理［Ｌｌの切断許可信号が出力
されるのは、スケジェーりング・ジ謬プＪＯＢムが終了
し、ｌＦＦ１２−３がリセットされる時である。このよ
うな動作を行うことによりジ冒ブが動作しているときに
電源切断されることを防止することが出来る。
は延長される。即ち、スケジユーリング・ジ曹ブＪＯＢ
は１５分間で終了する予定でありたが１５分間蔦長され
、２１時１５分に終了し、ｌＦＦ１２−２はリセットさ
れる。また、ワーク・ステージ冒ン・ジ１プは２１時４
５分に終了し、ｌＰＰ１２−１がリセットされる。この
ようにジ冒プが多く投入されたため、スケジユーリング
・ジｌブ、ＴＯＢムが大１幅に延長され、記憶ｓ６のオ
フ時刻をオーバしてしまう。しかし、ＩＦＩＰ１２−３
の出力は未だ論理「１」であるため、切断許可信号は論
理「１」とならない。論理［Ｌｌの切断許可信号が出力
されるのは、スケジェーりング・ジ謬プＪＯＢムが終了
し、ｌＦＦ１２−３がリセットされる時である。このよ
うな動作を行うことによりジ冒ブが動作しているときに
電源切断されることを防止することが出来る。
以上の説−から明らかなように、本発−によれば、ジ冒
プの実行中、もしくは予定されたジ璽プを実行する前に
電源が切断されることを未然に防止することが出来るた
め、情報処ｍ装置の自動運転を安全に実行することが出
来る。
プの実行中、もしくは予定されたジ璽プを実行する前に
電源が切断されることを未然に防止することが出来るた
め、情報処ｍ装置の自動運転を安全に実行することが出
来る。
第１図は自動電源切断方式の従来例のブロック図、第２
図は本発明の１実施例のブロック図、第３図は本発明に
おける切断許可信号を生成するためのハードウェア機構
の１例を説明する図、第４図は本発明を説明するタイム
チャートである。 １・・・タイマ部、２・・・表示部、３・・・タイマ制
御部、４・・・比較回路、５・−計時回路、６・・・記
憶部、７・・・中央処理装置、８・・・電源部、９・・
・電源ユニット、１０・・・電源部の制御回路、１１・
・・ＡＮＤ回路、１２−１ないし１２−ｎ・・・フリッ
プ・フロップ、１３・・・ＮＯＲ回路 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部 櫟 １ （刀 ヤ３図
図は本発明の１実施例のブロック図、第３図は本発明に
おける切断許可信号を生成するためのハードウェア機構
の１例を説明する図、第４図は本発明を説明するタイム
チャートである。 １・・・タイマ部、２・・・表示部、３・・・タイマ制
御部、４・・・比較回路、５・−計時回路、６・・・記
憶部、７・・・中央処理装置、８・・・電源部、９・・
・電源ユニット、１０・・・電源部の制御回路、１１・
・・ＡＮＤ回路、１２−１ないし１２−ｎ・・・フリッ
プ・フロップ、１３・・・ＮＯＲ回路 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部 櫟 １ （刀 ヤ３図
Claims (1)
- 処通装置、ｗ：ｉｒｔエニットと制御回路とを有する電
＊Ｓ、電源切断時刻を記憶する記憶部と計時機構と比較
回路を有し腋比＃ｌ１ｌｌＫよつて上記記憶部の内容と
計時機構の内容とを比較するように構成されたタイム部
、並びに上記比較回路が一致を検出し且つ上記ｌ６３ｍ
装置め状態が所定状態である時に所定値の切断指示信号
を出力する切断指示信号生成手段を備え、上記電源部の
制御回路が、所定値の切断指示信号が生成された時、上
記処暑装置に対する電源供給を停止するための制御を行
うよう構成されていることを畳像とする自動電源切断制
御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57051603A JPS58168118A (ja) | 1982-03-30 | 1982-03-30 | 自動電源切断制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57051603A JPS58168118A (ja) | 1982-03-30 | 1982-03-30 | 自動電源切断制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58168118A true JPS58168118A (ja) | 1983-10-04 |
Family
ID=12891470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57051603A Pending JPS58168118A (ja) | 1982-03-30 | 1982-03-30 | 自動電源切断制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58168118A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6089225A (ja) * | 1983-10-20 | 1985-05-20 | Hitachi Ltd | 自動電源切断方式 |
| JPS6146119A (ja) * | 1984-08-08 | 1986-03-06 | オムロン株式会社 | 電源自動切断システム |
| JPS6146120A (ja) * | 1984-08-08 | 1986-03-06 | オムロン株式会社 | 電源自動切断システム |
| JPS6146118A (ja) * | 1984-08-08 | 1986-03-06 | オムロン株式会社 | 電源自動切断システム |
| JPH0397726U (ja) * | 1990-01-18 | 1991-10-08 | ||
| US7574612B2 (en) | 2005-04-20 | 2009-08-11 | Nec Corporation | Job executing unit power control system |
-
1982
- 1982-03-30 JP JP57051603A patent/JPS58168118A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6089225A (ja) * | 1983-10-20 | 1985-05-20 | Hitachi Ltd | 自動電源切断方式 |
| JPH06105463A (ja) * | 1983-10-20 | 1994-04-15 | Hitachi Ltd | 自動電源切断方式 |
| JPS6146119A (ja) * | 1984-08-08 | 1986-03-06 | オムロン株式会社 | 電源自動切断システム |
| JPS6146120A (ja) * | 1984-08-08 | 1986-03-06 | オムロン株式会社 | 電源自動切断システム |
| JPS6146118A (ja) * | 1984-08-08 | 1986-03-06 | オムロン株式会社 | 電源自動切断システム |
| JPH0397726U (ja) * | 1990-01-18 | 1991-10-08 | ||
| US7574612B2 (en) | 2005-04-20 | 2009-08-11 | Nec Corporation | Job executing unit power control system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59133603A (ja) | プログラマブルコントロ−ラ | |
| JPS58168118A (ja) | 自動電源切断制御方式 | |
| JPS59220821A (ja) | コンピユ−タの共有バス制御装置 | |
| JPS5860318A (ja) | プログラマブルコントロ−ラ | |
| JPH076155A (ja) | シングルチップ・マイクロコンピュータ | |
| JPS6089225A (ja) | 自動電源切断方式 | |
| JP2529707B2 (ja) | 停電検知方式 | |
| JPS63180117A (ja) | 計算機システムの停電処理方式 | |
| JPH01295316A (ja) | 電源オフ制御方式 | |
| JPH02205906A (ja) | オフライン処理システムにおける自動電源切断制御方式 | |
| JPS5818642B2 (ja) | デ−タ処理システムの自動電源切断方式 | |
| JP2517563B2 (ja) | デ−タ処理装置 | |
| JPS61235925A (ja) | 電子計算機システムの運用方式 | |
| JPS62154123A (ja) | マイクロプログラム制御形デ−タ処理装置における自動立上げ制御方式 | |
| JPH0253137A (ja) | オンラインプログラム変更方式 | |
| JPH01298418A (ja) | オンライン端末制御装置 | |
| JPS62226213A (ja) | 電源制御方式 | |
| JPS6336320A (ja) | プログラマブルコントロ−ラ | |
| JPS58221426A (ja) | プログラムロ−ド方式 | |
| JPS5872223A (ja) | 計算機システムの自動運転装置 | |
| JPS59114619A (ja) | 電源制御方式 | |
| JPH05250197A (ja) | 自律系構成回路の制御方式 | |
| JPS58144958A (ja) | 共有メモリ制御装置 | |
| JPH05233026A (ja) | マイクロコンピュータ回路 | |
| JPS61198313A (ja) | 計算機システムの電源制御装置 |