JPH04130910A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH04130910A JPH04130910A JP2252639A JP25263990A JPH04130910A JP H04130910 A JPH04130910 A JP H04130910A JP 2252639 A JP2252639 A JP 2252639A JP 25263990 A JP25263990 A JP 25263990A JP H04130910 A JPH04130910 A JP H04130910A
- Authority
- JP
- Japan
- Prior art keywords
- slave
- arithmetic processing
- power
- master
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000001352 electron-beam projection lithography Methods 0.000 description 1
- 229920001351 ε-poly-L-lysine Polymers 0.000 description 1
Landscapes
- Power Sources (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、バス上に演算処理部が数百台から数百台接続
され、タスクを分散処理する情報処理装置に関する。
され、タスクを分散処理する情報処理装置に関する。
従来、この種の情報処理装置は、分散型オペレーティン
グシステム（分散型Ｏ８）が載ったマスター演算処理部
（以下、マスターＥＰＵという）がタスクを複数のスレ
ッドに分け、各スレッドをスレーブ演算処理部（以下、
スレーブＥＰＵという）に分散処理させていた。また、
スレーブＥＰＵのなかには空き状態になっているものち
あるが、スレッドを実行中であるが空き状態であるかに
はかかわらず、全てのスレーブＥＰＵに常時電源電力が
供給されるようになっていた。
グシステム（分散型Ｏ８）が載ったマスター演算処理部
（以下、マスターＥＰＵという）がタスクを複数のスレ
ッドに分け、各スレッドをスレーブ演算処理部（以下、
スレーブＥＰＵという）に分散処理させていた。また、
スレーブＥＰＵのなかには空き状態になっているものち
あるが、スレッドを実行中であるが空き状態であるかに
はかかわらず、全てのスレーブＥＰＵに常時電源電力が
供給されるようになっていた。
上述した従来の情報処理装置は、全てのスレーブＥＰＬ
Ｉに常時電源電力を供給しているので、スレーブＥＰＵ
の台数が数百から数百と多くなると総消費電力はきわめ
て大きくなる。ところが、夜間などでタスク処理量が減
少すると空き状態のスレーブＥＰＵ数がきわめて多くな
り、無駄に消費される電源電力もきわめて大きくなる欠
点がある。
Ｉに常時電源電力を供給しているので、スレーブＥＰＵ
の台数が数百から数百と多くなると総消費電力はきわめ
て大きくなる。ところが、夜間などでタスク処理量が減
少すると空き状態のスレーブＥＰＵ数がきわめて多くな
り、無駄に消費される電源電力もきわめて大きくなる欠
点がある。
本発明の情報処理装置は、分散型オペレーティングシス
テムが載ったマスター演算処理部と、複数のスレーブ演
算処理部と、これらスレーブ演算処理部および前記マス
ター演算処理部を接続するバスとを備え、実行すべきタ
スクを前記マスター演算処理部が複数のスレッドに分割
し、これらスレッドのそれぞれを実行すべき前記スレー
ブ演算処理部を前記マスター演算処理部が指示する情報
処理装置において、前記スレッドの実行を指示されてい
ない前記スレーブ演算処理部への電源電力供給を停止さ
せる電源電力供給制御手段を含んでいる。
テムが載ったマスター演算処理部と、複数のスレーブ演
算処理部と、これらスレーブ演算処理部および前記マス
ター演算処理部を接続するバスとを備え、実行すべきタ
スクを前記マスター演算処理部が複数のスレッドに分割
し、これらスレッドのそれぞれを実行すべき前記スレー
ブ演算処理部を前記マスター演算処理部が指示する情報
処理装置において、前記スレッドの実行を指示されてい
ない前記スレーブ演算処理部への電源電力供給を停止さ
せる電源電力供給制御手段を含んでいる。
前記電源電力供給制御手段は、前記スレーブ演算処理部
のそれぞれに１対１に対応して前記スレーブ演算処理部
への電源電力供給をオンオフする電源スイッチと、前記
マスター演算処理部による前記スレッドを処理すべき前
記スレーブ演算処理部の指示に基づき前記電源スイッチ
のそれぞれのオンオフを制御する電源セレクタとを有し
て構成されていてもよい。
のそれぞれに１対１に対応して前記スレーブ演算処理部
への電源電力供給をオンオフする電源スイッチと、前記
マスター演算処理部による前記スレッドを処理すべき前
記スレーブ演算処理部の指示に基づき前記電源スイッチ
のそれぞれのオンオフを制御する電源セレクタとを有し
て構成されていてもよい。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の電源系統を示すブロック図
、第２図はこの実施例の情報処理系統を示すブロック図
である。
、第２図はこの実施例の情報処理系統を示すブロック図
である。
第２図を参照すると、本実施例の情報処理系統は、マス
ターＥＰＵＩＯと、スレーブＥＰＵ２１、・・・、２１
．・・・、２ｎと、記憶部１５と、これら各機器を接続
するバス１４とから構成されている。
ターＥＰＵＩＯと、スレーブＥＰＵ２１、・・・、２１
．・・・、２ｎと、記憶部１５と、これら各機器を接続
するバス１４とから構成されている。
マスターＥＰＵＩＯは、分散型ｏｓが載っており、第３
図に図示するように、実行すべきタスクｊをスレッド１
〜ｉに分割し、スレッド１〜ｉを実行させるスレーブＥ
ＰＵ２１〜２１を決定し、バス１４を介してスレッド１
〜ｉをスレーブＥＰＵ２１〜２１に分配し実行させる。
図に図示するように、実行すべきタスクｊをスレッド１
〜ｉに分割し、スレッド１〜ｉを実行させるスレーブＥ
ＰＵ２１〜２１を決定し、バス１４を介してスレッド１
〜ｉをスレーブＥＰＵ２１〜２１に分配し実行させる。
スレーブＥＰＵ２１〜２１は、バス１４を介して記憶部
１５がら得なデータを使用して、スレッド１〜ｉを実行
する。
１５がら得なデータを使用して、スレッド１〜ｉを実行
する。
第１図を参照すると、本実施例の電源系統は、電源１２
と、電源線１３と、電源線１３を介して電源１２に接続
されたマスターＥＰＵＩＯと、電源スイッチ３１．・・
・、３１．・・・、３ｎと、電源線１３および電源スイ
ッチ３１．・・・、３１．・・・３ｎを介して電源１２
に接続されたスレーブＥＰＵ２１、 ・ 、２ｉ、−，
２ｎと、マスターＥＰＵ１０からの情報に基づき電源ス
イッチ３１．・・・３１、・・・３ｎのオンオフを制御
する電源セレクタ１１とから構成されている。
と、電源線１３と、電源線１３を介して電源１２に接続
されたマスターＥＰＵＩＯと、電源スイッチ３１．・・
・、３１．・・・、３ｎと、電源線１３および電源スイ
ッチ３１．・・・、３１．・・・３ｎを介して電源１２
に接続されたスレーブＥＰＵ２１、 ・ 、２ｉ、−，
２ｎと、マスターＥＰＵ１０からの情報に基づき電源ス
イッチ３１．・・・３１、・・・３ｎのオンオフを制御
する電源セレクタ１１とから構成されている。
マスターＥＰＵ１０は、スレッド１〜ｉを実行させるス
レーブＥＰＵ２１〜２１の決定結果を電源セレクタ１１
に通知する。電源セレクタ１１は、マスターＥＰＵＩＯ
から通知された決定結果をデコードし、スレーブＥＰＵ
２１〜２１に対応する電源スイッチ３１〜３１をオンに
し、スレッドを実行しないその他のスレーブＥＰｔＪに
対応する電源スイッチをオフにする。その結果、スレッ
ドを処理するスレーブＥＰＵは電源電力を供給されてス
レッドを実行し、スレッドを処理しないスレーブＥＰＵ
は電源電力が供給されず停止状態となる。
レーブＥＰＵ２１〜２１の決定結果を電源セレクタ１１
に通知する。電源セレクタ１１は、マスターＥＰＵＩＯ
から通知された決定結果をデコードし、スレーブＥＰＵ
２１〜２１に対応する電源スイッチ３１〜３１をオンに
し、スレッドを実行しないその他のスレーブＥＰｔＪに
対応する電源スイッチをオフにする。その結果、スレッ
ドを処理するスレーブＥＰＵは電源電力を供給されてス
レッドを実行し、スレッドを処理しないスレーブＥＰＵ
は電源電力が供給されず停止状態となる。
以上説明したように本発明は、スレッドを実行せず空き
状態になっているスレーブＥＰＵへの電源電力の供給を
停止することにより、タスク処理量が減少したときに起
きる電源電力の無駄な消費を防止でき、省力化が計れる
という効果がある。
状態になっているスレーブＥＰＵへの電源電力の供給を
停止することにより、タスク処理量が減少したときに起
きる電源電力の無駄な消費を防止でき、省力化が計れる
という効果がある。
第１図は本発明の一実施例の電源系統を示すブロック図
、第２図はこの実施例の情報処理系統を示すブロック図
、第３図は第２図におけるマスターＥＰｔＪ１０が行う
タスクの分割を説明するための図である。 １〜ｉ・・・スレッド、ｊ・・・タスク、１０・・・マ
スター演算処理部、１１・・・電源セレクタ、１２・・
・電源、１３・・・電源線、１４・・・バス、１５・・
・記憶部、２１〜２ｎ・・・スレーブ演算処理部、３１
〜３ｎ・・・電源スイッチ。
、第２図はこの実施例の情報処理系統を示すブロック図
、第３図は第２図におけるマスターＥＰｔＪ１０が行う
タスクの分割を説明するための図である。 １〜ｉ・・・スレッド、ｊ・・・タスク、１０・・・マ
スター演算処理部、１１・・・電源セレクタ、１２・・
・電源、１３・・・電源線、１４・・・バス、１５・・
・記憶部、２１〜２ｎ・・・スレーブ演算処理部、３１
〜３ｎ・・・電源スイッチ。
Claims (1)
- 【特許請求の範囲】 １、分散型オペレーティングシステムが載つたマスター
演算処理部と、複数のスレーブ演算処理部と、これらス
レーブ演算処理部および前記マスター演算処理部を接続
するバスとを備え、実行すべきタスクを前記マスター演
算処理部が複数のスレッドに分割し、これらスレッドの
それぞれを実行すべき前記スレーブ演算処理部を前記マ
スター演算処理部が指示する情報処理装置において、前
記スレッドの実行を指示されていない前記スレーブ演算
処理部への電源電力供給を停止させる電源電力供給制御
手段を含むことを特徴とする情報処理装置。 ２、前記電源電力供給制御手段は、前記スレーブ演算処
理部のそれぞれに１対１に対応して前記スレーブ演算処
理部への電源電力供給をオンオフする電源スイッチと、
前記マスター演算処理部による前記スレッドを処理すべ
き前記スレーブ演算処理部の指示に基づき前記電源スイ
ッチのそれぞれのオンオフを制御する電源セレクタとを
有することを特徴とする請求項１記載の情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2252639A JPH04130910A (ja) | 1990-09-21 | 1990-09-21 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2252639A JPH04130910A (ja) | 1990-09-21 | 1990-09-21 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04130910A true JPH04130910A (ja) | 1992-05-01 |
Family
ID=17240150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2252639A Pending JPH04130910A (ja) | 1990-09-21 | 1990-09-21 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04130910A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08202468A (ja) * | 1995-01-27 | 1996-08-09 | Hitachi Ltd | マルチプロセッサシステム |
| WO1999014685A1 (fr) * | 1997-09-16 | 1999-03-25 | Hitachi, Ltd. | Machine de traitement des donnees et systeme de traitement des donnees |
-
1990
- 1990-09-21 JP JP2252639A patent/JPH04130910A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08202468A (ja) * | 1995-01-27 | 1996-08-09 | Hitachi Ltd | マルチプロセッサシステム |
| WO1999014685A1 (fr) * | 1997-09-16 | 1999-03-25 | Hitachi, Ltd. | Machine de traitement des donnees et systeme de traitement des donnees |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2760787B2 (ja) | 電子計算機システムの運転制御装置 | |
| US20090187775A1 (en) | Server system, reducing method of power consumption of server system, and a computer readable medium thereof | |
| JPS61110256A (ja) | 複数の演算部を有するプロセツサ | |
| JPH04333119A (ja) | 情報処理装置 | |
| US7424630B2 (en) | Multiprocessor system with selective processor power down of core and inter-processor communications ports | |
| JP2008225642A (ja) | 負荷分散処理システム | |
| JPH04130910A (ja) | 情報処理装置 | |
| JPS6326716A (ja) | 中央処理装置 | |
| US11243800B2 (en) | Efficient virtual machine memory monitoring with hyper-threading | |
| JPH06250858A (ja) | 仮想計算機システム | |
| JPH1031592A (ja) | メモリ管理方法及びメモリ管理システム | |
| JPH0713787A (ja) | 情報処理装置 | |
| JPH0266616A (ja) | 分散処理ユニット | |
| JPH04367942A (ja) | システムの動作管理処理装置 | |
| JPH02162457A (ja) | マルチプロセッサシステム | |
| JPS62293331A (ja) | デ−タ処理装置 | |
| JPH0223434A (ja) | マルチタスクトレース方式 | |
| JPH0628063A (ja) | 計算機システム | |
| JP3299315B2 (ja) | マルチプロセッサシステム | |
| JPS60144829A (ja) | マイクロプログラム制御システム | |
| JPS58125162A (ja) | 分散システム管理装置 | |
| JPH0553680A (ja) | 計算機の電力制御装置 | |
| JPH0324632A (ja) | オペレーティングシステムの協調動作方法 | |
| JPS6188353A (ja) | 通信制御プロセツサによるシステム制御方式 | |
| JPS5856001A (ja) | 分散型マイクロコントロ−ラ電源のｎ「あ」１バツクアツプ方式 |