JPH0342744Y2 - - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） 本考案は電子同調回路に係り、特にPLL発振
回路の分周比を制御するための分周比設定回路を
有しているものに関する。

（従来技術） 一般にPLL（フエーズロツクドループ）型発振
回路を用いた電子同調回路は、第５図に示す如く
PLL発振回路２０の分周比が分周比設定回路２
１によつて決定され、PLL発振回路２０から出
力される発振信号はチユーナー等の同調部２２に
入力されるようになつている。

上記分周比設定回路２１には表示器２３、入力
キー２４、リセツトパルス発生回路２５が接続さ
れており必要な表示やPLL発振回路２０の分周
比の選択等がなされるようになつている。チユー
ナー等に調整や試験をする場合、上記分周比設定
回路２１にはPLL発振回路２０の発振周波数
（プリセツトチヤンネル）を設定すべきデータを
予め記憶させておく必要があり、分周比設定回路
２１に設けられた制御線Ｃと６組程度設けられた
調整データ入力線CDに外部コンピユーターから
のデータを入力するようになつている。上記デー
タの入力に際しては、リセツトパルス発生回路２
５からリセツト信号が出力されて分周比設定回路
２１がリセツトされた直後、即ち、電源投入直後
に外部コンピユーターからプリセツトチヤンネル
が書き込まれるようになつている。

（考案が解決しようとする問題点） ところが、上記した従来の電子同調回路におい
ては分周比設定回路２１に周波数設定用の調整デ
ータを入力するための入力線が多数本必要となる
のは勿論、外部コンピユーターとの同期をとるた
めの制御線が不可欠であるため、回路基板に多数
の入出力端子を設けなければならずコスト高とな
る欠点があつた。しかも分周比設定回路２１にデ
ータを入力する際には接続コネクタ等の治具を必
要とし、またその着脱も煩雑であるため作業能率
が低下する原因となつていた。

本考案は上記した点に鑑みてなされたものであ
り、その目的とするところは、PLL発振回路２
０を制御するための分周比設定回路２１にデータ
を設定するに際して、外部コンピユーターを用い
る必要がなく極めて容易にチヤンネルプリセツト
をなし得るようにした電子同調回路を提供するこ
とにある。

（問題点を解決するための手段） 本考案に係る電子同調回路はPLL発振回路の
分周比を制御する分周比設定回路と、該分周比設
定回路にリセツトパルスを供給するリセツトパル
ス発生回路とを有する電子同調回路において、上
記分周比設定回路には、調整周波数用分周比デー
タが予め記憶されている記憶部と、調整周波数用
分周比データをプリセツトするためのデータ指定
端子を設け、上記分周比設定回路にリセツトパル
スが供給された後に該データ指定端子に所定の信
号を供給することにより上記調整周波数用分周比
データを選定できるように構成したものである。

（作用） データー指定端子から入力される信号により設
定された後、分周比設定回路に設けられている記
憶部に予め収容された分周比データはプリセツト
される。このため、所望の分周比データを、調整
や試験をするたびに入力する必要がなく、記憶部
に収納されている分周比データを分周比設定回路
内にプリセツトすることができる。

（実施例） 本考案に係る電子同調回路の実施例を第１図及
至第４図に基づいて説明する。なお、第１図はク
レーム対応図、第２図は分周比設定回路の構成例
を示す回路図、第３図は他の実施例を示す回路
図、第４図はフローチヤート図である。

図中、１はPLL発振回路２０の分周比を制御
するための分周比設定回路であり、該PLL発振
回路２０には、表示器２３、入力キー２４、リセ
ツトパルス発生回路２５が接続されている。ま
た、PLL発振回路２０は同調部２２に接続され
ており、同調部２２における同調周波数を制御す
るようになつている。上記分周比設定回路１には
上記PLL発振回路２０の分周比を制御するため
の分周比データが予め収納されている記憶部が含
まれており、該記憶部における分周比データを選
定すると共にその分周比データをプリセツトする
ためのデータ指定端子３が設けられている。デー
タ指定端子３は常時は抵抗Ｒを介してアース
GNDされており、ここにスイツチＳを介して電
源Ｖ（5V）が印加されることにより信号が入力さ
れるようになつている。実施例では上記分周比設
定回路１はマイクロコンピユータＡに置換されて
おり、該マイクロコンピユータＡは中央演算回路
Ａ１、記憶部たるリードオンリーメモリーＡ２、
ランダムアクセスメモリーＡ３、入力ポートIP、
出力ポートOPから構成されている。

上記記憶部内には多数の分周比データが記憶さ
れており、上記マイクロコンピユータＡのリセツ
ト直後、即ち電源投入直後に上記スイツチＳをオ
ン状態とし、データ指定端子３に信号を与えると
分周比データが適宜設定されると共にこれがプリ
セツトされる。

一方、電源投入直後に上記スイツチＳがオフ状
態にあると既にプリセツトされている分周比デー
タがそのまま保持される。上記分周比データは同
調部２２における周波数に対応しており、上記し
たプリセツト動作によりチユーナーの受信周波数
等をセツトすることができる。

第４図はフローチヤートを示し、ステツプ３０
においてマイクロコンピユータＡがリセツトされ
た後、上記データ指定端子３に信号（ハイレベ
ル）があるか否かを判別する判別ステツプ３１に
移行する。判別ステツプ３１の肯定枝Ｙは調整周
波数設定処理ステツプ３２に移行し、分周比デー
タのプリセツトがなされる。一方、否定枝Ｎはス
テツプ３２をジヤンプしてメインルーチンに移行
する。

第３図は他の実施例を示し、キーマトリクスに
より構成された初期設定スイツチＦの回路内にス
イツチＳを設けたものである。スイツチＳの開閉
に伴なう動作は上記した実施例と同様である。

（考案の効果） 本考案に係る電子同調回路によれば、分周比設
定回路に設けられている記憶部に予め収納された
分周比データは、データ指定端子から入力される
信号により設定された後プリセツトされるように
構成されているから、従来のもののように外部コ
ンピユータやその他の治具を用いて分周比データ
を入力する必要はなく、設備費を大巾に低減する
ことができるのは勿論、分周比のプリセツトを極
めて容易に行なうことができる。

更に分周比設定回路側に分周比データを入力す
るための制御線や調整データ入力線用の端子を設
ける必要はないため、回路構成が簡単になるのは
勿論、部品点数を削減することができ、大巾なコ
ストダウンを図ることができる。

【図面の簡単な説明】

図面は本考案に係る電子同調回路の実施例を示
し、第１図はクレーム対応図、第２図は分周比設
定回路の構成例を示す回路図、第３図は他の実施
例を示す回路図、第４図はフローチヤート図であ
る。第５図は、従来の電子同調回路を示すブロツ
ク図である。 １：分周比設定回路、３：データ指定端子。

Claims (1)

1. 【実用新案登録請求の範囲】 PLL発振回路の分周比を制御する分周比設定
   回路と、該分周比設定回路にリセツトパルスを供
   給するリセツトパルス発生回路とを有する電子同
   調回路において、 上記分周比設定回路には、調整周波数用分周比
   データが予め記憶されている記憶部と、調整周波
   数用分周比データをプリセツトするためのデータ
   指定端子を備え、上記分周比設定回路にリセツト
   パルスが供給された後に該データ指定端子に所定
   の信号を供給することにより上記調整周波数用分
   周比データを選定できるように構成したことを特
   徴とする電子同調回路。