KR920003017Y1 - 메모리 백업회로 - Google Patents

메모리 백업회로 Download PDF

Info

Publication number
KR920003017Y1
KR920003017Y1 KR2019890019908U KR890019908U KR920003017Y1 KR 920003017 Y1 KR920003017 Y1 KR 920003017Y1 KR 2019890019908 U KR2019890019908 U KR 2019890019908U KR 890019908 U KR890019908 U KR 890019908U KR 920003017 Y1 KR920003017 Y1 KR 920003017Y1
Authority
KR
South Korea
Prior art keywords
circuit
power supply
signal
output
main power
Prior art date
Application number
KR2019890019908U
Other languages
English (en)
Other versions
KR910012467U (ko
Inventor
전면수
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR2019890019908U priority Critical patent/KR920003017Y1/ko
Publication of KR910012467U publication Critical patent/KR910012467U/ko
Application granted granted Critical
Publication of KR920003017Y1 publication Critical patent/KR920003017Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

내용 없음.

Description

메모리 백업회로
제1도는 종래의 메모리 백업회로.
제2도는 제1도중 각부의 동작 파형도.
제3도는 본 고안에 따른 메로리 백업회로.
제4도는 제3도중 각부의 동작 파형도.
* 도면의 주요부분에 대한 부호의 설명
10 : 주전원제어회로 20 : 전원 드라이브회로
30 : 전원공급회로 40 : 중앙처리장치
50 : 디코더 60 : 램
70 : 백업 밧데리회로 80 : 메모리 백업 보상회로
81 : 전압제어 출력부 82 :앤드게이트
본 고안은 포스(Point Of Sales : 이하 POS라함) 터미널의 메모리백업회로에 관한 것으로서, 특히 정전 또는 메인전원이 오프되어 주전원이 차단될 때 전원간의 부조합 상태에서 램에 저장된 데이타가 유실되지 않도록 제어하는 메모리 백업회로에 관한 것이다.
제1도는 종래의 메모리 백업회로도이고, 제2도는 제1도중 각부의 동작 파형도이다.
상기 제1도의 종래의 메모리 백업회로를 제2도를 참조하여 설명하면 하기와 같다.
리모트 온신호가 주전원제어회로(10)에 인가되어 상기 주전원제어회로(10)의 칩인에이블(Chip Enable : 이하 CE라함)신호가 하이로 출력된다.
상기 주전원제어회로(10)의 칩인에이블(CE)신호인 하이신호를 입력하는 전원 드라이브회로(20)는 로우신호를 출력한다. 상기 전원드라이브회로(20)에서 출력된 로우신호가 전원공급회로(30)에 인가되면서 상기 전원공급회로(30)는 메인전원 스위치(S1)가 온상태에서 상기 주전원제어회로(10)로 전원을 출력하게 된다.
이때 상기 메인전원 스위치(S1)를 오프하여 메인전원을 차단시키거나 기타 정전실 주전원제어회로(10)의 칩인에이블(CE)단자전압이 제2a도와 같이 b위치에서 로우로 되어 디코더(40)로 인가된다.
이로인해 상기 디코더(40)는 상기 주전원제어회로(10)의 출력인 칩인에이블신호가 제2b도와 같이 b위치에서 로우로 유지되므로 중앙처리장치(40)의 어드레스(A15-A19)에 의해 디코딩하여 칩셀렉트신호(CSø)를 선택하게 된다. 이로인해 램(60)에는 제2b도와 같이 Δt만큼 지연된 후에 백업밧데리(70)에서 전원이 공급된다.
상기와 같은 종래의 메모리 백업회로는 전원 오프시나 정전시 주전원제어회로의 칩인에이블(CE)단자 출력인 칩인에이블신호가 타임릴레이 되어 일정시간 후 로우신호로되어 디코더로 인가되므로 상기 칩인에이블신호가 로우로되는 시간 동안에 칩선택신호(CSø)를 선택하게 되어 램에 저장된 데이타가 유실되는 문제점이 있었다.
따라서 본 고안의 목적은 정전 또는 전원 온오프시 주전원을 차단하고 인가할 때 전원간의 부조합 상태에서 램에 저장된 데이타가 유실되지 않도록 제어하는 메모리 백업회로를 제공함에 있다.
상기 목적을 달성하기 위한 본 고안은 주제어회로를 가진 밧데리 백업 및 공급전압(VCC)을 제어할 수 있는 회로에 있어서 트랜지스터(Q1)과 (Q2)전압 제어출력을 칩인에이블(CE)신호와 앤드게이트(G1)에서 논리합하여 디코더(40)의 선택단자(G1)에 인가하여 정전 및 전원오프시 램에 저장된 데이타가 유실되지 않도록 구성됨을 특징으로 한다.
이하 본 고안을 첨부된 도면을 참조하여 상세히 설명한다.
리모트 온-오프신호에 따라 각 보드로 전원 공급 제어신호인 칩인에이블신호(CE)를 출력하는 주전원제어회로(10)와, 상기 주전원제어회로(10)의 출력인 칩인에이블신호(CE)를 입력하여 전원 드라이브신호를 발생하는 전원 드라이브회로(20)와, 상기 전원 드라이브회로(20)의 출력신호에 의해 메인전원을 공급하는 전원공급회로(30)와, 시스템을 제어 처리하는 중앙처리장치(40)와, 상기 주전원 제어회로(10)로부터 칩인에이블(CE)신호를 입력하여 상기 중앙처리장치(40)로부터 어드레스(A15-A19)에 의해 디코딩하여 칩설렉트 신호(Cø)를 출력하는 디코더(50)와, 상기 디코더(50)의 출력인 칩셀렉트신호(Sø)를 입력하여 상기 중앙처리장치(40)의 제어신호에 의해 데이타를 억세스하고 저장하는 램(60)와, 상기 중앙처리장치(40)의 제어신호에 의해 백업전압을 공급하는 백업 밧데리회로(70)와, 상기 주전원제어회로(10)의 출력인 칩인에이블 신호를 입력하여 공급전원(Vcc)이 차단될 경우 상기 백업 밧데리회로(70)에서 전압(VBU)이 공급되기 이전 동안에 상기 디코더(50)의 디코딩 동작을 차단하도록 상기 칩인에이블 신호를 제어하여 상기 디코더(50)의 선택단자(G1)로 출력하는 백업보상회로(80)로 구성된다.
상기 구성중 메모리 백업보상회로(80)는 저항(R1-R5), 트랜지스터(Q1-Q2) 및 앤드게이트(81)로 구성된다.
제4도는 제3도중 각부 동작 파형도로서, 상기 구성에 의거 본 고안의 일실시예를 제3-4도를 참조하여 설명한다.
메모리 백업을 정상적으로 유지하기 위해서는 전원 온-오프시 발생되는 각 신호의 불안정상태를 방지할 필요가 생기게 된다.
그러므로 전원공급회로(30)에서 전원 스위치(S1)를 온하였을 때 주전원제어회로(10)에 리모트 온신호가 인가되면 상기 주전원제어회로(10)는 하이신호를 출력한다. 상기 주전원제어회로(10)의 출력이 하이신호는 전원 드라이브회로(20)를 구동시키고 상기 전원 드라이브회로(20)는 로우신호를 출력하여 전원공급회로(30)로 인가된다.
이로인해 상기 전원공급회로(30)는 서로다른 각각의 전원을 출력한다. 상기 전원공급회로(30)가 동작을 하기 위해서는 상기 전원 드라이브회로(20)의 출력신호가 하이일때는 출력이 오프되고 로우일때 출력이 온되는 특성을 갖는다.
전원스위치(S1)온시 전원드라이브회로(20)의 출력이 로우신호가 되어 상기 전원공급회로(30)에서 공급전원(Vcc)이 출력하게 되며 정전 또는 주전원을 오프시켜 주전원을 차단할 때 백업 밧데리회로(70)에서 전원이 인가되는데 이때 전원간의 부조합 상태로 인해 램(60) 내의 데이타의 변화가 발생하지 않도록 하기 위해서는 상기 램(60)에서 데이타 선택을 위한 상기 CPU(40)에 출력된 어드레스를 디코딩하는 디코더(50)의 동작을 중지시켜야 한다.
따라서 전원이 오프되면 상기 주전원회로(10)에서 출력되는 칩인에이블신호(CE)가 제4a도의 a위치에서 서서히 로우로 감소되기 시작할 때 공급전압(VCC)을 검출하여 저항(R1)과 (R2)사이의 전압이 0.7V이상이 되면 트랜지스터(Q1)는 턴온 상태가 된다. 상기 트랜지스터(Q1)가 턴온 상태이면 트랜지스터(Q2)는 턴온 상태가 되어 콜렉터단에 출력전압이 하이상태가 된다. 따라서 상기 트랜지스터(Q2)의 콜렉터전압과 주전원제어회로(10)의 출력인 칩인에이블(CE)신호와 앤드게이트(82)를 통해 논리곱하여 디코더(50)의 선택단자(G1)로 인가한다.
그러면 공급전압(Vcc)이 오프된 이후 즉 제4b도의 C위치에서 디코더(50)의 동작을 차단 함으로 전원의 이상 동작으로 부터 램(60)의 데이타들의 변화를 방지하게 된다.
상술한 바와 같이 정전 또는 전원스위치가 오프되어 주전원이 차단될 때 전원간의 부조합상태에서 백업 밧데리에 의해 정전시 전원이 인가되는 램내의 데이타가 변화가 발생하지 않도록 하며 공급전원(VCC)드롭시 즉시 램으로 백업전압(VBU)을 인가할 수 있도록 함으로써 메모리 보관데이타를 안정하게 유지할 수 있는 이점이 있다.

Claims (1)

  1. 메모리 백업회로에 있어서, 리모트 온/오프에 의해 각 보드로 전원공급 제어신호인 칩인에이블신호를 출력하는 주전원회로(10)와, 상기 주전원회로(10)에 연결되어 상기 주전원제어회로(10)의 출력인 칩인에이블 신호를 입력하여 전원 드라이브 신호를 발생하는 전원 드라이브회로(20)와, 상기 전원드라이브 회로(20)의 출력신호에 따라 메인전원 각 보드로 공급하는 전원공급회로(30)와, 시스템을 제어 처리하는 중앙처리장치(40)와, 상기 주전원회로(10)의 칩인에이블 신호를 입력하여 상기 중앙처리장치(40)로부터 출력된 어드레스(A15-A19)에 의해 디코딩하여 칩셀렉트 신호를 출력하는 디코더(50)와, 상기 디코더(50)의 출력인 칩셀렉트 신호를 입력하여 상기 중앙처리장치의 제어신호에 의해 데이타를 억세스하고 저장하는 램(60)과, 상기 중앙처리장치(40)의 제어신호에 의해 백업전압을 공급하는 백업 밧데리회로(70)와, 상기 주전원제어회로(10)의 출력 칩인에이블 신호를 입력하여 공급전원(Vcc)이 차단 될 경우 상기 백업 밧데리회로(20)에서 백업전압(VBU)이 공급되기 이전 동안에 상기 디코더(50)의 출력인 칩셀렉트 신호의 출력을 차단하도록 제어하는 메모리 백업 보상회로(80)로 구성함을 특징으로 하는 회로.
KR2019890019908U 1989-12-27 1989-12-27 메모리 백업회로 KR920003017Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890019908U KR920003017Y1 (ko) 1989-12-27 1989-12-27 메모리 백업회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890019908U KR920003017Y1 (ko) 1989-12-27 1989-12-27 메모리 백업회로

Publications (2)

Publication Number Publication Date
KR910012467U KR910012467U (ko) 1991-07-30
KR920003017Y1 true KR920003017Y1 (ko) 1992-05-18

Family

ID=19293969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890019908U KR920003017Y1 (ko) 1989-12-27 1989-12-27 메모리 백업회로

Country Status (1)

Country Link
KR (1) KR920003017Y1 (ko)

Also Published As

Publication number Publication date
KR910012467U (ko) 1991-07-30

Similar Documents

Publication Publication Date Title
JP2568442B2 (ja) 半導体集積回路装置
KR960004001B1 (ko) 단일 칩 반도체 메모리
KR920003017Y1 (ko) 메모리 백업회로
US5668497A (en) Direct-current voltage generating circuit intermittently activated for reducing electric power consumption
JPS5855591B2 (ja) バブルメモリ・ユニット用電源装置
US6713778B2 (en) Register setting method and semiconductor device
US5537599A (en) CPU controlled apparatus formed on an IC
KR0168529B1 (ko) 간이 교환장치의 정전시 메모리 보존 회로
JP2737452B2 (ja) 電源システム
KR0121498Y1 (ko) 메모리 백업 전원 공급장치
KR100280392B1 (ko) 내부전압 공급회로
JPH07120508A (ja) バッテリアラーム検出回路
KR100261434B1 (ko) 자동차 전자제어시스템의 전원 공급장치
JPH0934569A (ja) レギュレータ回路
KR960005586Y1 (ko) Plc의 밧데리 백업회로
KR960014134B1 (ko) 컴퓨터의 전원공급 자동 제어회로
KR950002644B1 (ko) 직류전원 공급장치
JPS6017521A (ja) リセツト回路
JP3098480B2 (ja) 電源回路
JP2583328B2 (ja) 自動販売機のデータ保持回路
KR970005036Y1 (ko) Sram의 스탠바이 모드에서 데이터 백업회로
JP2655766B2 (ja) 情報カード
JPH09204366A (ja) バックアップ装置
KR930008064Y1 (ko) 마이컴의 리세트회로
JPS61243502A (ja) 停電時の電源保持回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19990430

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee