JPH04307886A

JPH04307886A - アップレート変換装置

Info

Publication number: JPH04307886A
Application number: JP3071844A
Authority: JP
Inventors: Shigetoshi Noda; 納田　重利
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1991-04-04
Filing date: 1991-04-04
Publication date: 1992-10-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばＮＴＳＣ方式の
ビデオ信号をハイビジョン方式のビデオ信号に変換する
アップコンバータ等に適用して好適なアップレート変換
装置に関する。

【０００２】

【従来の技術】例えば１フレームが５２５ラインのＮＴ
ＳＣ方式のビデオ信号を１フレームが１１２５ラインの
ハイビジョン方式のビデオ信号に変換するアップコンバ
ータにおいては、各出力画素毎に補間用のフィルタ係数
が切り替えられるＦＩＲ（ｆｉｎｉｔｅ　ｉｍｐｕｌｓ
ｅ　ｒｅｓｐｏｎｓｅ　）デジタルフィルタ回路が使用
される。その信号補間の状態を図３を参照して説明する
。この図３において、ｘ１，ｘ２，ｘ３，‥‥は水平ラ
インの座標ｘ上の一連の画素の入力画像データを示し、
ｙ１，ｙ２，ｙ３，‥‥はその入力画像データを補間し
て得られる出力画像データを示す。

【０００３】この場合、出力画像データのサンプリング
周波数ｆｏと入力画像データのサンプリング周波数ｆｉ
との比であるレート変換比（ｆｏ／ｆｉ）を例えば５／
４とすると、入力画像データｘｎと出力画像データｙｍ
との関係は次のように表すことができる。

【数１】　　ｙｍ＝Ｋｍ１・ｘｍ´＋Ｋｍ２・ｘｍ＋１´＋Ｋｍ
３・ｘｍ＋２´　　　　　　＋Ｋｍ４・ｘｍ＋３´＋Ｋ
ｍ５・ｘｍ＋４´，（ｍ＝１，２，３，４）

【０００４
】この数１において、ｘｍ＋ｃ´は入力画像データｘｍ
の中から選択された演算用画像データを示し、図３Ａの
例（ｍ＝１）では、ｘ１´＝ｘ３，‥‥，ｘ５´＝ｘ７
である。また、図３Ｂの例（ｍ＝２）では、ｘ２´＝ｘ
３，‥‥，ｘ６´＝ｘ７であり、図３Ｃの例（ｍ＝３）
では、ｘ３´＝ｘ２，‥‥，ｘ７´＝ｘ６であり、図３
Ｄの例（ｍ＝４）では、ｘ４´＝ｘ１，‥‥，ｘ８´＝
ｘ５である。また、ｍ番目の１組の係数列（Ｋｍ１，Ｋ
ｍ２，Ｋｍ３，Ｋｍ４，Ｋｍ５）はｍの値が異なればそ
れぞれ値が異なり、それに応じて各ｍの値毎のフィルタ
リング特性も異なる。レート変換比が５／４の場合には
、異なる特性は５種類であり、出力画像データが生成さ
れる同期クロックパルスの周期をＴとすると、５Ｔ毎に
それら係数列が巡回的に切り替えられて使用される。

【０００５】その数１の演算は５タップのＦＩＲデジタ
ルフィルタ回路で実行できるが、従来の各組の係数列に
対応するフィルタの周波数特性の例を図４Ａ及びＢに示
し、この図４Ａ及びＢにおいて、横軸はナイキスト周波
数を１とした正規化周波数、縦軸は正規化ゲインである
。また、その内の図４Ａの特性はカットオフ周波数を正
規化周波数の（以下、同じ）１に設定した場合の特性で
あり、曲線Ｓ１〜Ｓ４の特性がそれぞれ図３における出
力画像データｙ１〜ｙ４を演算する場合の周波数特性に
対応する。また、図４Ｂの特性はカットオフ周波数を略
０．７５程度に設定した場合の特性であり、曲線Ｔ１〜
Ｔ４の特性がそれぞれ図３における出力画像データｙ１
〜ｙ４を演算する場合の周波数特性に対応する。

【０００６】

【発明が解決しようとする課題】しかしながら、従来は
図４に示すように各組の係数列毎にフィルタ特性が大き
くばらついているため、特に高域成分の出力画像に明暗
のむらが生じる不都合があった。本発明は斯かる点に鑑
み、入力ビデオ信号のアップレート変換を行うアップレ
ート変換装置において、出力画像に明暗のむらが生じな
いようにすることを目的とする。

【０００７】

【課題を解決するための手段】本発明によるアップレー
ト変換装置は、例えば図１に示す如く、互いに異なるフ
ィルタ特性を有しアップレート変換比に応じて循環する
複数のフィルタリング係数列を発生する係数発生手段（
１）と、選択されたアップレート変換比に応じてナイキ
スト周波数でカットオフされる最適フィルタ特性に近い
特性を有し、且つ互いに類似したフィルタ特性を有する
フィルタリング係数をそれら複数のフィルタリング係数
列のそれぞれから選択し、新たなフィルタリング係数列
を発生する係数選択手段（９Ａ〜９Ｅ）とを有し、その
新たなフィルタリング係数列に基づいて入力ビデオ信号
のアップレート変換を行うようにしたものである。

【０００８】

【作用】斯かる本発明によれば、互いに類似したフィル
タ特性を有するフィルタリング係数に基づいて入力ビデ
オ信号のアップレート変換が実行される。従って、出力
画像に明暗のむらが生じることがない。

【０００９】

【実施例】以下、本発明によるアップレート変換装置の
一実施例につき図１及び図２を参照して説明しよう。本
例は、出力画像データのサンプリング周波数ｆｏと入力
画像データのサンプリング周波数ｆｉとの比であるレー
ト変換比（ｆｏ／ｆｉ）が例えば５／４であるような場
合に本発明を適用したものである。

【００１０】図１は本例のシステム構成を示し、この図
１において、１は全体として制御回路、２は全体として
係数切換えＦＩＲフィルタ回路を示す。その制御回路１
において、３はマイクロプロセッサ（以下、「ＭＰＵ」
という。）、４はそのＭＰＵ３のシステムバスを示し、
このシステムバス４に種々の特性の複数組の係数列が格
納されたＲＯＭ５、作業用のＲＡＭ６、入出力インター
フェース回路７及び種々のクロックパルスＣＰを発生す
るためのＣＰ発生器８を接続する。

【００１１】次に、係数切換えＦＩＲフィルタ回路２に
おいて、９Ａ〜９Ｅはそれぞれ係数メモリ、１０は計数
値の上限が４のカウンタを示し、制御回路１中のＭＰＵ
３は入出力インターフェース回路７を介してＲＯＭ５か
ら読み出した係数列をそれら係数メモリ９Ａ〜９Ｅに書
き込む。また、その制御回路１中のＣＰ発生器８より発
生された出力画像データのサンプリング周波数ｆｏと周
波数が等しいクロックパルスＣＰを、そのカウンタ１０
のクロック端子に供給し、このカウンタ１０はそのクロ
ックパルスＣＰを計数して得た０〜４の計数値をそれら
係数メモリ９Ａ〜９Ｅのアドレス部に供給する。それら
係数メモリ９Ａ〜９Ｅはその０〜４のアドレスに応じて
それぞれ異なる係数を乗算器１１Ａ〜１１Ｅの一方の入
力部に供給する。

【００１２】１２はその係数切換えＦＩＲフィルタ回路
２に付加された先入れ先だしメモリ（ＦＩＦＯメモリ）
を示し、一連の入力画像データｘｎ（ｎ＝１，２，３，
‥‥）をそのＦＩＦＯメモリ１２を介して一連の演算用
画像データｘｍ´に変換し、これら演算用画像データｘ
ｍ´を乗算器１１Ａ〜１１Ｅの他方の入力部に供給する
。これら乗算器１１Ａ〜１１Ｅはそれぞれ係数メモリ９
Ａ〜９Ｅより読み出した係数と演算用画像データｘｍ´
との積を求める。１３Ａ〜１３Ｄはそれぞれ出力画像デ
ータ用のサンプリング用クロックパルスの１パルス分の
遅延時間を有するレジスタを示し、乗算器１１Ａで得ら
れた積をレジスタ１３Ａを介して加算器１４Ａの一方の
入力部に供給し、乗算器１１Ｂで得られた積をその加算
器１４Ａの他方の入力部に供給する。

【００１３】そして、その加算器１４Ａの加算結果をレ
ジスタ１３Ｂを介して加算器１４Ｂの一方の入力部に供
給し、乗算器１１Ｃで得られた積をその加算器１４Ｂの
他方の入力部に供給し、その加算器１４Ｂの加算結果を
レジスタ１３Ｃを介して加算器１４Ｃの一方の入力部に
供給し、乗算器１１Ｄで得られた積をその加算器１４Ｃ
の他方の入力部に供給し、その加算器１４Ｃの加算結果
をレジスタ１３Ｄを介して加算器１４Ｄの一方の入力部
に供給し、乗算器１１Ｅで得られた積をその加算器１４
Ｄの他方の入力部に供給する。この加算器１４Ｄの加算
結果がレート変換比が高められた出力画像データｙｍで
ある。

【００１４】本例の動作を説明するに、本例の出力画像
データｙｍ（ｍ＝１，２）も次のように演算用画像デー
タｘｍ´と係数Ｋｍｊとの積和演算で表すことができる
。

【数２】ｙ１＝Ｋ１１・ｘ１´＋Ｋ１２・ｘ２´＋Ｋ１３・ｘ３
´＋Ｋ１４・ｘ４´＋Ｋ１５・ｘ５´，ｙ２＝Ｋ２１・ｘ２´＋Ｋ２２・ｘ３´＋Ｋ２３・ｘ４
´＋Ｋ２４・ｘ５´＋Ｋ２５・ｘ６´

【００１５】同様に出力画像データｙ３は１組の係数Ｋ
３ｊ（ｊ＝１，‥‥，５）と演算用画像データｘ２＋ｊ
´　との積和演算で表すことができ、出力画像データｙ
４は１組の係数Ｋ４ｊと演算用画像データｘ３＋ｊ´　
との積和演算で表すことができる。図１の回路では遅延
用のレジスタ１３Ａ〜１３Ｄが使用されているので、例
えば図３の例では出力画像データを基準として第１サイ
クル〜第５サイクルにそれぞれ乗算器１１Ａ〜１１Ｅに
おいてＫ１５・ｘ５´〜Ｋ１１・ｘ１´の演算が実行さ
れ、第２サイクル〜第６サイクルにそれぞれ乗算器１１
Ａ〜１１ＥにおいてＫ２５・ｘ６´〜Ｋ２１・ｘ２´の
演算が実行され、第３サイクル〜第７サイクルにそれぞ
れ乗算器１１Ａ〜１１ＥにおいてＫ３５・ｘ７´〜Ｋ３
１・ｘ３´の演算が実行される。そして、第５サイクル
〜第７サイクルにそれぞれ加算器１４Ｄより出力画像デ
ータｙ１〜ｙ３が出力される。

【００１６】図３の従来例で説明したように、出力画像
データｙｍを計算するための１組の係数列Ｋｍｊ（ｊ＝
１，‥‥，５）は出力画像データの各サンプル毎に値が
変化するが、本例のレート変換比を５／４とすると、そ
れら１組の係数列Ｋｍｊは５サンプル毎に特性が同じも
のになる。従って、それら１組の係数Ｋｍｊの内で異な
るものは４種類であり、図１の係数切換えＦＩＲフィル
タ回路２の周波数特性も４種類存在する。

【００１７】本例ではそれら４種類の周波数特性が図２
に示すようになるようにする。即ち、この横軸がナイキ
スト周波数を１として正規化された周波数、縦軸が正規
化ゲインである図２において、曲線Ｕ１〜Ｕ４はそれぞ
れ１組の係数列Ｋ１ｊ〜Ｋ４ｊに対応するローパスフィ
ルタ型の周波数特性を示す。そして、本例ではそれら４
種類の周波数特性が略等しくなるように次の２つの条件
を課して４組の係数列Ｋ１ｊ〜Ｋ４ｊ（ｊ＝１，‥‥，
５）の値を定める。

【００１８】（イ）４種類の曲線Ｕ１〜Ｕ４のゲインが
小さくなり始めるスロープ開始点の周波数が全て、従来
例である図４Ａの曲線Ｓ３のスロープ開始点の周波数μ
０に合致する。（ロ）４種類の曲線Ｕ１〜Ｕ４のナイキスト周波数（＝
１）におけるゲインが全て、従来例である図４Ａの曲線
Ｓ３のナイキスト周波数におけるゲインにできるだけ近
づくようにする。

【００１９】上述の２つの条件を充足するようにそれら
４組の係数列Ｋ１ｊ〜Ｋ４ｊの値を定めることにより、
周波数特性の各出力画像データ毎のばらつきを小さくす
ることができ、出力画像の特に高域部における周期的な
明暗のむらを軽減させることができる。これにより出力
画像が元の画像に近いより自然な画像になる。

【００２０】なお、図１の制御回路１におけるＲＯＭ５
には種々のアップレート比に対応するフィルタリング用
の係数列が記憶されているため、アップレート比が変更
された場合にはそれに適合する係数列を選択して係数メ
モリ９Ａ〜９Ｅに書き込むと共に、カウンタ（１０）の
上限値を適宜変更することにより、常に周波数特性のば
らつきの小さい係数切換えＦＩＲフィルタ回路２を構成
することができる。なお、本発明は上述実施例に限定さ
れず本発明の要旨を逸脱しない範囲で種々の構成を取り
得ることは勿論である。

【００２１】

【発明の効果】本発明によれば、互いに類似したフィル
タ特性を有するフィルタリング係数列が使用されるので
、出力画像に明暗のむらが生じない利益がある。

【図面の簡単な説明】

【図１】本発明によるアップレート変換装置の一実施例
のシステム構成を示すブロック図である。

【図２】その一実施例の周波数特性を示す線図である。

【図３】従来のレート変換動作の説明に供する線図であ
る。

【図４】従来の周波数特性の例を示す線図である。

【符号の説明】

１　　制御回路２　　係数切換えＦＩＲフィルタ回路３　　マイクロプロセッサ（ＭＰＵ）５　　ＲＯＭ９Ａ〜９Ｅ　　係数メモリ１１Ａ〜１１Ｅ　　乗算器

Claims

【特許請求の範囲】

【請求項１】　　互いに異なるフィルタ特性を有しアッ
プレート変換比に応じて循環する複数のフィルタリング
係数列を発生する係数発生手段と、選択されたアップレ
ート変換比に応じてナイキスト周波数でカットオフされ
る最適フィルタ特性に近い特性を有し、且つ互いに類似
したフィルタ特性を有するフィルタリング係数を上記複
数のフィルタリング係数列のそれぞれから選択し、新た
なフィルタリング係数列を発生する係数選択手段とを有
し、上記新たなフィルタリング係数列に基づいて入力ビ
デオ信号のアップレート変換を行うようにしたことを特
徴とするアップレート変換装置。