JP4113098B2 - ラスタスキャン順序の画像データとブロックスキャン順序の画像データとの間の変換のための画像処理装置及び方法 - Google Patents
ラスタスキャン順序の画像データとブロックスキャン順序の画像データとの間の変換のための画像処理装置及び方法 Download PDFInfo
- Publication number
- JP4113098B2 JP4113098B2 JP2003374900A JP2003374900A JP4113098B2 JP 4113098 B2 JP4113098 B2 JP 4113098B2 JP 2003374900 A JP2003374900 A JP 2003374900A JP 2003374900 A JP2003374900 A JP 2003374900A JP 4113098 B2 JP4113098 B2 JP 4113098B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- block
- image data
- line
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
- H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Image Input (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Storing Facsimile Image Data (AREA)
Description
for(i=0、i<H/v;i++){
for(vv=0;vv<v;vv++){
for(hh=0;hh<h;hh++){
addr=vv*H+i*v+hh
}
}
}
for(i=0;i<H/v;i++){
for(vv=0;vv<v;vv++){
anchor=(vv*H+i)<<3;
for(hh=0;hh<h;hh++){
addr=anchor+hh
}
}
}
no_hor_bk=640>>3;
no_size=no_hor_bk<<3−1;
block_offset=1;
line_offset=no_hor_bk;
while(!finished){
anchor=0;
block_addr=0;
next_line_offset=0;
for(i=0、i<no_hor_bk、i++){
anchor=block_addr;
for(vv=0;vv<8;vv++){
for (hh=0;hh<8;hh++){
addr=anchor<<3+hh;
}
anchor+=line_offset;
anchor−=no_size( if anchor>=no_size);
}
block_addr+=block_offset;
block_addr−=no_size(if block_addr>=no_size);
next_line_offset+=line_offset;
next_line_offset−=no_size(if next_line_offset>=no_size);
}
block_offset=line_ofset;
line_offset=next_line_offset;
}
no_hor_bk=640>>3;
no_size=no_hor_bk<<3−1;
block_offset=1;
line_offset=no_hor_bk;
while(!finished){
for(i=0;i<no_hor_bk;i++){、
for(vv=0;vv<8;v++){
anchor=(block_offset*i+ line_offset*v)%no_size;
if(vv==7&&i=no_hor_bk−1)anchor=no_size;
for(hh=0;hh<8;h++){
addr=anchor<<3+hh、
}
}
}
block_offset=line_offset;
line_offset=(line_offset*no_hor_bk)%no_size;
}
no_hor_bk=640>>3;
no_size=no_hor_bk<<3−1;
block_offset=1;
line_offset=no_hor_bk;
while(!finished){
block_addr=0;
for(i=0、i<no_hor_bk;i++){
line_addr=0;
for(v=0;v<8;v++){
anchor=(block_addr+line_addr)%no_size;
if(v==7&&i=no_hor_bK−1)anchor=no_size;
for(h=0、h<8、h++){
addr=anchor<<3+h;
}
line_addr+=line_offset;
}
block_addr+=block_ofset;
}
block_offset=line_offset;
line_offset(line_offset*no_hor_bk)%no_size;
}
no_hor_bk=640>>3;
no_size=no_hor_bk<<3−1;
block_offset=1;
line_offset=no_hor_bk;
while(!finishied){
block_addr=0;
for(i=0;i<no_hor_bk;i++){
line_addr=0;
for(v=0;v<8;v++){
anchor=(block_addr+line_addr);
if(anchor>=no_size)anchor−=no_size;
if(v==7&&i=no_hor_bk−1)anchor=no_size;
for(h=0;h<8;h++){
addr=anchor<<3+h;
}
line_addr+=line_offset;
if(line_addr>=no_size)line_addr−=no_size;
}
block_addr+=block_offset;
if(block_addr>=no_size)block_addr−=no_size;
}
block_offset=line_offset;
line_offset=(line_offset*no_hor_bk)%no_size;
}
110 カメラプロセッサ
120 アドレス発生器
130 メモリ
140 JPEGエンジン
201,202 カウンタ
210 アドレス発生器
220 ラインオフセット発生器
230 ブロックアドレス発生器
211,221,231 マルチプレクサ
212,213,222,232,235 レジスタ
215,216,224,233,234 加算器
214 演算器
Claims (29)
- ラスタスキャン順序の画像データとブロックスキャン順序の画像データとを相互変換するための画像処理装置において、
所定の水平解像度及び垂直解像度を有するラスタスキャン順序の画像データを供給する画像データ処理器と、
色成分ごとに設けられ、複数のラインの画像データを貯蔵するためのラインメモリと、
前記ラインメモリに対する共通読み出し/書き込みアドレスを発生するアドレス発生ブロックと、
前記ラインメモリからブロックスキャン順序の画像データが伝達されるエンコーダとを含み、
前記アドレス発生ブロックは、
画像データの読み出し及び書き込みが行われるブロックのアドレスを発生するブロックアドレス発生器と、
前記ラインメモリに対する以前の共通読み出し/書き込みアドレスと現在の共通読み出し/書き込みアドレスとの間のラインオフセットを提供するラインオフセット発生器と、
前記ブロックアドレスと前記ラインオフセットに基づいて前記ラインメモリに対する前記共通読み出し/書き込みアドレスを発生するアドレス発生器とを含み、
前記ブロックは{複数の水平方向ピクセル(h)*複数の垂直方向ピクセル(v)}の画像データを含み、
前記アドレス発生器は、
前記ラインメモリに対する次のアンカアドレスを貯蔵するためのアンカアドレスレジスタ(212)と、
前記アンカアドレスレジスタに貯蔵された次のアンカアドレスと前記ラインオフセットとを加算して合計を出力する加算器(215)と、
前記次のアンカアドレスが前記所定の水平解像度に対応する水平方向ピクセル数(H)より大きい場合に該次のアンカアドレスから前記水平方向ピクセル数(H)を減算する演算器(216)と、
所定の初期化信号に応答して前記アンカアドレスレジスタに0を出力し、ブロックインデックスが増加するときに前記ブロックアドレス発生器からのブロックアドレスを前記アンカアドレスレジスタに出力し、前記ブロックの水平方向ピクセルを指定する水平方向インデックス(hh)がオーバーフローしたときに前記加算器および前記演算器の各出力を前記アンカアドレスレジスタに順次出力するマルチプレクサ(211)と、
前記ブロックのラインを指定する垂直方向インデックス(vv)がオーバーフローしたときに前記アンカアドレスレジスタから次のアンカアドレスを受け入れるアンカレジスタ(213)と、
前記アンカアドレスレジスタに貯蔵されたアンカアドレスを所定方向に所定回数だけシフトし、前記水平方向インデックス(hh)が増加するたびに、前記シフトされたアンカアドレスに前記水平方向インデックス(hh)を加えて前記共通読み出し/書き込みアドレスとして出力するアドレス演算器(213)と、
を備え、
前記アドレス発生ブロックが発生した共通読み出し/書き込みアドレスに対して、前記ラインメモリからデータの読み出しを行うと共に、この読み出しに続いて前記ラインメモリに新しいデータの書き込みを行うことを特徴とする画像データ処理装置。 - 前記エンコーダはJPEGエンジンであることを特徴とする請求項1に記載の画像データ処理装置。
- 前記ブロックアドレス発生器は、
前記ラインメモリに対する現在のブロックの始まりアドレスと次のブロックの始まりアドレスとの間のオフセットであるブロックオフセットをさらに提供することを特徴とする請求項2に記載の画像データ処理装置。 - 前記ブロックオフセットは初期に1に設定されることを特徴とする請求項3に記載の画像データ処理装置。
- 前記ラインオフセットは初期に{水平解像度(H)/h}に設定されることを特徴とする請求項4に記載の画像データ処理装置。
- 前記ラインオフセット発生器は、
前記ラインメモリに対する現在の共通読み出し/書き込みアドレスと次の共通読み出し/書き込みアドレスとの間のラインオフセットである次のラインオフセットをさらに発生することを特徴とする請求項5に記載の画像データ処理装置。 - 前記ブロックアドレスと前記次のラインオフセットは毎フェーズの始まりで各々リセットされることを特徴とする請求項6に記載の画像データ処理装置。
- 前記アドレス発生器は、
前記アンカアドレスから連続したh個の前記共通読み出し/書き込みアドレスを発生することを特徴とする請求項7に記載の画像データ処理装置。 - 前記アドレス発生器は、
前記連続したh個の共通読み出し/書き込みアドレスを発生した後に、前記アンカアドレスを前記ラインオフセットだけ増加させることを特徴とする請求項8に記載の画像データ処理装置。 - 前記アドレス発生器は、
前記ラインオフセットだけ増加した前記アンカアドレスが前記水平解像度H−1より大きい時に、前記アンカアドレスを{水平解像度(H)−1}だけ減少させることを特徴とする請求項9に記載の画像データ処理装置。 - 前記ブロックアドレス発生器は、
一つのブロックに対する共通読み出し/書き込みアドレスを発生した後に、前記ブロックアドレスを前記ブロックオフセットだけ増加させることを特徴とする請求項10に記載の画像データ処理装置。 - 前記ブロックアドレス発生器は、
前記ブロックオフセットだけ増加した前記ブロックアドレスが前記水平解像度H−1より大きい時に、前記ブロックアドレスを{水平解像度(H)−1}だけ減少させることを特徴とする請求項11に記載の画像データ処理装置。 - 前記ブロックオフセットは、毎フェーズの最後で前記ラインオフセットとして設定されることを特徴とする請求項12に記載の画像データ処理装置。
- 前記ラインオフセットは、前記毎フェーズの最後で前記次のラインオフセットとして設定されることを特徴とする請求項13に記載の画像データ処理装置。
- 一つのフェーズはH/hブロックを含むことを特徴とする請求項14に記載の画像データ処理装置。
- 水平解像度がHであり、垂直解像度がVである画像データはV/vフェーズを含むことを特徴とする請求項14に記載の画像データ処理装置。
- ラスタスキャン順序の画像データとブロックスキャン順序の画像データとを相互変換するための画像処理方法において、
水平解像度(H)及び垂直解像度(V)を有するラスタスキャン順序の画像データが供給される段階と、
色成分ごとに設けられたラインメモリであって複数のライン(v)のラインメモリに対する共通読み出し/書き込みアドレスを発生する段階と、
前記ラインメモリの前記共通読み出し/書き込みアドレスからh*vブロックスキャン順序の画像データを読み出す段階と、
前記ラインメモリの前記共通読み出し/書き込みアドレスに前記ラスタスキャン順序の画像データを貯蔵する段階と、
h*vブロックスキャン順序の画像データをエンコーダに伝達する段階とを含み、
前記共通読み出し/書き込みアドレスを発生する段階は、
(a)ブロックオフセットとラインオフセットを初期化する段階と、
(b)ブロックアドレスと次のラインオフセットを初期化する段階と、
(c)アンカアドレスを前記ブロックアドレスとして設定する段階と、
(d)前記アンカアドレスから連続したh個の共通読み出し/書き込みアドレスを発生する段階と、
(e)前記アンカアドレスを前記ラインオフセットだけ増加させる段階と、
(f)前記h*vブロックに対する前記共通読み出し/書き込みアドレスが全部発生されるまで前記 (d)〜(e) 段階を繰り返す段階と、
(g)前記ブロックアドレスを前記ブロックオフセットだけ増加させる段階と、
(h)前記次のラインオフセットを前記ラインオフセットだけ増加させる段階と、
(i)H/hブロックに対する画像データを全部処理するまで前記(c)〜(h)段階を繰り返す段階と、
(j)前記ブロックオフセットを前記ラインオフセットとして設定する段階と、
(k)前記ラインオフセットを前記次のラインオフセットとして設定する段階と、
(l)前記ラスタスキャン順序の画像データが供給される間、前記(b)〜(k)段階を繰り返す段階とを含むことを特徴とする画像データ処理方法。 - 前記(e)段階で、前記ラインオフセットだけ増加したアンカアドレスが前記水平解像度 H−1と同一、または前記水平解像度 H−1より大きい時に、前記アンカアドレスを前記水平解像度H−1だけ減少させる段階をさらに含むことを特徴とする請求項17に記載の画像データ処理方法。
- 前記(h)段階で、前記ブロックオフセットだけ増加したブロックアドレスが前記水平解像度H−1と同一、または前記水平解像度H−1より大きい時に、前記ブロックアドレスを前記水平解像度H−1だけ減少させる段階をさらに含むことを特徴とする請求項17に記載の画像データ処理方法。
- ラスタスキャン順序の画像データとブロックスキャン順序の画像データとを相互変換するための画像処理方法において、
水平解像度(H)及び垂直解像度(v)を有するラスタスキャン順序の画像データが供給される段階と、
色成分ごとに設けられたラインメモリであって複数のライン(v)のラインメモリに対する共通読み出し/書き込みアドレスを発生する段階と、
前記ラインメモリの前記共通読み出し/書き込みアドレスからh*vブロックスキャン順序の画像データを読み出す段階と、
前記ラインメモリの前記共通読み出し/書き込みアドレスに前記ラスタスキャン順序の画像データを貯蔵する段階と、
h*vブロックスキャン順序の画像データをエンコーダに伝達する段階とを含み、
前記共通読み出し/書き込みアドレスを発生する段階は、
(a)ブロックオフセットとラインオフセットを初期化する段階と、
(b)ブロックオフセット*i+ラインオフセット*vv(ここで、iはvラインの画像データのブロック順序を表示することとして、0から(H/h)−1 まで順次に増加し、vvはブロックのライン数を表示することとして、iに対して0からv−1まで順次に増加する)を水平解像度H−1で割った余りに与えられるアンカアドレスを生成する段階と、
(c)前記アンカアドレス*hから連続したh個の共通読み出し/書き込みアドレスを発生する段階と、
(d)前記h*vブロックに対する前記共通読み出し/書き込みアドレスが全部発生されるまで前記(b)〜(c)段階とを繰り返す段階と、
(e)前記iが0からv−1まで順次に増加するまで前記(b)〜(c)段階を繰り返す段階と、
(f)前記ブロックオフセットを前記ラインオフセットとして設定する段階と、
(g)(ラインオフセット*H/h)を前記水平解像度H−1で割った余りを前記ラインオフセットとして設定する段階と、
(h)前記ラスタスキャン順序の画像データが供給される間、前記(b)〜(g)段階を繰り返す段階とを含むことを特徴とする画像データ処理方法。 - ラスタスキャン順序の画像データとブロックスキャン順序の画像データとを相互変換するための画像処理方法において、
水平解像度(H)及び垂直解像度(V)を有するラスタスキャン順序の画像データが供給される段階と、
色成分ごとに設けられたラインメモリであって複数のライン(v)のラインメモリに対する共通読み出し/書き込みアドレスを発生する段階と、
前記ラインメモリの前記共通読み出し/書き込みアドレスからh*vブロックスキャン順序の画像データを読み出す段階と、
前記ラインメモリの前記共通読み出し/書き込みアドレスに前記ラスタスキャン順序の画像データを貯蔵する段階と、
h*vブロックスキャン順序の画像データをエンコーダに伝達する段階とを含み、
前記共通読み出し/書き込みアドレスを発生する段階は、
(a)ブロックオフセットとラインオフセットを初期化する段階と、
(b)ブロックアドレスを初期化する段階と、
(c)ラインアドレスを初期化する段階と、
(d)前記ブロックアドレスと前記ラインアドレスとの合計を前記水平解像度H−1で割った余りに与えられるアンカアドレスを生成する段階と、
(e)前記アンカアドレス*hから連続されたh個の共通読み出し/書き込みアドレスを発生する段階と、
(f)前記ラインアドレスを前記ラインオフセットだけ増加させる段階と、
(g)前記h*vブロックに対する前記共通読み出し/書き込みアドレスが全部発生されるまで前記(d)〜(f)段階を繰り返す段階と、
(h)前記ブロックアドレスを前記ブロックオフセットだけ増加させる段階と、
(i)H/h ブロックに対する画像データを全部処理するまで前記(c)〜(h)段階を繰り返す段階と、
(j)前記ブロックオフセットを前記ラインオフセットとして設定する段階と、
(k)前記ラインオフセット*H/hを前記水平解像度H−1で割った余りを前記ラインオフセットとして設定する段階と、
(l)前記ラスタスキャン順序の画像データが供給される間、前記(b)〜(k)段階を繰り返す段階とを含むことを特徴とする画像データ処理方法。 - ラスタスキャン順序の画像データとブロックスキャン順序の画像データとを相互変換するための画像処理方法において、
水平解像度(H)及び垂直解像度(V)を有するラスタスキャン順序の画像データが供給される段階と、
色成分ごとに設けられたラインメモリであって複数のライン(v)のラインメモリに対する共通読み出し/書き込みアドレスを発生する段階と、
前記ラインメモリの前記共通読み出し/書き込みアドレスからh*vブロックスキャン順序の画像データを読み出す段階と、
前記ラインメモリの前記共通読み出し/書き込みアドレスに前記ラスタスキャン順序の画像データを貯蔵する段階と、
h*vブロックスキャン順序の画像データをエンコーダに伝達する段階とを含み、
前記共通読み出し/書き込みアドレスを発生する段階は、
(a)ブロックオフセットとラインオフセットを初期化する段階と、
(b)ブロックアドレスを初期化する段階と、
(c)ラインアドレスを初期化する段階と、
(d)前記ブロックアドレスと前記ラインアドレスに基づいてアンカアドレスを生成する段階と、
(e)前記アンカアドレス*hから連続したh個の共通読み出し/書き込みアドレスを発生する段階と、
(f)前記ラインアドレスを前記ラインオフセットだけ増加させる段階と、
(g)前記h*vブロックに対する前記共通読み出し/書き込みアドレスが全部発生されるまで前記(d)〜(f)段階を繰り返す段階と、
(h)前記ブロックアドレスを前記ブロックオフセットだけ増加させる段階と、
(i)H/hブロックに対する画像データを全部処理するまで前記(c)〜(h)段階を繰り返す段階と、
(j)前記ブロックオフセットを前記ラインオフセットとして設定する段階と、
(k)前記ラインオフセット*H/hを前記ラインオフセットとして設定する段階と、
(l)前記ラスタスキャン順序の画像データが供給される間前記(b)〜(k)段階を繰り返す段階とを含むことを特徴とする画像データ処理方法。 - 前記(d)段階で、前記生成されたアンカアドレスが前記水平解像度H−1と同一、または前記水平解像度H−1より大きい時に、前記アンカアドレスを前記水平解像度H−1だけ減少させる段階をさらに含むことを特徴とする請求項22に記載の画像データ処理方法。
- 前記(f)段階で、前記増加したラインアドレスが前記水平解像度H−1と同一、または前記水平解像度H−1より大きい時に、前記ラインアドレスを前記水平解像度H−1だけ減少させる段階をさらに含むことを特徴とする請求項22に記載の画像データ処理方法。
- 前記(h) 段階で、前記増加したブロックアドレスが前記水平解像度H−1と同一、または前記水平解像度H−1より大きい時に、前記ブロックアドレスを前記水平解像度H−1だけ減少させる段階をさらに含むことを特徴とする請求項22に記載の画像データ処理方法。
- 前記(k)段階で、前記設定されたラインオフセットが前記水平解像度H−1と同一、または前記水平解像度H−1より大きい時に、前記ラインオフセットを前記水平解像度H−1で割った余りを前記ラインオフセットとして設定する段階をさらに含むことを特徴とする請求項22に記載の画像データ処理方法。
- ラスタスキャン順序の画像データとブロックスキャン順序の画像データとを相互変換するための画像処理方法において、
水平解像度(H)及び垂直解像度(V)を有するラスタスキャン順序の画像データが供給される段階と、
色成分ごとに設けられたラインメモリであって複数のライン(v)のラインメモリに対する共通読み出し/書き込みアドレスを発生する段階と、
前記ラインメモリの前記共通読み出し/書き込みアドレスからh*vブロックスキャン順序の画像データを読み出す段階と、
前記ラインメモリの前記共通読み出し/書き込みアドレスに前記ラスタスキャン順序の画像データを貯蔵する段階と、
h*vブロックスキャン順序の画像データをエンコーダに伝達する段階とを含み、
前記共通読み出し/書き込みアドレスを発生する段階は、
(a)ブロックオフセットとラインオフセットを初期化する段階と、
(b)ブロックアドレスを初期化する段階と、
(c)アンカアドレスをブロックアドレスとして設定する段階と、
(d)前記アンカアドレス*hから連続したh個の共通読み出し/書き込みアドレスを発生する段階と、
(e)前記アンカアドレスを前記ラインオフセットだけ増加させる段階と、
(f)前記h*vブロックに対する前記共通読み出し/書き込みアドレスが全部発生されるまで前記(d)〜(e)段階を繰り返す段階と、
(g)前記ブロックアドレスを前記ブロックオフセットだけ増加させる段階と、
(h)H/hブロックに対する画像データを全部処理するまで前記(c)〜(g)段階を繰り返す段階と、
(i)前記ブロックオフセットを前記ラインオフセットとして設定する段階と、
(j)(ラインオフセット*H/h)を前記水平解像度H-1で割った余りを前記ラインオフセットとして設定する段階と、
(k)前記ラスタスキャン順序の画像データが供給される間に、前記(b)〜(j)段階を繰り返す段階とを含むことを特徴とする画像データ処理方法。 - 前記(e)段階で、前記増加したアンカアドレスが前記水平解像度H−1と同一、または前記水平解像度H−1より大きい時に、前記アンカアドレスを前記水平解像度H−1だけ減少させる段階をさらに含むことを特徴とする請求項27に記載の画像データ処理方法。
- 前記(g)段階で、前記増加したブロックアドレスが前記水平解像度H−1と同一、または前記水平解像度H−1より大きい時に、前記ブロックアドレスを前記水平解像度H−1だけ減少させる段階をさらに含むことを特徴とする請求項28に記載の画像データ処理方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0068871A KR100502413B1 (ko) | 2002-11-07 | 2002-11-07 | 라스터 스캔 순서 화상 데이터와 블록 스캔 순서 화상데이터 사이의 변환을 위한 화상 처리 장치 및 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004159330A JP2004159330A (ja) | 2004-06-03 |
JP4113098B2 true JP4113098B2 (ja) | 2008-07-02 |
Family
ID=32291714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003374900A Expired - Fee Related JP4113098B2 (ja) | 2002-11-07 | 2003-11-04 | ラスタスキャン順序の画像データとブロックスキャン順序の画像データとの間の変換のための画像処理装置及び方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7529412B2 (ja) |
JP (1) | JP4113098B2 (ja) |
KR (1) | KR100502413B1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100502413B1 (ko) * | 2002-11-07 | 2005-07-19 | 삼성전자주식회사 | 라스터 스캔 순서 화상 데이터와 블록 스캔 순서 화상데이터 사이의 변환을 위한 화상 처리 장치 및 방법 |
KR20040051451A (ko) * | 2002-12-12 | 2004-06-18 | 아스텔 주식회사 | 래스터-블록 변환기 |
KR100579044B1 (ko) * | 2004-06-29 | 2006-05-12 | 삼성전자주식회사 | 회전된 영상을 압축하기 위한 장치, 시스템 및 방법 |
KR100614652B1 (ko) * | 2004-11-10 | 2006-08-22 | 삼성전자주식회사 | 전력 소모가 감소된 화상 처리 장치 및 방법 |
CN100450067C (zh) * | 2005-11-18 | 2009-01-07 | 华为技术有限公司 | 业务设备交换网络及交换方法 |
JP4987364B2 (ja) * | 2006-06-23 | 2012-07-25 | 株式会社東芝 | ラインメモリ実装装置とテレビジョン受信装置 |
US8466928B2 (en) * | 2006-10-06 | 2013-06-18 | Canon Kabushiki Kaisha | Image processing apparatus and method |
US20080175442A1 (en) * | 2007-01-22 | 2008-07-24 | Dennis Megarry | Method of displaying graphic images |
JP4803063B2 (ja) * | 2007-02-16 | 2011-10-26 | セイコーエプソン株式会社 | 画像処理回路およびこれを搭載したプリンタコントローラ |
JP5411478B2 (ja) * | 2008-10-03 | 2014-02-12 | 古野電気株式会社 | レーダ装置 |
US8355570B2 (en) * | 2009-08-12 | 2013-01-15 | Conexant Systems, Inc. | Systems and methods for raster-to-block converter |
TWI455593B (zh) * | 2011-05-20 | 2014-10-01 | Alpha Imaging Technology Corp | 像素資料壓縮/解壓縮方法 |
CN103514105A (zh) * | 2012-06-15 | 2014-01-15 | 上海芯豪微电子有限公司 | 信息处理系统、信息处理方法及存储系统 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2833327B2 (ja) | 1992-03-04 | 1998-12-09 | 日本電気株式会社 | アドレス発生方法およびアドレス発生回路 |
JPH0793529A (ja) * | 1993-09-28 | 1995-04-07 | Kawasaki Steel Corp | スキャンフォーマット変換装置 |
JP3578497B2 (ja) | 1994-11-28 | 2004-10-20 | 沖電気工業株式会社 | ジグザグスキャン回路 |
JPH08171384A (ja) * | 1994-12-16 | 1996-07-02 | Canon Inc | 走査変換方法及びその装置 |
JP3394619B2 (ja) | 1995-01-12 | 2003-04-07 | 富士フイルムマイクロデバイス株式会社 | 画像圧縮システム |
US5819035A (en) * | 1995-10-20 | 1998-10-06 | Matsushita Electric Industrial Co., Ltd. | Post-filter for removing ringing artifacts of DCT coding |
JP3408041B2 (ja) * | 1995-12-26 | 2003-05-19 | キヤノン株式会社 | 画像形成装置 |
JP3402941B2 (ja) * | 1996-07-12 | 2003-05-06 | 三洋電機株式会社 | 画像処理装置 |
KR100207705B1 (ko) * | 1996-12-04 | 1999-07-15 | 윤종용 | Dct 블럭과 래스터 스캔을 위한 메모리 주소지정장치 및 그 방법 |
JP4086341B2 (ja) * | 1997-06-06 | 2008-05-14 | キヤノン株式会社 | 画像処理装置およびその方法 |
US7379609B2 (en) * | 2002-07-19 | 2008-05-27 | Samsung Electronics Co., Ltd. | Image processing apparatus and method for conversion between raster and block formats |
KR100502413B1 (ko) * | 2002-11-07 | 2005-07-19 | 삼성전자주식회사 | 라스터 스캔 순서 화상 데이터와 블록 스캔 순서 화상데이터 사이의 변환을 위한 화상 처리 장치 및 방법 |
-
2002
- 2002-11-07 KR KR10-2002-0068871A patent/KR100502413B1/ko not_active IP Right Cessation
-
2003
- 2003-11-04 US US10/699,922 patent/US7529412B2/en not_active Expired - Fee Related
- 2003-11-04 JP JP2003374900A patent/JP4113098B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100502413B1 (ko) | 2005-07-19 |
KR20040040677A (ko) | 2004-05-13 |
JP2004159330A (ja) | 2004-06-03 |
US20040096108A1 (en) | 2004-05-20 |
US7529412B2 (en) | 2009-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4113098B2 (ja) | ラスタスキャン順序の画像データとブロックスキャン順序の画像データとの間の変換のための画像処理装置及び方法 | |
JP2006014341A (ja) | Mcuバッファを用いて画像データを格納するための方法及び装置 | |
JPH11259646A (ja) | 画像処理装置、画像処理方法及びコンピュータ読み取り可能な記憶媒体 | |
JP4971442B2 (ja) | ピクセルデータ変換のための画像処理装置及び方法 | |
JP4438997B2 (ja) | 液晶表示方法及び液晶表示装置 | |
US11055820B2 (en) | Methods, apparatus and processor for producing a higher resolution frame | |
JP2008193263A (ja) | 画像処理方法、画像処理装置、画像処理プログラム、および、記録媒体 | |
US8482438B2 (en) | Data processing device and data processing method | |
JP2001209789A (ja) | グラフィックアクセラレータおよび描画方法 | |
JP4270169B2 (ja) | ラインバッファを使わずに画像を次元変換するための方法並びに装置 | |
JP2003316331A (ja) | 表示装置 | |
JP2006141001A (ja) | 電力消耗が減少した画像処理装置及び方法 | |
JP2011151572A (ja) | 画像データ処理装置およびその動作方法 | |
JP2006094225A (ja) | 画像処理装置、画像処理方法、およびそのプログラム | |
JPH10341437A (ja) | 画像処理方法及び装置 | |
JP6048046B2 (ja) | 画像合成装置及び画像合成方法 | |
JP2001045427A (ja) | 電子カメラ | |
JP4170173B2 (ja) | ブロックマッチング演算装置 | |
JP2894255B2 (ja) | ディジタル特殊効果装置 | |
JP2000322566A (ja) | 画像表示装置及びその制御方法 | |
JP3333336B2 (ja) | 符号化/復号化装置 | |
JP2007020112A (ja) | 映像信号処理装置、映像信号処理方法および撮像装置 | |
JP2000059800A (ja) | 画像信号処理回路 | |
KR100240005B1 (ko) | 동영상 신호의 압축을 위한 프레임 메모리 제어방법 및 장치 | |
WO1999030276A1 (fr) | Processeur de signaux numeriques et procede de traitement de signaux numeriques |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080116 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080410 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |