KR100207705B1 - Dct 블럭과 래스터 스캔을 위한 메모리 주소지정장치 및 그 방법 - Google Patents
Dct 블럭과 래스터 스캔을 위한 메모리 주소지정장치 및 그 방법 Download PDFInfo
- Publication number
- KR100207705B1 KR100207705B1 KR1019960061663A KR19960061663A KR100207705B1 KR 100207705 B1 KR100207705 B1 KR 100207705B1 KR 1019960061663 A KR1019960061663 A KR 1019960061663A KR 19960061663 A KR19960061663 A KR 19960061663A KR 100207705 B1 KR100207705 B1 KR 100207705B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- value
- image data
- counter
- memory
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/007—Transform coding, e.g. discrete cosine transform
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/625—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using discrete cosine transform [DCT]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Discrete Mathematics (AREA)
- Computer Hardware Design (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Color Television Systems (AREA)
- Image Input (AREA)
- Memory System (AREA)
Abstract
본 발명은 영상 압축 및 복원 장치에 있어서 DCT 블럭과 래스터 스캔을 위한 메모리 주소지정장치 및 방법에 관한 것으로서, 메모리 주소지정장치는 영상의 수평 위치를 카운트하는 수평 카운터; 수직 위치를 카운트하는 수직 카운터; 및 휘도/칼라 분리기 또는 휘도/칼라 결합기에서 요구하는 래스터 스캔 방식의 메모리 주소 연결과 영상 데이터 압축기 또는 영상 데이터 복원기에서 요구하는 DCT 블럭 스캔 방식의 메모리 주소 연결로 교환하여 주는 주소 교환기를 포함함을 특징으로 한다. 메모리 주소지정방법은 영상의 수평 위치를 카운트하는 단계; 수직 위치를 카운트하는 단계; 휘도/칼라 분리기 또는 휘도/칼라 결합기에서 요구하는 래스터 스캔 방식의 메모리 주소 연결 단계; 및 영상 데이터 압축기 또는 영상 데이터 복원기에서 요구하는 DCT 블럭 스캔 방식의 메모리 주소 연결 단계를 포함함을 특징으로 한다.
본 발명에 의하면, 기존의 기술에서는 별도로 필요하였던 래스터 스캔 주소 생성기와 블락 스캔 주소 생성기를 수평, 수직 카운터와 간단하게 구성할 수 있는 하나의 주소 교환기를 갖는 하나의 주소 생성기로 대체함으로써, 필요한 하드웨어의 양을 줄일 수 있으며, 장치의 설계를 간단히 하고 비용을 절감할 수 있다.
Description
본 발명은 JPEG(Joint Photographic Coding Experts Group) 또는 MPEG(Moving Picture Experts Group) 에 의한 신호처리 과정에서 발생하는 데이터를 저장하는 메모리에 대한 주소지정장치 및 방법에 관한 것으로 특히 DCT(Discrete Cosine Transform) 블럭 스캔 주소발생기능과 래스터 스캔(Raster Scan) 주소발생기능을 통합한 주소지정장치 및 방법에 관한 것이다.
도 1은 기존의 방법에 의한 영상 데이터 압축 과정을 도시한 블럭도이다. 외부 입력 영상 신호는 A/D 변환기(Analog-to-Digital Converter)(100)에 의해 변환되어 복합 데이터가 되고, 이 데이터는 휘도/칼라 분리 후 Y, Cr, Cb 데이터로 변환된다(110). 상기 Y, Cr, Cb의 데이터는 A/D 변환된 순서로 차례대로 메모리 내에 저장되는데 이때의 메모리 주소 라인은 래스터 스캔 주소 발생기(140)의 출력에 연결된다. 이때 수평 동기에 의해 다음의 래스터 라인으로 바뀌고, 수직 동기에 맞추어 하나의 필드 또는 프레임이 끝났음이 알려지게 된다. 상기의 방식에 의해 메모리에 저장된 데이터에 대해 영상 데이터 압축기(120)의 내부에 있는 DCT를 행할 때에는 8 × 8 블럭(4 × 4로도 할 수 있다) 순으로 차례로 데이터를 읽어들이게 되고, 이때의 메모리 주소 라인은 블럭 스캔 주소 발생기의 출력에 연결된다.
도 2은 기존의 방법에 의한 영상 데이터 복원 과정을 도시한 블럭도이다. 복원 과정은 압축 과정의 순서와 정반대로 이루어진다. 즉, 압축된 데이터를 영상 데이터 복원기에 의해 복원할 때는 메모리 주소 라인이 블락 스캔 주소 발생기(150)의 출력에 연결되고, 휘도/칼라 결합 과정(210)에서는 메모리 주소 라인이 래스터 스캔 주소 발생기(140)의 출력에 연결되어 처리된 다음 D/A 변환기(220)에 의해 영상 신호가 복원된다.
상기 래스터 스캔 과정과 블럭 스캔 과정을 예를 들어 상세히 설명한다. 영상의 크기를 수평 32픽셀, 수직 24픽셀이라고 할 때, 입력되는 아날로그 비디오 신호는 A/D 변환되어 디지탈 영상 데이터로 되어 변환된 순서대로 도 3과 같이 메모리에 저장된다. 메모리 0번지에는 래스터 라인 0의 1번 데이터가 저장되고, 1번지에는 래스터 라인 0의 2번 데이터, 2번지에는 래스터 라인 0의 3번 데이터가 저장되고 같은 방법으로 메모리 31번지에는 래스터 라인 0의 32번 데이터가 저장된다. 다음, 메모리 32번지에는 래스터 라인 1의 1번 데이터가 저장되고 이와같은 방법으로 계속하여 32 × 24개의 메모리 영역을 차례로 채워간다.
영상 데이터 압축을 행할 때에는 메모리 내에서 상기한 바와 같이 래스터 스캔 순으로 저장된 영상 데이터는 일반적으로 영상 데이터의 상관성을 높여 압축 효율을 향상시키기 위하여 8 × 8 또는 4 × 4 블럭의 영상 데이터로 DCT를 행하게 된다. 따라서 메모리에 저장되어 있는 영상 데이터를 블럭 순으로 스캔을 할 필요가 있다. 도 4에서 도시된 바와 같이 래스터 스캔 순으로 메모리에 저장되어 있는 영상 데이터를 8 × 8 블럭 스캔 순으로 읽어내는 순서는,
래스터 라인 0 0, 1, 2, 3, 4, 5, 6, 7
래스터 라인 1 32, 33, 34, 35, 36, 37, 38, 39
래스터 라인 2 64, 65, 66, 67, 68, 69, 70, 71
래스터 라인 3 96, 97, 98, 99,100,101,102,103
래스터 라인 4:128,129,130,131,132,133,134,135
래스터 라인 5:160,161,162,163,164,165,166,167
래스터 라인 6:192,193,194,195,196,197,198,199
래스터 라인 7:224,225,226,227,228,229,230,231
로 첫번째 블럭을 구성하고, 두번째 블럭은,
래스터 라인 0:8, 9, 10, 11, 12, 13, 14, 15
래스터 라인 1:40, 41, 42, 43, 44, 45, 46, 47
래스터 라인 2:72, 73, 74, 75, 76, 77, 78, 79
래스터 라인 3:104,105,106,107,108,109,110,111
래스터 라인 4:136,137,138,139,140,141,142,143
래스터 라인 5:168,169,170,171,172,173,174,175
래스터 라인 6:200,201,202,203,204,205,206,207
래스터 라인 7:232,233,234,235,236,237,238,239
로 구성된다. 같은 방법으로 블럭 3, 4, 5, 6, 7, 8, 9, 10, 11을 구성한다.
상기 설명과 같이 기존의 방식에 의한 메모리 저장장치 및 방법은 래스터 스캔 순과 블럭 스캔 순에 따른 별도의 주소 생성기가 설치됨으로써, 많은 양의 하드웨어가 요구되고 하드웨어의 설계가 복잡해지고 이에 따른 설계비용도 증가한다.
본 발명은 상기한 문제점을 해결하기 위하여 창안된 것으로서, 영상 압축 과정에서 DCT 블럭이 8× 8(또는 4 × 4)로 블럭크기가 고정되어 있는 시스템의 경우 주소 생성 과정에 있어서 발생하는 일정한 규칙성에 착안하여, 기존의 래스터 스캔 주소 발생기와 블럭 스캔 주소 발생기의 기능을 결합한 하나의 주소 생성기와 소형의 주소 교환기를 갖는 DCT 블럭과 래스터 스캔을 위한 메모리 주소지정장치 및 방법을 제공함에 그 목적이 있다.
도 1은 기존의 방법에 의한 영상 압축 장치를 도시한 블럭도이다.
도 2는 기존의 방법에 의한 영상 복원 장치를 도시한 블럭도이다.
도 3은 일실시예에 의해 A/D 변환후의 영상 데이터를 메모리에 저장하는 순서를 도시한 표이다.
도 4는 도 3에 의해 저장된 영상 데이터로 구성되는 DCT 블럭들을 도시한 표이다.
도 5는 본 발명에 의한 영상 압축 장치를 도시한 블럭도이다.
도 6은 도 5에 의한 주소 생성기의 일실시예에 대한 구성을 도시한 블럭도이다.
도 7은 도 6에 의한 수평 카운터 및 수직 카운터의 출력 라인과 메모리 주소 라인과의 관계를 각 스캔 순별로 도시한 표이다.
상기의 목적을 달성하기 위한 본 발명의 구성은 다음과 같다.
아날로그 영상신호를 디지털 복합영상 데이터로 변환하는 A/D 변환기, 상기 A/D 변환된 복합 영상 데이터를 Y, Cr, Cb 데이터로 분리하는 휘도/칼라 분리기, 상기 Y, Cr, Cb 신호를 일시 저장하는 메모리, 상기 저장된 데이터를 DCT 원리를 응용하여 압축하는 영상 데이터 압축기를 구비한 영상 압축 장치 또는 DCT 원리를 응용하여 압축된 영상 데이터를 Y, Cr, Cb 데이터로 복원하는 영상 데이터 복원기, 상기 복원된 데이터를 일시 저장하는 메모리, 상기 저장된 Y, Cr, Cb 데이터를 복합 영상 데이터로 결합하는 휘도/칼라 결합기, 상기 디지털 복합영상 데이터를 아날로그 영상신호를 변환하는 D/A 변환기를 구비한 영상 복원 장치에서 상기 휘도/칼라 분리기 및 상기 영상 데이터 복원기가 데이터를 일시 저장하기 위하여, 그리고 상기 영상 데이터 압축기 및 상기 휘도/칼라 결합기가 일시 저장된 데이터를 인출하기 위하여 사용되는 메모리 주소 지정 장치는 영상의 수평 해상도를 H라 할 때, H ≤ 2N을 만족하는 가장 작은 정수인 N개의 출력 라인을 가지고, 상기 메모리에 데이터를 저장하기 위한 쓰기 신호 또는 데이터를 인출하기 위한 읽기 신호에 의해 순차적으로 증가하면서 그 값을 출력 라인으로 전달하는 수평 카운터; 영상의 수직 해상도를 V라 할 때, V ≤ 2M을 만족하는 가장 작은 정수인 M개의 출력 라인을 가지고, 영상 데이터에 함께 포함되는 수평 동기 신호에 의해 순차적으로 증가하면서 그 값을 출력 라인으로 전달하는 수직 카운터; 및 상기 휘도/칼라 분리기 또는 상기 휘도/칼라 결합기로부터 래스터 스캔을 요구하는 신호가 발생한 경우에는 상기 수평 카운터의 출력 라인을 하위 주소라인으로 하고 상기 수직 카운터의 출력 라인을 상위 주소라인으로 하여 메모리 주소라인에 연결하며, 상기 영상 데이터 압축기 또는 상기 영상 데이터 복원기로부터 DCT 블럭 스캔을 요구하는 신호가 발생하는 경우에는 DCT 블럭의 크기가 B × B 라 할 때에는 B = 2K을 만족하는 값 K에 의하여 수평 카운터의 하위 K개의 출력 라인, 수평 카운터의 (2*K + 1)번째의 출력 라인부터 마지막 출력 라인, 수직 카운터의 하위 K개의 출력 라인, 수평 카운터의 (K + 1)번째의 출력 라인부터 2*K번째의 출력 라인, 수직 카운터의 (K + 1)번째의 출력 라인부터 마지막 출력 라인의 순으로 메모리 주소 라인에 연결하여 주는 주소 교환기를 포함함을 특징으로 한다.
아날로그 영상신호를 디지털 복합영상 데이터로 변환하는 A/D 변환기, 상기 A/D 변환된 복합 영상 데이터를 Y, Cr, Cb 데이터로 분리하는 휘도/칼라 분리기, 상기 Y, Cr, Cb 신호를 일시 저장하는 메모리, 상기 저장된 데이터를 DCT 원리를 응용하여 압축하는 영상 데이터 압축기를 구비한 영상 압축 장치 또는 DCT 원리를 응용하여 압축된 영상 데이터를 Y, Cr, Cb 데이터로 복원하는 영상 데이터 복원기, 상기 복원된 데이터를 일시 저장하는 메모리, 상기 저장된 Y, Cr, Cb 데이터를 복합 영상 데이터로 결합하는 휘도/칼라 결합기, 상기 디지털 복합영상 데이터를 아날로그 영상신호를 변환하는 D/A 변환기를 구비한 영상 복원 장치에서 상기 휘도/칼라 분리기 및 상기 영상 데이터 복원기가 데이터를 일시 저장하기 위하여, 그리고 상기 영상 데이터 압축기 및 상기 휘도/칼라 결합기가 일시 저장된 데이터를 인출하기 위하여 사용되는 메모리 주소 지정 방법은 상기 메모리에 데이터를 저장하기 위한 쓰기 신호 또는 데이터를 인출하기 위한 읽기 신호가 발생하면, 영상의 수평 해상도를 H라 할 때, H = 2N을 만족하는 가장 작은 정수인 N개의 출력 라인을 가지는 수평 카운터의 값을 순차적으로 증가시키는 제1단계; 영상 데이터에 함께 포함되는 수평 동기 신호를 감지하면, 영상의 수직 해상도를 V라 할 때, V = 2M을 만족하는 가장 작은 정수인 M개의 출력 라인을 가지는 수직 카운터의 값을 순차적으로 증가시키는 제2단계; 및 상기 휘도/칼라 분리기 또는 상기 휘도/칼라 결합기로부터 래스터 스캔을 요구하는 신호가 발생한 경우에는, 상기 수평 카운터의 값을 하위 주소로 하여, 상기 수직 카운터의 값을 상위 주소로 하여 메모리 주소를 결정하는 제3단계; 및 상기 영상 데이터 압축기 또는 상기 영상 데이터 복원기로부터 DCT 블럭 스캔을 요구하는 신호가 발생하는 경우에는, DCT 블럭의 크기가 B × B 라 할 때에는 B = 2K을 만족하는 값 K에 의하여 수평 카운터의 하위 K개의 출력값, 수평 카운터의 (2*K + 1)번째의 출력값부터 마지막 출력값, 수직 카운터의 하위 K개의 출력값, 수평 카운터의 (K + 1)번째의 출력값부터 2*K번째의 출력값, 수직 카운터의 (K + 1)번째의 출력값부터 마지막 출력값의 순으로 메모리 주소의 하위값에서 상위값을 결정하는 제4단계를 포함함을 특징으로 한다.
이하에서 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 5는 본 발명에 의한 JPEG 영상 압축 장치를 도시한 블럭도이다. 도 1과 비교하여 보면 본 발명은 기존의 기술에 의한 래스터 스캔 주소 생성기(140)와 블락 스캔 주소 생성기(150)를 통합하여 하나의 주소 생성기(500)로 둔다.
도 6은 도 5에 의한 주소 생성기(500)의 일실시예에 대한 구성을 도시한 블럭도이다. 도 6에 의하면, 상기 주소 생성기(500)는 영상의 수평 위치를 카운트하는 수평 카운터(600), 수직 위치를 카운트하는 수직 카운터(610) 및 휘도/칼라 분리기(110) 또는 휘도/칼라 결합기(210)에서 요구하는 래스터 스캔 방식의 메모리 주소 연결과 영상 데이터 압축기(120) 또는 영상 데이터 복원기(200)에서 요구하는 DCT 블럭 스캔 방식의 메모리 주소 연결로 교환하여 주는 주소 교환기(620)로 구성되어 있다.
상기 수평 카운터(600)는 영상의 수평 해상도를 H라 할 때, H ≤ 2N을 만족하는 가장 작은 정수인 N개의 출력 라인을 가지고, 상기 메모리(130)에 데이터를 저장하기 위한 쓰기 신호 또는 데이터를 인출하기 위한 읽기 신호에 의해 순차적으로 증가하면서 그 값을 출력 라인으로 전달하는 역할을 하며, 그 값이 H인 경우 0으로 리셋되거나, 영상 데이터에 함께 포함된 수평 동기 신호에 의해 수평 동기신호에 의해 0으로 리셋된다.
상기 수직 카운터(610)는 영상의 수직 해상도를 V라 할 때, V ≤ 2M을 만족하는 가장 작은 정수인 M개의 출력 라인을 가지고, 상기 수평 동기 신호에 의해 순차적으로 증가하면서 그 값을 출력 라인으로 전달하는 역할을 하며, 그 값이 V인 경우 0으로 리셋되거나, 영상 데이터에 함께 포함되는 수직 동기신호에 의해 0으로 리셋된다.
상기 주소 교환기(620)는 상기 휘도/칼라 분리기(110) 또는 상기 휘도/칼라 결합기(210)로부터 래스터 스캔을 요구하는 신호가 발생한 경우에는 상기 수평 카운터(600)의 출력 라인을 하위 주소라인으로 하고 상기 수직 카운터(610)의 출력 라인을 상위 주소라인으로 하여 메모리 주소라인에 연결하며, 상기 영상 데이터 압축기(120) 또는 상기 영상 데이터 복원기(200)로부터 DCT 블럭 스캔을 요구하는 신호가 발생하는 경우에는 DCT 블럭의 크기가 B × B 라 할 때에는 B = 2K을 만족하는 값 K에 의하여 상기 수평 카운터(600)의 하위 K개의 출력 라인, 상기 수평 카운터(600)의 (2*K + 1)번째의 출력 라인부터 마지막 출력 라인, 상기 수직 카운터(610)의 하위 K개의 출력 라인, 수평 카운터(600)의 (K + 1)번째의 출력 라인부터 2*K번째의 출력 라인, 수직 카운터(610)의 (K + 1)번째의 출력 라인부터 마지막 출력 라인의 순으로 메모리 주소 라인에 연결하여 주는 역할을 한다. 상기 주소 교환기(620)에서 DCT 블럭의 크기가 8 × 8이고 K 값이 3이거나, DCT 블럭의 크기가 4 × 4이고 K 값이 2인 것이 가장 널리 사용된다.
이하에서 본 발명의 하나의 실시예를 들어 동작을 상세히 설명한다.
압축하고자 하는 영상의 크기가 수평으로 640 픽셀(pixel)이고, 수직으로 480 라인이라고 하면, 640 = 2N, 480 = 2M을 만족하는 가장 작은 정수는 N = 10, M = 9 가 되고 필요한 주소 라인의 총수는 N + M = 19 개이다. 먼저, 아날로그 영상 신호는 A/D 변환되고, 변환된 복합 데이터는 휘도/칼라 분리 후 Y, Cr, Cb 데이터로 변환되어 래스터 스캔 순으로 메모리에 저장되기 위하여 도 7에서 보인 것처럼 주소 생성기는 메모리 주소 라인에 래스터 스캔 순을 위한 신호를 출력한다. 주소의 출력은 메모리 주소 라인 A0에서 A9까지는 하나의 YCrCb 형태의 픽셀 데이터마다 하나씩 카운트하고 수평 동기로 리셋되며, 메모리 주소 라인 A10에서 A18까지는 수평 동기를 카운트하고 수직 동기에 의해 리셋된다.
이와같이 메모리에 640 × 480의 영상 데이터가 모두 저장되면 그 데이터를 블럭 스캔 순으로 읽어들여 블럭별로 압축(즉 DCT변환, 양자화, 허프만 코딩 등)을 시작한다. 블락 스캔 순으로 데이터를 읽어내기 위해서는 주소 생성기 내부의 수평 카운터 및 수직 카운터는 래스터 스캔 순과 같은 방식으로 동작하지만, A3에서 A12의 메모리 주소 라인은 도 7에 굵은 선으로 표시된 부분처럼 바뀌어지게 된다. 즉, 수평 카운터의 출력 N3, N4, N5가 메모리 주소 라인 A10, A11, A12에 연결되고, 수평 카운터의 출력 N6, N7, N8, N9 및 M0, M1, M2는 각각 메모리 주소 라인 A3에서 A9에 차례로 할당된다. 블락 스캔 순으로 데이터를 일거낼 때의 수평 동기와 수직 동기는 JPEG 압축 과정에서 출력되는 수평, 수직 동기를 이용하거나, 주소 발생기 내부에서 수평 카운터는 0에서 639까지 카운트하고 수직 카운터는 0에서 479까지 카운트되도록 설계하여 사용할 수 있다.
압축된 데이터를 복원하는 과정은 압축 과정의 반대로 하면 된다.
상기한 바와 같이 본 발명에 의하면, 기존의 기술에서는 별도로 필요하였던 래스터 스캔 주소 생성기와 블락 스캔 주소 생성기를 수평, 수직 카운터와 간단하게 구성할 수 있는 하나의 주소 교환기를 갖는 하나의 주소 생성기로 대체함으로써, 필요한 하드웨어의 양을 줄일 수 있으며, 장치의 설계를 간단히 하고 비용을 절감할 수 있다.
Claims (8)
- 아날로그 영상신호를 디지털 복합영상 데이터로 변환하는 A/D 변환기, 상기 A/D 변환된 복합 영상 데이터를 Y, Cr, Cb 데이터로 분리하는 휘도/칼라 분리기, 상기 Y, Cr, Cb 신호를 일시 저장하는 메모리, 상기 저장된 데이터를 DCT 원리를 응용하여 압축하는 영상 데이터 압축기를 구비한 영상 압축 장치 또는 DCT 원리를 응용하여 압축된 영상 데이터를 Y, Cr, Cb 데이터로 복원하는 영상 데이터 복원기, 상기 복원된 데이터를 일시 저장하는 메모리, 상기 저장된 Y, Cr, Cb 데이터를 복합 영상 데이터로 결합하는 휘도/칼라 결합기, 상기 디지털 복합영상 데이터를 아날로그 영상신호를 변환하는 D/A 변환기를 구비한 영상 복원 장치에서 상기 휘도/칼라 분리기 및 상기 영상 데이터 복원기가 데이터를 일시 저장하기 위하여, 그리고 상기 영상 데이터 압축기 및 상기 휘도/칼라 결합기가 일시 저장된 데이터를 인출하기 위하여 사용되는 메모리 주소 지정 장치에 있어서,영상의 수평 해상도를 H라 할 때,H ≤ 2N을 만족하는 가장 작은 정수인 N개의 출력 라인을 가지고, 상기 메모리에 데이터를 저장하기 위한 쓰기 신호 또는 데이터를 인출하기 위한 읽기 신호에 의해 순차적으로 증가하면서 그 값을 출력 라인으로 전달하는 수평 카운터;영상의 수직 해상도를 V라 할 때,V ≤ 2M을 만족하는 가장 작은 정수인 M개의 출력 라인을 가지고, 영상 데이터에 함께 포함되는 수평 동기 신호에 의해 순차적으로 증가하면서 그 값을 출력 라인으로 전달하는 수직 카운터; 및상기 휘도/칼라 분리기 또는 상기 휘도/칼라 결합기로부터 래스터 스캔을 요구하는 신호가 발생한 경우에는 상기 수평 카운터의 출력 라인을 하위 주소라인으로 하고 상기 수직 카운터의 출력 라인을 상위 주소라인으로 하여 메모리 주소라인에 연결하며, 상기 영상 데이터 압축기 또는 상기 영상 데이터 복원기로부터 DCT 블럭 스캔을 요구하는 신호가 발생하는 경우에는 DCT 블럭의 크기가 B × B 라 할 때에는B = 2K을 만족하는 값 K에 의하여 수평 카운터의 하위 K개의 출력 라인, 수평 카운터의 (2*K + 1)번째의 출력 라인부터 마지막 출력 라인, 수직 카운터의 하위 K개의 출력 라인, 수평 카운터의 (K + 1)번째의 출력 라인부터 2*K번째의 출력 라인, 수직 카운터의 (K + 1)번째의 출력 라인부터 마지막 출력 라인의 순으로 메모리 주소 라인에 연결하여 주는 주소 교환기를 포함함을 특징으로 하는 영상 압축 및 복원 장치에 사용되는 메모리 주소 지정 장치.
- 제1항에 있어서, 상기 수평 카운터는상기 메모리에 데이터를 저장하기 위한 쓰기 또는 데이터를 인출하기 위한 읽기 신호에 의해 순차적으로 증가하다가 그 값이 H인 경우 0으로 리셋되는 것을 특징으로 하며;상기 수직 카운터는상기 수평 동기 신호에 의해 순차적으로 증가하다가 그 값이 V인 경우 0으로 리셋되는 것을 특징으로 하는 영상 압축 및 복원 장치에 사용되는 메모리 주소 지정 장치.
- 제1항에 있어서, 상기 수평 카운터는상기 메모리에 데이터를 저장하기 위한 쓰기 또는 데이터를 인출하기 위한 읽기 신호에 의해 순차적으로 증가하다가 상기 수평 동기신호에 의해 0으로 리셋되는 것을 특징으로 하며;상기 수직 카운터는수평 동기 신호에 의해 순차적으로 증가하다가 영상 데이터에 함께 포함되는 수직 동기신호에 의해 0으로 리셋되는 것을 특징으로 하는 영상 압축 및 복원 장치에 사용되는 메모리 주소 지정 장치.
- 제1항 또는 제2항 또는 제3항 중 어느 한 항에 있어서, 상기 주소 교환기는DCT 블럭의 크기가 8 × 8이고 K 값이 3인 것을 특징으로 하는 영상 압축 및 복원 장치에 사용되는 메모리 주소 지정 장치.
- 제1항 또는 제2항 또는 제3항 중 어느 한 항에 있어서, 상기 주소 교환기는DCT 블럭의 크기가 4 × 4이고 K 값이 2인 것을 특징으로 하는 영상 압축 및 복원 장치에 사용되는 메모리 주소 지정 장치.
- 아날로그 영상신호를 디지털 복합영상 데이터로 변환하는 A/D 변환기, 상기 A/D 변환된 복합 영상 데이터를 Y, Cr, Cb 데이터로 분리하는 휘도/칼라 분리기, 상기 Y, Cr, Cb 신호를 일시 저장하는 메모리, 상기 저장된 데이터를 DCT 원리를 응용하여 압축하는 영상 데이터 압축기를 구비한 영상 압축 장치 또는 DCT 원리를 응용하여 압축된 영상 데이터를 Y, Cr, Cb 데이터로 복원하는 영상 데이터 복원기, 상기 복원된 데이터를 일시 저장하는 메모리, 상기 저장된 Y, Cr, Cb 데이터를 복합 영상 데이터로 결합하는 휘도/칼라 결합기, 상기 디지털 복합영상 데이터를 아날로그 영상신호를 변환하는 D/A 변환기를 구비한 영상 복원 장치에서 상기 휘도/칼라 분리기 및 상기 영상 데이터 복원기가 데이터를 일시 저장하기 위하여, 그리고 상기 영상 데이터 압축기 및 상기 휘도/칼라 결합기가 일시 저장된 데이터를 인출하기 위하여 사용되는 메모리 주소 지정 방법에 있어서,상기 메모리에 데이터를 저장하기 위한 쓰기 신호 또는 데이터를 인출하기 위한 읽기 신호가 발생하면, 영상의 수평 해상도를 H라 할 때,H = 2N을 만족하는 가장 작은 정수인 N개의 출력 라인을 가지는 수평 카운터의 값을 순차적으로 증가시키는 제1단계;영상 데이터에 함께 포함되는 수평 동기 신호를 감지하면, 영상의 수직 해상도를 V라 할 때,V = 2M을 만족하는 가장 작은 정수인 M개의 출력 라인을 가지는 수직 카운터의 값을 순차적으로 증가시키는 제2단계; 및상기 휘도/칼라 분리기 또는 상기 휘도/칼라 결합기로부터 래스터 스캔을 요구하는 신호가 발생한 경우에는, 상기 수평 카운터의 값을 하위 주소로 하여, 상기 수직 카운터의 값을 상위 주소로 하여 메모리 주소를 결정하는 제3단계; 및상기 영상 데이터 압축기 또는 상기 영상 데이터 복원기로부터 DCT 블럭 스캔을 요구하는 신호가 발생하는 경우에는, DCT 블럭의 크기가 B × B 라 할 때에는B = 2K을 만족하는 값 K에 의하여 수평 카운터의 하위 K개의 출력값, 수평 카운터의 (2*K + 1)번째의 출력값부터 마지막 출력값, 수직 카운터의 하위 K개의 출력값, 수평 카운터의 (K + 1)번째의 출력값부터 2*K번째의 출력값, 수직 카운터의 (K + 1)번째의 출력값부터 마지막 출력값의 순으로 메모리 주소의 하위값에서 상위값을 결정하는 제4단계를 포함함을 특징으로 하는 영상 압축 및 복원 장치에 사용되는 메모리 주소 지정 방법.
- 제6항에 있어서, 상기 제1단계는상기 수평 카운터가 상기 메모리에 데이터를 저장하기 위한 쓰기 또는 데이터를 인출하기 위한 읽기 신호에 의해 순차적으로 증가하는 단계;상기 증가된 수평 카운터의 값이 H인 경우 상기 수평 카운터의 값을 0으로 리셋하는 단계; 및상기 수평 카운터의 값을 출력하는 단계를 포함하는 것을 특징으로 하며;상기 제2단계는상기 수직 카운터가 상기 수평 동기 신호에 의해 순차적으로 증가하는 단계;상기 증가된 수직 카운터의 값이 V인 경우 상기 수직 카운터의 값을 0으로 리셋하는 단계; 및상기 수직 카운터의 값을 출력하는 단계를 포함하는 것을 특징으로 하는 영상 압축 및 복원 장치에 사용되는 메모리 주소 지정 방법.
- 제6항에 있어서, 상기 제1단계는상기 수평 카운터가 상기 메모리에 데이터를 저장하기 위한 쓰기 또는 데이터를 인출하기 위한 읽기 신호에 의해 순차적으로 증가하는 단계;상기 수평 동기 신호를 만나는 경우, 상기 수평 카운터의 값을 0으로 리셋되는 단계; 및상기 수평 카운터의 값을 출력하는 단계를 포함하는 것을 특징으로 하며;상기 제2단계는상기 수직 카운터가 상기 수평 동기 신호에 의해 순차적으로 증가하는 단계;영상 데이터에 함께 포함되는 수직 동기 신호를 만나는 경우 상기 수직 카운터의 값을 0으로 리셋하는 단계; 및상기 수직 카운터의 값을 출력하는 단계를 포함하는 것을 특징으로 하는 영상 압축 및 복원 장치에 사용되는 메모리 주소 지정 방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960061663A KR100207705B1 (ko) | 1996-12-04 | 1996-12-04 | Dct 블럭과 래스터 스캔을 위한 메모리 주소지정장치 및 그 방법 |
US08/982,259 US5982396A (en) | 1996-12-04 | 1997-12-01 | Memory addressing apparatus for block scan and raster scan and a memory addressing method using the same |
JP33464097A JPH10210399A (ja) | 1996-12-04 | 1997-12-04 | ブロック走査及びラスター走査のためのメモリアドレス算出装置並びにその方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960061663A KR100207705B1 (ko) | 1996-12-04 | 1996-12-04 | Dct 블럭과 래스터 스캔을 위한 메모리 주소지정장치 및 그 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980043709A KR19980043709A (ko) | 1998-09-05 |
KR100207705B1 true KR100207705B1 (ko) | 1999-07-15 |
Family
ID=19485697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960061663A KR100207705B1 (ko) | 1996-12-04 | 1996-12-04 | Dct 블럭과 래스터 스캔을 위한 메모리 주소지정장치 및 그 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5982396A (ko) |
JP (1) | JPH10210399A (ko) |
KR (1) | KR100207705B1 (ko) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6670960B1 (en) | 2000-09-06 | 2003-12-30 | Koninklijke Philips Electronics N.V. | Data transfer between RGB and YCRCB color spaces for DCT interface |
KR100353894B1 (ko) * | 2000-10-13 | 2002-09-27 | (주)엠씨에스로직 | 제이펙 화상 데이터 버퍼링을 위한 메모리 구조 및 주소어드레스 방법 |
US6940523B1 (en) | 2000-11-15 | 2005-09-06 | Koninklijke Philips Electronics N.V. | On the fly data transfer between RGB and YCrCb color spaces for DCT interface |
US7379609B2 (en) * | 2002-07-19 | 2008-05-27 | Samsung Electronics Co., Ltd. | Image processing apparatus and method for conversion between raster and block formats |
KR100502413B1 (ko) * | 2002-11-07 | 2005-07-19 | 삼성전자주식회사 | 라스터 스캔 순서 화상 데이터와 블록 스캔 순서 화상데이터 사이의 변환을 위한 화상 처리 장치 및 방법 |
KR20040051451A (ko) * | 2002-12-12 | 2004-06-18 | 아스텔 주식회사 | 래스터-블록 변환기 |
US7499044B2 (en) * | 2003-10-30 | 2009-03-03 | Silicon Graphics, Inc. | System for synchronizing display of images in a multi-display computer system |
US7304646B2 (en) * | 2004-08-19 | 2007-12-04 | Sony Computer Entertainment Inc. | Image data structure for direct memory access |
KR100614652B1 (ko) * | 2004-11-10 | 2006-08-22 | 삼성전자주식회사 | 전력 소모가 감소된 화상 처리 장치 및 방법 |
JP5411478B2 (ja) * | 2008-10-03 | 2014-02-12 | 古野電気株式会社 | レーダ装置 |
US20150109486A1 (en) * | 2013-10-17 | 2015-04-23 | Nvidia Corporation | Filtering extraneous image data in camera systems |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5343243A (en) * | 1992-01-07 | 1994-08-30 | Ricoh Company, Ltd. | Digital video camera |
KR0166717B1 (ko) * | 1992-06-18 | 1999-03-20 | 강진구 | 가변화면분할기법을 이용한 부호화/복호화방법 및 장치 |
JPH0620034A (ja) * | 1992-07-02 | 1994-01-28 | Nec Corp | 画像処理用アドレス生成回路 |
EP0607988B1 (en) * | 1993-01-22 | 1999-10-13 | Matsushita Electric Industrial Co., Ltd. | Program controlled processor |
JPH06327002A (ja) * | 1993-05-11 | 1994-11-25 | Olympus Optical Co Ltd | 動画像符号化装置 |
-
1996
- 1996-12-04 KR KR1019960061663A patent/KR100207705B1/ko not_active IP Right Cessation
-
1997
- 1997-12-01 US US08/982,259 patent/US5982396A/en not_active Expired - Fee Related
- 1997-12-04 JP JP33464097A patent/JPH10210399A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JPH10210399A (ja) | 1998-08-07 |
KR19980043709A (ko) | 1998-09-05 |
US5982396A (en) | 1999-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6184936B1 (en) | Multi-function USB capture chip using bufferless data compression | |
JP3966524B2 (ja) | 改善された効率のためにスキュードタイル記憶フォーマットを用いる動き補償を行うシステム及び方法 | |
AU676012B2 (en) | Dual memory buffer scheme for providing multiple data streams from stored data | |
US8098941B2 (en) | Method and apparatus for parallelization of image compression encoders | |
US8098959B2 (en) | Method and system for frame rotation within a JPEG compressed pipeline | |
CN100477788C (zh) | 图像处理显示装置和图像处理显示方法 | |
JPH05207460A (ja) | 画像信号の多重化伝送装置及びシステム | |
KR100207705B1 (ko) | Dct 블럭과 래스터 스캔을 위한 메모리 주소지정장치 및 그 방법 | |
KR100477318B1 (ko) | 이미지 센싱 장치 내의 이미지 데이터의 고유의 처리를위한 방법 및 회로 | |
JPH08317275A (ja) | 静止画撮像装置 | |
CN1113632A (zh) | 带有压缩或扩展光图像电视频信号装置的输入和输出光图像的设备 | |
JP3105906B2 (ja) | 画像処理装置 | |
US7747090B2 (en) | Scan line to block re-ordering buffer for image compression | |
JPH08186814A (ja) | 画像圧縮装置 | |
KR940017865A (ko) | 라스터 포멧 콘버터 회로 | |
JP2006203270A (ja) | 画像圧縮方法および画像圧縮装置 | |
KR100530745B1 (ko) | 고해상도 영상신호를 저해상도 디스플레이 장치에 디스플레이하는 디스플레이 방법 | |
JP3194757B2 (ja) | 電子カメラ装置 | |
JP3333336B2 (ja) | 符号化/復号化装置 | |
KR100216604B1 (ko) | 고선명 텔레비젼 부호화 시스템 감시장치 | |
JPH05219358A (ja) | 圧縮画像データ抽出装置 | |
JPH06205360A (ja) | 撮像記録装置 | |
JP2732940B2 (ja) | 画像圧縮伸長装置 | |
JP3352346B2 (ja) | 画像信号処理装置 | |
KR100240170B1 (ko) | 다수 영상 동시 출력 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060330 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |