JPH04307767A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04307767A JPH04307767A JP7135891A JP7135891A JPH04307767A JP H04307767 A JPH04307767 A JP H04307767A JP 7135891 A JP7135891 A JP 7135891A JP 7135891 A JP7135891 A JP 7135891A JP H04307767 A JPH04307767 A JP H04307767A
- Authority
- JP
- Japan
- Prior art keywords
- region
- substrate
- source
- contact hole
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000009792 diffusion process Methods 0.000 claims description 13
- 230000005669 field effect Effects 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関する。
【０００２】
【従来の技術】従来の絶縁ゲート電界効果トランジスタ
は、図２に示すように、例えばＮ型のシリコン基板１の
表面部に選択的に形成されたＰ型のソース領域２ｓとド
レイン領域２ｄを有している。ソース電極配線１０はＮ
型の基板コンタクト領域３とコンタクトホール１２を介
して接続されている。
は、図２に示すように、例えばＮ型のシリコン基板１の
表面部に選択的に形成されたＰ型のソース領域２ｓとド
レイン領域２ｄを有している。ソース電極配線１０はＮ
型の基板コンタクト領域３とコンタクトホール１２を介
して接続されている。
【０００３】
【発明が解決しようとする課題】上述した従来のＰ型電
界効果トランジスタにおいて、ソース領域及び基板にそ
れぞれ電源電圧を印加するためには、電源電圧が供給さ
れるソース電極配線１０とソース領域２ｓを接続させる
コンタクトホール９ｓおよびソース電極配線１０とＮ型
拡散層である基板コンタクト領域３を接続させるコンタ
クトホール１２が必要である。よって、最低２個のコン
タクトホールが必要であるためにこれらのコンタクトホ
ールがチップ面積の大きな割合を閉めるという欠点があ
る。この欠点は、Ｎ型電界効果トランジスタにおいても
同じであり、ソース電極配線は、ソース領域と基板コン
タクト領域と別々のコンタクトホールを介して接続され
る。
界効果トランジスタにおいて、ソース領域及び基板にそ
れぞれ電源電圧を印加するためには、電源電圧が供給さ
れるソース電極配線１０とソース領域２ｓを接続させる
コンタクトホール９ｓおよびソース電極配線１０とＮ型
拡散層である基板コンタクト領域３を接続させるコンタ
クトホール１２が必要である。よって、最低２個のコン
タクトホールが必要であるためにこれらのコンタクトホ
ールがチップ面積の大きな割合を閉めるという欠点があ
る。この欠点は、Ｎ型電界効果トランジスタにおいても
同じであり、ソース電極配線は、ソース領域と基板コン
タクト領域と別々のコンタクトホールを介して接続され
る。
【０００４】
【課題を解決するための手段】本発明の絶縁ゲート電界
効果トランジスタは、第１導電型の半導体基板の表面部
に選択的に形成された第２導電型の拡散領域と、前記領
域の下に選択的に形成された第１導電型の基板コンタク
ト領域と、前記領域を貫通して前記基板コンタクト領域
に達するコンタクトホールとを有するというものである
。
効果トランジスタは、第１導電型の半導体基板の表面部
に選択的に形成された第２導電型の拡散領域と、前記領
域の下に選択的に形成された第１導電型の基板コンタク
ト領域と、前記領域を貫通して前記基板コンタクト領域
に達するコンタクトホールとを有するというものである
。
【０００５】
【実施例】次に、本発明の実施例について、図面を参照
して説明する。
して説明する。
【０００６】図１（ａ）は、本発明の一実施例を示す平
面図、図１（ｂ）は図１（ａ）のＡ−Ａ線断面図である
。
面図、図１（ｂ）は図１（ａ）のＡ−Ａ線断面図である
。
【０００７】Ｎ型のシリコン基板１の表面部にそれぞれ
Ｐ型のソース領域２ｓ、ドレイン領域２ｄが形成され、
これらに挟まれたチャネル領域上にゲート酸化膜４を介
してゲート電極５が設けられている。ソース領域の下に
はＮ型の基板コンタクト領域３が設けられている。ソー
ス領域２ｓと基板コンタクト領域３とで２層構造の拡散
層を構成している。上位拡散層であるソース領域２ｓに
、下位拡散層である基板コンタクト領域３に達するコン
タクトホール８を設けることにより、電源電圧Ｖｃｃが
印加されるソース配線１０と、ソース領域２ｓおよび基
板コンタクト領域３が接続状態となり、１つのコンタク
トホールで、ソースと基板に電源電圧Ｖｃｃを与えるこ
とができる。本実施例はｐＭＯＳトランジスタであるが
、ｎＭＯＳトランジスタでは、ソース電極配線は接地さ
れる点と、導電型が逆になる点以外は全く同じである。
Ｐ型のソース領域２ｓ、ドレイン領域２ｄが形成され、
これらに挟まれたチャネル領域上にゲート酸化膜４を介
してゲート電極５が設けられている。ソース領域の下に
はＮ型の基板コンタクト領域３が設けられている。ソー
ス領域２ｓと基板コンタクト領域３とで２層構造の拡散
層を構成している。上位拡散層であるソース領域２ｓに
、下位拡散層である基板コンタクト領域３に達するコン
タクトホール８を設けることにより、電源電圧Ｖｃｃが
印加されるソース配線１０と、ソース領域２ｓおよび基
板コンタクト領域３が接続状態となり、１つのコンタク
トホールで、ソースと基板に電源電圧Ｖｃｃを与えるこ
とができる。本実施例はｐＭＯＳトランジスタであるが
、ｎＭＯＳトランジスタでは、ソース電極配線は接地さ
れる点と、導電型が逆になる点以外は全く同じである。
【０００８】
【発明の効果】以上説明した様に、本発明は、電界効果
トランジスタにおいて、ソース領域の下位に、ソース領
域とは逆導電型の不純物を含む拡散層を基板コンタクト
領域として存在させ、拡散層を２層構造にし、上位拡散
層を貫通し、下位拡散層に達するコンタクトホールを設
けることにより、ソース電極配線を１つのコンタクトホ
ールで、ソース領域と基板に接続することが可能となり
、トランジスタ面積及びチップ面積を従来より小さくで
きる効果がある。
トランジスタにおいて、ソース領域の下位に、ソース領
域とは逆導電型の不純物を含む拡散層を基板コンタクト
領域として存在させ、拡散層を２層構造にし、上位拡散
層を貫通し、下位拡散層に達するコンタクトホールを設
けることにより、ソース電極配線を１つのコンタクトホ
ールで、ソース領域と基板に接続することが可能となり
、トランジスタ面積及びチップ面積を従来より小さくで
きる効果がある。
【図１】本発明の一実施例を示す半導体チップの平面図
（図１（ａ））および断面図（図１（ｂ））である。
（図１（ａ））および断面図（図１（ｂ））である。
【図２】従来例を示す半導体チップの平面図（図２（ａ
））および断面図（図２（ｂ））である。
））および断面図（図２（ｂ））である。
１ 半導体基板
２ｄ ドレイン領域
２ｓ ソース領域
３ 基板コンタクト領域
４ ゲート酸化膜
５ ゲート電極
６ フィールド酸化膜
７ 層間絶縁膜
８ コンタクトホール
９，９ｄ，９ｓ コンタクトホール１０
ソース電極配線 １１ ドレイン電極配線 １２ コンタクトホール
ソース電極配線 １１ ドレイン電極配線 １２ コンタクトホール
Claims (2)
- 【請求項１】 第１導電型の半導体基板の表面部に選
択的に形成された第２導電型の拡散領域と、前記拡散領
域の下に選択的に形成された第１導電型の基板コンタク
ト領域と、前記拡散領域を貫通して前記基板コンタクト
領域に達するコンタクトホールとを有することを特徴と
する半導体装置。 - 【請求項２】 拡散領域は電界効果トランジスタのソ
ース領域である請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7135891A JPH04307767A (ja) | 1991-04-04 | 1991-04-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7135891A JPH04307767A (ja) | 1991-04-04 | 1991-04-04 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04307767A true JPH04307767A (ja) | 1992-10-29 |
Family
ID=13458194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7135891A Pending JPH04307767A (ja) | 1991-04-04 | 1991-04-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04307767A (ja) |
-
1991
- 1991-04-04 JP JP7135891A patent/JPH04307767A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970067835A (ko) | 반도체 장치 및 그 제조방법 | |
| JPS6164166A (ja) | 半導体装置 | |
| KR970003831A (ko) | 필드 산화물에 의해 절연된 다른 전도형 반도체 영역을 가진 반도체 장치 및 그 제조 방법 | |
| JPH07114279B2 (ja) | 半導体装置 | |
| JPH04307767A (ja) | 半導体装置 | |
| JPH079972B2 (ja) | 半導体装置 | |
| JPS6362904B2 (ja) | ||
| JPS63158866A (ja) | 相補形半導体装置 | |
| JPH0122736B2 (ja) | ||
| JPH061816B2 (ja) | 半導体装置の製造方法 | |
| JPH0247849A (ja) | 半導体装置 | |
| JPH0666412B2 (ja) | 積層型半導体集積回路 | |
| JPH0255953B2 (ja) | ||
| KR950010066A (ko) | 박막배선을 갖는 반도체장치와 그의 제조방법 | |
| JPS63204628A (ja) | 半導体集積回路 | |
| JP2993041B2 (ja) | 相補型ｍｏｓ半導体装置 | |
| JPH0427159A (ja) | 半導体装置 | |
| JPH02208967A (ja) | 半導体集積回路 | |
| JPH0387029A (ja) | 半導体集積回路 | |
| JPH05129425A (ja) | 半導体装置およびその製造方法 | |
| JPS62211945A (ja) | 半導体装置 | |
| JPS6146042A (ja) | 半導体装置 | |
| JPH06216252A (ja) | 半導体集積回路装置 | |
| JPH0529629A (ja) | 電界効果型半導体装置 | |
| JPH03116969A (ja) | 半導体集積回路装置 |