JPH04302169A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH04302169A JPH04302169A JP3066147A JP6614791A JPH04302169A JP H04302169 A JPH04302169 A JP H04302169A JP 3066147 A JP3066147 A JP 3066147A JP 6614791 A JP6614791 A JP 6614791A JP H04302169 A JPH04302169 A JP H04302169A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- insulating film
- memory device
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 239000003990 capacitor Substances 0.000 claims abstract description 15
- 238000009792 diffusion process Methods 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 238000003860 storage Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体記憶装置に関し
、特に溝キャパシタを有する半導体記憶装置のキャパシ
タ部の構造に関する。
、特に溝キャパシタを有する半導体記憶装置のキャパシ
タ部の構造に関する。
【０００２】
【従来の技術】図２に従来の溝キャパシタ部の断面構造
を示す。従来の溝キャパシタではフィールド酸化膜の周
辺部と溝開口部が重なる構造となっていた。
を示す。従来の溝キャパシタではフィールド酸化膜の周
辺部と溝開口部が重なる構造となっていた。
【０００３】
【発明が解決しようとする課題】フィールド酸化膜形成
時にその周辺部分に応力が集中することは良く知られて
おり、上述した従来の溝構造では、溝の開口部が、その
周辺部分とちょうど重なる構造の為、この応力集中領域
Ａに電荷蓄積用拡散層３が形成されることとなり、半導
体記憶装置において接合漏れ電流によるホールド不良が
発生するという問題があった。
時にその周辺部分に応力が集中することは良く知られて
おり、上述した従来の溝構造では、溝の開口部が、その
周辺部分とちょうど重なる構造の為、この応力集中領域
Ａに電荷蓄積用拡散層３が形成されることとなり、半導
体記憶装置において接合漏れ電流によるホールド不良が
発生するという問題があった。
【０００４】
【課題を解決するための手段】本発明は、溝キャパシタ
を有する半導体記憶装置において、前記溝キャパシタの
溝は、フィールド絶縁膜の周辺部分を除去して形成され
た第１の部分と、前記第１の部分の底部を掘り下げて形
成された第２の部分とを有しているというものである。
を有する半導体記憶装置において、前記溝キャパシタの
溝は、フィールド絶縁膜の周辺部分を除去して形成され
た第１の部分と、前記第１の部分の底部を掘り下げて形
成された第２の部分とを有しているというものである。
【０００５】
【実施例】図１を参照すると、本発明の一実施例の半導
体記憶装置は、溝キャパシタを有する半導体記憶装置に
おいて、その溝キャパシタの溝は、フィールド酸化膜２
の周辺部分を除去して形成された第１の部分と、前述の
第１の部分の底部を掘り下げて形成された第２の部分と
を有しているというものである。
体記憶装置は、溝キャパシタを有する半導体記憶装置に
おいて、その溝キャパシタの溝は、フィールド酸化膜２
の周辺部分を除去して形成された第１の部分と、前述の
第１の部分の底部を掘り下げて形成された第２の部分と
を有しているというものである。
【０００６】次に、一実施例の製造法について説明する
。
。
【０００７】まず、Ｐ型シリコン基板１の表面部に選択
的に熱酸化して厚さ３００〜５００ｎｍ、幅１５０〜２
５０ｎｍのフィールド酸化膜を形成する。
的に熱酸化して厚さ３００〜５００ｎｍ、幅１５０〜２
５０ｎｍのフィールド酸化膜を形成する。
【０００８】次に、フィールド酸化膜の縁端部に近接し
て形成された所定形状の開口（幅１．５〜２．５μｍ）
を有するフォトレジスト膜を形成する。フッ素系のガス
を用い、選択性の少ない等方性エッチを行ない溝の第１
の部分を形成する。このとき、前述したフォトレジスト
膜の開口から３００〜６００ｎｍ程度のサイドエッチが
でき底の浅い皿状の溝（第１の部分）ができる。すなわ
ち、フィールド酸化膜２の周辺部分（応力集中領域）は
サイドエッチにより除去される。
て形成された所定形状の開口（幅１．５〜２．５μｍ）
を有するフォトレジスト膜を形成する。フッ素系のガス
を用い、選択性の少ない等方性エッチを行ない溝の第１
の部分を形成する。このとき、前述したフォトレジスト
膜の開口から３００〜６００ｎｍ程度のサイドエッチが
でき底の浅い皿状の溝（第１の部分）ができる。すなわ
ち、フィールド酸化膜２の周辺部分（応力集中領域）は
サイドエッチにより除去される。
【０００９】次に、フォトレジスト膜はそのままにして
、フッ素系と塩素形の混合ガスを使って異方性エッチン
グを行なうことにより、第１の部分の底部に深さ３．５
〜５μｍの溝（第２の部分）を形成する。
、フッ素系と塩素形の混合ガスを使って異方性エッチン
グを行なうことにより、第１の部分の底部に深さ３．５
〜５μｍの溝（第２の部分）を形成する。
【００１０】その後、イオン注入によりＮ型の電荷蓄積
用拡散層３、容量絶縁膜４（窒化シリコン膜）、容量電
極５（ポリシリコン膜）、埋め込みポリシリコン層６、
酸化シリコン膜７、ゲート絶縁膜８を形成し、Ｎ型拡散
層９（メモリセルを構成するＭＯＳトランジスタのソー
ス領域）を形成し、ゲート電極１０を形成するのである
。
用拡散層３、容量絶縁膜４（窒化シリコン膜）、容量電
極５（ポリシリコン膜）、埋め込みポリシリコン層６、
酸化シリコン膜７、ゲート絶縁膜８を形成し、Ｎ型拡散
層９（メモリセルを構成するＭＯＳトランジスタのソー
ス領域）を形成し、ゲート電極１０を形成するのである
。
【００１１】
【発明の効果】以上説明したように本発明は溝キャパシ
タを有する半導体記憶装置において、フィールド絶縁膜
周辺部の応力集中領域を除去した構造の溝キャパシタを
有しているので、フィールド絶縁膜周辺部の応力集中に
起因するＰＮ接合漏れ電流を防止し、ホールド特性の良
好な半導体記憶装置が得られる効果がある。
タを有する半導体記憶装置において、フィールド絶縁膜
周辺部の応力集中領域を除去した構造の溝キャパシタを
有しているので、フィールド絶縁膜周辺部の応力集中に
起因するＰＮ接合漏れ電流を防止し、ホールド特性の良
好な半導体記憶装置が得られる効果がある。
【図１】本発明の一実施例を示す半導体チップの断面図
である。
である。
【図２】従来例を示す半導体チップの断面図である。
１ Ｐ型シリコン基板
２ フィールド酸化膜
３ 電荷蓄積用拡散層
４ 容量絶縁膜
５ 容量電極
６ 埋め込みポリシリコン層
７ 酸化シリコン膜
８ ゲート絶縁膜
９ Ｎ型拡散層
１０ ゲート電極
Claims (2)
- 【請求項１】 溝キャパシタを有する半導体記憶装置
において、前記溝キャパシタの溝は、フィールド絶縁膜
の周辺部分を除去して形成された第１の部分と、前記第
１の部分の底部を掘り下げて形成された第２の部分とを
有していることを特徴とする半導体記憶装置。 - 【請求項２】 溝の側壁部に形成された拡散層をメモ
リセルの電荷蓄積領域とする請求項１記載の半導体記憶
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3066147A JP2723685B2 (ja) | 1991-03-29 | 1991-03-29 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3066147A JP2723685B2 (ja) | 1991-03-29 | 1991-03-29 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04302169A true JPH04302169A (ja) | 1992-10-26 |
| JP2723685B2 JP2723685B2 (ja) | 1998-03-09 |
Family
ID=13307465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3066147A Expired - Fee Related JP2723685B2 (ja) | 1991-03-29 | 1991-03-29 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2723685B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63260164A (ja) * | 1987-04-17 | 1988-10-27 | Oki Electric Ind Co Ltd | 半導体記憶装置及びその製造方法 |
| JPH0461273A (ja) * | 1990-06-28 | 1992-02-27 | Nec Corp | ダイナミック型メモリ装置 |
-
1991
- 1991-03-29 JP JP3066147A patent/JP2723685B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63260164A (ja) * | 1987-04-17 | 1988-10-27 | Oki Electric Ind Co Ltd | 半導体記憶装置及びその製造方法 |
| JPH0461273A (ja) * | 1990-06-28 | 1992-02-27 | Nec Corp | ダイナミック型メモリ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2723685B2 (ja) | 1998-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9748406B2 (en) | Semi-floating-gate device and its manufacturing method | |
| JP3157357B2 (ja) | 半導体装置 | |
| JPH11163329A (ja) | 半導体装置およびその製造方法 | |
| JP3943932B2 (ja) | 半導体装置の製造方法 | |
| JPH0513566A (ja) | 半導体装置の製造方法 | |
| JPH0548936B2 (ja) | ||
| US6693018B2 (en) | Method for fabricating DRAM cell transistor having trench isolation structure | |
| EP0272491B1 (en) | Deep trench isolation with surface contact to substrate | |
| US20030143815A1 (en) | Semiconductor device and method of fabricating the same | |
| JPH0629375A (ja) | 半導体装置およびその製造方法 | |
| JP2723685B2 (ja) | 半導体記憶装置 | |
| JPH07245400A (ja) | 電界効果型トランジスタとその製造方法 | |
| JPH05283520A (ja) | 半導体装置の製造方法 | |
| JP3253846B2 (ja) | 半導体装置およびその製造方法 | |
| TW406354B (en) | A semiconductor device and a manufacturing process therefor | |
| JP2002231828A (ja) | 半導体装置およびその製造方法 | |
| JP2723685C (ja) | ||
| JP2646547B2 (ja) | 半導体装置の製造方法 | |
| JPH1174475A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100504440B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH03188665A (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JPH1174513A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| JP2553694B2 (ja) | 半導体装置およびその製造方法 | |
| KR100518530B1 (ko) | 보더리스 콘택홀을 갖는 반도체 소자 및 그 제조방법 | |
| KR100266026B1 (ko) | 이피롬 트랜지스터 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971028 |
|
| LAPS | Cancellation because of no payment of annual fees |