JP2723685B2 - 半導体記憶装置 - Google Patents

半導体記憶装置

Info

Publication number
JP2723685B2
JP2723685B2 JP3066147A JP6614791A JP2723685B2 JP 2723685 B2 JP2723685 B2 JP 2723685B2 JP 3066147 A JP3066147 A JP 3066147A JP 6614791 A JP6614791 A JP 6614791A JP 2723685 B2 JP2723685 B2 JP 2723685B2
Authority
JP
Japan
Prior art keywords
memory device
semiconductor memory
trench capacitor
trench
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3066147A
Other languages
English (en)
Other versions
JPH04302169A (ja
Inventor
克之 長安
早苗 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YAMAGUCHI NIPPON DENKI KK
Original Assignee
YAMAGUCHI NIPPON DENKI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by YAMAGUCHI NIPPON DENKI KK filed Critical YAMAGUCHI NIPPON DENKI KK
Priority to JP3066147A priority Critical patent/JP2723685B2/ja
Publication of JPH04302169A publication Critical patent/JPH04302169A/ja
Application granted granted Critical
Publication of JP2723685B2 publication Critical patent/JP2723685B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体記憶装置に関
し、特に溝キャパシタを有する半導体記憶装置のキャパ
シタ部の構造に関する。
【０００２】
【従来の技術】図２に従来の溝キャパシタ部の断面構造
を示す。従来の溝キャパシタではフィールド酸化膜の周
辺部と溝開口部が重なる構造となっていた。
【０００３】
【発明が解決しようとする課題】フィールド酸化膜形成
時にその周辺部分に応力が集中することは良く知られて
おり、上述した従来の溝構造では、溝の開口部が、その
周辺部分とちょうど重なる構造の為、この応力集中領域
Ａに電荷蓄積用拡散層３が形成されることとなり、半導
体記憶装置において接合漏れ電流によるホールド不良が
発生するという問題があった。
【０００４】
【課題を解決するための手段】本発明は、溝キャパシタ
を有する半導体記憶装置において、前記溝キャパシタの
溝は、フィールド絶縁膜の周辺部分を含んで深さ方向に
単調に幅が減少するように掘り下げて形成された第１の
部分と、前記第１の部分の底部を更に掘り下げて形成さ
れた第２の部分とを有しているというものである。
【０００５】
【実施例】図１を参照すると、本発明の一実施例の半導
体記憶装置は、溝キャパシタを有する半導体記憶装置に
おいて、その溝キャパシタの溝は、フィールド酸化膜２
の周辺部分を除去して形成された第１の部分と、前述の
第１の部分の底部を掘り下げて形成された第２の部分と
を有しているというものである。
【０００６】次に、一実施例の製造法について説明す
る。
【０００７】まず、Ｐ型シリコン基板１の表面部に選択
的に熱酸化して厚さ３００〜５００ｎｍ、幅１５０〜２
５０ｎｍのフィールド酸化膜を形成する。
【０００８】次に、フィールド酸化膜の縁端部に近接し
て形成された所定形状の開口（幅１．５〜２．５μｍ）
を有するフォトレジスト膜を形成する。フッ素系のガス
を用い、選択性の少ない等方性エッチを行ない溝の第１
の部分を形成する。このとき、前述したフォトレジスト
膜の開口から３００〜６００ｎｍ程度のサイドエッチが
でき底の浅い皿状の溝（第１の部分）ができる。すなわ
ち、フィールド酸化膜２の周辺部分（応力集中領域）は
サイドエッチにより除去される。
【０００９】次に、フォトレジスト膜はそのままにし
て、フッ素系と塩素形の混合ガスを使って異方性エッチ
ングを行なうことにより、第１の部分の底部に深さ３．
５〜５μｍの溝（第２の部分）を形成する。
【００１０】その後、イオン注入によりＮ型の電荷蓄積
用拡散層３、容量絶縁膜４（窒化シリコン膜）、容量電
極５（ポリシリコン膜）、埋め込みポリシリコン層６、
酸化シリコン膜７、ゲート絶縁膜８を形成し、Ｎ型拡散
層９（メモリセルを構成するＭＯＳトランジスタのソー
ス領域）を形成し、ゲート電極１０を形成するのであ
る。
【００１１】
【発明の効果】以上説明したように本発明は溝キャパシ
タを有する半導体記憶装置において、フィールド絶縁膜
周辺部の応力集中領域を除去した構造の溝キャパシタを
有しているので、フィールド絶縁膜周辺部の応力集中に
起因するＰＮ接合漏れ電流を防止し、ホールド特性の良
好な半導体記憶装置が得られる効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を示す半導体チップの断面図
である。
【図２】従来例を示す半導体チップの断面図である。
【符号の説明】
１ Ｐ型シリコン基板 ２ フィールド酸化膜 ３ 電荷蓄積用拡散層 ４ 容量絶縁膜 ５ 容量電極 ６ 埋め込みポリシリコン層 ７ 酸化シリコン膜 ８ ゲート絶縁膜 ９ Ｎ型拡散層 １０ ゲート電極

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 溝キャパシタを有する半導体記憶装置に
    おいて、前記溝キャパシタの溝は、フィールド絶縁膜の
    周辺部分を含んで深さ方向に単調に幅が減少するように
    掘り下げて形成された第１の部分と、前記第１の部分の
    底部を更に掘り下げて形成された第２の部分とを有して
    いることを特徴とする半導体記憶装置。
  2. 【請求項２】 溝の側壁部に形成された拡散層をメモリ
    セルの電荷蓄積領域とする請求項１記載の半導体記憶装
    置。
JP3066147A 1991-03-29 1991-03-29 半導体記憶装置 Expired - Fee Related JP2723685B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3066147A JP2723685B2 (ja) 1991-03-29 1991-03-29 半導体記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3066147A JP2723685B2 (ja) 1991-03-29 1991-03-29 半導体記憶装置

Publications (2)

Publication Number Publication Date
JPH04302169A JPH04302169A (ja) 1992-10-26
JP2723685B2 true JP2723685B2 (ja) 1998-03-09

Family

ID=13307465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3066147A Expired - Fee Related JP2723685B2 (ja) 1991-03-29 1991-03-29 半導体記憶装置

Country Status (1)

Country Link
JP (1) JP2723685B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63260164A (ja) * 1987-04-17 1988-10-27 Oki Electric Ind Co Ltd 半導体記憶装置及びその製造方法
JP2936659B2 (ja) * 1990-06-28 1999-08-23 日本電気株式会社 ダイナミック型メモリ装置

Also Published As

Publication number Publication date
JPH04302169A (ja) 1992-10-26

Similar Documents

Publication Publication Date Title
JPH11163329A (ja) 半導体装置およびその製造方法
US6440793B1 (en) Vertical MOSFET
JPH0548936B2 (ja)
JP2000012842A (ja) Ｍｏｓトランジスタ及びその製造方法
US20020089007A1 (en) Vertical mosfet
JP2745970B2 (ja) 半導体装置の製造方法
KR100517219B1 (ko) 동적이득메모리셀을갖는dram셀장치및그의제조방법
JPH07106412A (ja) 半導体装置およびその製造方法
JP2723685B2 (ja) 半導体記憶装置
JPH07245400A (ja) 電界効果型トランジスタとその製造方法
US4679307A (en) Method of manufacturing a recessed gate of a semiconductor device
JPH0629375A (ja) 半導体装置およびその製造方法
JP2723685C (ja)
TW406354B (en) A semiconductor device and a manufacturing process therefor
JP3253846B2 (ja) 半導体装置およびその製造方法
JP2005197448A (ja) 半導体記憶装置、及び、半導体記憶装置の製造方法
JP2646547B2 (ja) 半導体装置の製造方法
JP3190144B2 (ja) 半導体集積回路の製造方法
JP2000012801A (ja) 深いトレンチ・ベ―スのｄｒａｍ構造及びその製造方法
JPS6362370A (ja) 半導体装置の製造方法
JPH1174475A (ja) 半導体集積回路装置およびその製造方法
JP3207561B2 (ja) 半導体集積回路およびその製造方法
KR0170212B1 (ko) 반도체장치의 소자분리방법 및 이에 의해 제조된 소자분리구조
JPH1174513A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP2553694B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971028

LAPS Cancellation because of no payment of annual fees