JPH04301918A - 位相同期信号発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、外部トリガ信号に対し
て位相同期したクロツク信号を発生する位相同期信号発
生回路に関するものである。

【０００２】

【従来の技術】従来、この種の位相同期信号発生回路と
して、図１１に示す回路が用いられている。

【０００３】図中、１１は水晶発振器であり、所望する
同期クロツクＣＬＫと等しい周波数を有する基準クロツ
クを出力する。１２は基準クロツクを同じ周期、同じ位
相の三角波信号に変換する三角波発生回路であり、抵抗
とコンデンサとから構成される。１３はトリガ信号ＴＲ
Ｇが入力した時点での三角波の電圧レベルをアナログホ
ールドするサンプルホールド回路である。１４はアナロ
グコンパレータであり、トリガ信号入力時にサンプルホ
ールド回路１３によつてホールドされた電圧レベルと、
逐次変化する三角波信号とを比較し、ホールド電圧より
も三角波電圧の方が高いときに“ハイ”信号を出力する
。

【０００４】以上のような構成によれば、三角波電圧の
スロープ（傾き）が常に一定であるとすると、図１２に
示すように、トリガ信号に位相同期した周波数ｆのクロ
ツク信号を出力信号ＣＬＫとして得ることができる。

【０００５】

【発明が解決しようとしている課題】しかしながら、上
記従来例では、三角波発生回路１２において水晶発振器
１１から出力される矩形波をＣＲの積分器を用いて三角
波としているため、水晶発振器の周波数が変化すると、
三角波信号の周波数も変化してしまうため、きめられた
範囲の周波数内でしか使用できなかつた。

【０００６】本発明は、上述の問題点に鑑みて成された
もので、基準クロツクの周波数が変動しても安定にかつ
精度良く位相同期を行える位相同期発生器を提供するこ
とを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、本発明の位相同期信号発生回路は、外部トリガ信号
に位相同期したクロツク信号を発生する位相同期信号発
生回路であつて、基準クロツクの周波数を検出する周波
数検出手段と、前記検出された周波数に基づいて位相計
測用信号を生成する信号生成手段と、前記生成された位
相計測用信号に基づいて、発生されるクロツク信号の位
相を制御する位相制御手段とを具備する。

【０００８】ここで、前記信号生成手段は前記検出され
た周波数に応じた波形スロープの位相計測用信号を生成
する。又、前記位相計測用信号は三角波信号あるいはの
こぎり波信号である。

【０００９】以上のように構成される位相同期信号発生
回路においては、水晶発振器より出力される基準クロツ
クの周波数を検知し、その周波数に最適なスロープを有
する位相計測用信号を生成するため、いかなる基準クロ
ツクの周波数に対しても高精度の位相同期を安定に行う
ようにしたものである。

【００１０】

【実施例】図１は第１実施例の位相同期信号発生回路の
概略構成図を示すブロツク図である。図中、１１は水晶
発振器であり、所望する同期クロツクＣＬＫと等しい周
波数を有する基準クロツクを出力する。１２は基準クロ
ツクを同じ周期で同じ位相の三角波信号に変換する三角
波発生回路である。この三角波発生回路１２によつて生
成される三角波のスロープ（傾き）は、基準クロツクの
周波数ｆを検出する周波数検出回路１５からの出力に基
づいて決定される。１３はトリガ信号ＴＲＧが入力され
た時点での三角波の電圧レベルをアナログホールドする
サンプルホールド回路である。１４はアナログコンパレ
ータであり、トリガ信号入力時にサンプルホールド回路
１３によつてホールドされた電圧レベルと、逐次変化す
る三角波信号とを比較し、ホールド電圧よりも三角波電
圧の方が高いときに“ハイ”信号を出力する。

【００１１】図２は、周波数検出回路１５の構成例を示
した回路図である。基準クロツクの周波数に比例した電
圧を、オペアンプ２３の出力として得るものである。フ
リツプフロツプ２１は分周回路として、抵抗Ｒ１とコン
デンサＣ１とオペアンプ２２とは積分回路として、ダイ
オードＤ１と抵抗Ｒ２とコンデンサＣ２とオペアンプ２
３とはピークホールド回路として動作し、入力基準クロ
ツクの周波数に比例した電圧が出力として得られる。 尚、ピークホールド回路部のＲ２とＣ２の時定数（Ｃ２
×Ｒ２）は数ｍｓ程度の大きいものとする。

【００１２】図３は、図１中の三角波発生回路１２の構
成例を示した回路図である。図３に示す三角波発生回路
１２はオペアンプ２３を利用した積分回路であり、矩形
波の基準クロツクをバツフア３２を通して入力とするこ
とにより、出力として三角波が得られる。この際の出力
三角波の傾き（スロープ）は、積分時定数（抵抗値Ｒ３
×コンダクタンス値Ｃ）によつて決定される。そこで、
コンダクタンスとしてバリキツプダイオードなどの可変
容量素子３１を利用することで、図２において示した周
波数検出回路１５からの出力電圧に応じて積分時定数を
可変とする。このような構成によれば、基準クロツクの
周波数に適したスロープを有する三角波信号を生成する
ことが可能となる。

【００１３】図４は、以上のように構成される本実施例
の位相同期信号発生回路のタイミングチヤートを示した
ものである。図に示すように、基準クロツクの周波数が
変化しても、周波数の変化を検出して三角波のスロープ
を変化させることにより、トリガ信号に同期したクロツ
ク信号を出力信号ＣＬＫとして安定に得ることが可能と
なる。

【００１４】以上説明したように、本実施例は、位相同
期信号発生回路に周波数検出回路ならびにスロープ可変
の三角波発生回路とを具備することにより、基準クロツ
クの周波数の変化に対処することができる。

【００１５】

【他の実施例】図５は、本発明の位相同期信号発生回路
の他の実施例の構成を示す回路図である。

【００１６】ＶＣＯ５１，位相比較器（ＰＤ）５２，Ｘ
’ｔａｌ発生器（Ｘ．０．）５３から構成される部位に
おいて、所望の同期クロツク信号と同じ周期の三角波信
号が生成される。この際、ＶＣＯ５１は可変容量素子（
バリキヤツプダイオード）を有し、Ｆ／Ｖ（周波数／電
圧）変換器５４において検出されたＸ’ｔａｌ発生器５
３の矩形波の周波数に対応する電圧に基づいて、三角波
信号の傾き（スロープ）を決定している。この三角波信
号は、レベルコンパレータ５５，５６，５７，５８に入
力され、基準電圧Ｖ１　，Ｖ２　，Ｖ３　，Ｖ４　と比
較される。ここで、外部トリガ信号Ｋが入力されると、
この比較結果が位相データとして、位相計測データ記憶
回路５９にラツチされる。そして、セツトコントロール
回路６０，リセツトコントロール回路６１，ＳＲフリツ
プフロツプ（Ｆ／Ｆ）６２，クリアコントロール回路６
３は、位相計測データ記憶回路５９にラツチされた位相
データをもとに同期クロツク信号を生成する。

【００１７】以下では、図５中の各部位の動作について
詳細に説明する。尚、ここでは、Ｆ／Ｖ（周波数／電圧
）変換器５４として、上述の図２に示すような構成の回
路を用いる。−図６は、ＶＣＯ５１の構成を示す回路図
である。図中、Ｉ１　〜Ｉ５　は定電流源、Ｉｘ　は三
角波信号の周波数を決定する制御定電流源である。また
、Ｑ１−Ｑ３，Ｑ２−Ｑ４，Ｑ５−Ｑ６，Ｑ８−Ｑ９，
Ｑ７−Ｑ１０，Ｑ１１−Ｑ１３，Ｑ１２−Ｑ１４，Ｑ１
５−Ｑ１８，Ｑ１６−Ｑ１７のトランジスタのペア性が
確保されているものとし、抵抗値がＲ１＝Ｒ３，Ｒ２＝
Ｒ４，Ｒ５＝Ｒ７＝Ｒ１２＝Ｒ６／２＝Ｒ１１／２，Ｒ
８＝Ｒ１０＝Ｒ９／２，Ｒ１３＝Ｒ１５＝Ｒ１４／４の
関係であるとする。

【００１８】今、Ｑ４のＥ（エミツタ）がハイレベル（
ＶＣＣ−２ＶＢＥ）で、Ｑ２のＥがローレベル｛ＶＣＣ
−２ＶＢＥ−（Ｒ１　＋Ｒ２　）・Ｉ３　｝とすると、
Ｑ８とＱ９との作動ペアではＱ８がＯＮでＱ９がＯＦＦ
となる。すると、Ｑ７に電流Ｉｘ　が流れ、Ｑ７とＱ１
０とがカレントミラーとなるためＱ１０にも電流Ｉｘ　
が流れる。したがつて、Ｑ１０のＣ（コレクタ）からバ
リキヤツプダイオードに電流Ｉｘ　が供給され、バリキ
ヤツプダイオードは充電され、Ｑ６のＢ（ベ−ス）の電
圧は単調上昇する。

【００１９】Ｑ６のＢの電圧が上昇してＱ６に徐々に電
流が流れ出すようになると、Ｑ４のＥの電圧は徐々に下
降し、やがてＱ６がＯＮしＱ４のＥがローレベル｛ＶＣ
Ｃ−２ＶＢＥ−（Ｒ３　＋Ｒ４　）・Ｉ３　｝となり、
続いてＱ５はＯＦＦに、Ｑ２のＥはハイレベル（ＶＣＣ
−２ＶＢＥ）に状態が変化する。すると、Ｑ８がＯＦＦ
Ｑ９がＯＮとなり、Ｑ１３に電流Ｉｘ　が流れ、Ｑ１１
とＱ１３とがカレントミラーとなるため、Ｑ１１にも電
流Ｉｘ　が流れる。 すると、Ｑ１２に電流Ｉｘ　が流れ、Ｑ１２とＱ１４も
カレントミラーとなるため、Ｑ１４にも電流Ｉｘ　が流
れる。したがつて、Ｑ１４にはバリキヤツプダイオード
から放電電流Ｉｘ　が流れ出し、Ｑ６のＢの電圧は単調
減少する。

【００２０】このようにＱ６のＢの電圧が単調減少する
と、Ｑ４のＥの電圧は徐々に上昇し、やがてＱ６がＯＦ
ＦしＱ４のＥがハイレベル（ＶＣＣ−２ＶＢＥ）となり
、続いてＱ５はＯＮに、Ｑ２のＥはローレベル｛ＶＣＣ
−２ＶＢＥ−（Ｒ１　＋Ｒ２　）・Ｉ３　｝に状態が変
化する。尚、Ｑ１５，Ｑ１８，Ｑ１６，Ｑ１７，Ｑ１９
からなる回路はフイードバツク型バツフア回路であり、
出力端子ＣにはＱ１５のＢと一致した信号が出力される
。

【００２１】以上のような動作を繰り返すことにより、
出力端子Ｃ（Ｑ６のＢ）には、図９の（３）　に示すよ
うな三角波信号が得られ、Ｒ１　とＲ２　の“分岐点”
からは図９の（２）　、Ｒ３　とＲ４　の“分岐点”か
らは図９の（１）　に示すような作動方形波ペアが得ら
れる。ここで、Ｒ１　とＲ２　の“分岐点”（Ｒ３　と
Ｒ４　の“分岐点”）より作動方形波ペアＤを取り出す
のは、適切な振幅（０．２Ｖｐ−ｐから０．３Ｖｐ−ｐ
　）を得るためによる。

【００２２】尚、このような構成によれば、図９の（３
）　の三角波信号のハイレベルは（ＶＣＣ−２ＶＢＥ−
ΔＶ）、ローレベルは｛ＶＣＣ−２ＶＢＥ−（Ｒ１　＋
Ｒ２　）・Ｉ３　＋ΔＶ｝となるため、ピーク−ピーク
電圧Ｖｐ−ｐ　は｛（Ｒ１　＋Ｒ２　）・Ｉ３−２ΔＶ
｝となる。但し、ΔＶはＩ３　の値と（Ｒ１　＋Ｒ２　
）の値で定まる電圧である。また、発振周期Ｔ０　は、
２｛（Ｒ１　＋Ｒ２　）・Ｉ３　−２ΔＶ｝・Ｃ１　／
Ｉｘ　となる。但し、Ｃ１　はバリキヤツプダイオード
の容量である。

【００２３】図７は、位相比較器（ＰＤ）５２の構成を
示す回路図である。以下、図７にしたがつて、ＶＣＯ５
１の発振出力とＸ’ｔａｌ発振器５３との位相同期を行
う位相比較器５２の動作について簡潔に説明する。

【００２４】図中、Ｉ６　は定電流源である。また、Ｑ
２０−Ｑ２３，Ｑ２４−Ｑ２６，Ｑ２２−Ｑ２７，Ｑ２
１−Ｑ３１，Ｑ２５−Ｑ２８，Ｑ２９−Ｑ３０のトラン
ジスタのペア性が確保されており、抵抗値が１６＝Ｒ２
３＝Ｒ１７／２，Ｒ１８＝Ｒ２０＝Ｒ１９／２，Ｒ２１
＝Ｒ２４＝Ｒ２２／２の関係を有するものとする。

【００２５】位相比較器５２には、ＶＣＯ５１の出力方
形波ペアＤとＸ’ｔａｌ発振器５３の出力方形波ペアＥ
が入力される。２つの方形波信号の周波数が等しく、か
つ位相差が±９０ｏ　の時、Ｑ３０のＣ（コレクタ）と
Ｑ３１のＣに流れる平均電流レベルはそれぞれＩ６　／
２となり、コンデンサＣ２　によつてクロツク成分が取
り除かれると、該差電流ΔＩは“０”となる。ここで、
方形波ペアＥに対して方形波ペアＤの位相が±９０ｏ　
より遅れた時、ΔＩが流れ出す様に方形波ペアの極性を
設定すると、制御電流（Ｉ０　＋ΔＩ，Ｉ０　は定電流
、図１参照）は増加し、ＶＣＯ５１の発振周波数は上昇
して位相遅れを補正する。このように、位相比較器５２
はＶＣＯ５１の発振出力とＸ’ｔａｌ発振器５３との位
相同期を行う。

【００２６】以上説明したＶＣＯ５１，位相比較器５２
，Ｘ’ｔａｌ発生器５３、Ｆ／Ｖ（周波数／電圧）変換
器５４から生成された三角波信号は、レベルコンパレー
タ５５〜５８の非反転入力端子に入力される。一方、レ
ベルコンパレータの反転入力端子には、下式で示される
基準電圧レベルＶ１　，Ｖ２　，Ｖ３　，Ｖ４　が入力
され、三角波電圧との比較が行われる。

【００２７】Ｖｎ　＝ＶＣＣ−２ＶＢＥ＋（Ｒ１＋Ｒ２
）・　Ｉ３＋ΔＶ＋（２ｎ−１）・｛（Ｒ１＋Ｒ２）・
　Ｉ３−２ΔＶ｝　／８レベルコンパレータ５５〜５８
の出力パルス信号Ｃ１　，Ｃ２　，Ｃ３　，Ｃ４　は、
位相計測データ記憶回路５９に入力される。この位相計
測データ記憶回路５９には、ＶＣＯ５１からの矩形波信
号Ｑ（Ｃ０　）も入力されており、これらの入力信号は
、入力端子Ｋに入力される外部トリガ信号によつてラツ
チされる。

【００２８】ここで、Ｑ出力をラツチしたデータをＤ０
　、出力パルス信号Ｃ１　〜Ｃ４　の出力をラツチした
データをそれぞれＤ１　〜Ｄ４　とする。すると、位相
計測データ記憶回路５９では、三角波信号に対する外部
トリガ信号の位相範囲Ｚ１　〜Ｚ８　（図９参照）に応
じて、図１０に示すようなラツチ出力データ（位相デー
タ）が得られ、この位相データはセツトコントロール回
路６０ならびにリセツトコントロール回路６１に入力さ
れる。

【００２９】セツトコントロール回路６０とリセツトコ
ントロール回路６１とは、位相データＤ１　〜Ｄ４　、
レベルコンパレータの出力パルス信号Ｃ１　〜Ｃ４　及
びＱ信号（Ｄ０　，Ｃ０　）をもとに、それぞれＲＳフ
リツプフロツプ６２のセツト端子への入力信号、リセツ
ト端子への入力信号を生成する。ＲＳフリツプフロツプ
６２の出力信号が所望の同期クロツク信号となる。

【００３０】図８は、セツトコントロール回路６０，リ
セツトコントロール回路６１，ＲＳフリツプフロツプ６
２，クリアコントロール回路６３の構成を示す回路図で
ある。以下、図８にしたがつて、これらの回路の動作に
ついて説明する。

【００３１】図中、ＥＸＮＯＲ６０ａ〜６０ｄ及び５入
力ＡＮＤ６０ｅから構成される回路が図５中のセツトコ
ントロール回路６０に、ＥＸＮＯＲ６１ａ〜６１ｄ及び
５入力ＡＮＤ６１ｅから構成される回路がリセツトコン
トロール回路６１に、Ｄ・Ｆ／Ｆ６３ａ及び６３ｂから
構成される回路がクリアコントロール回路６３に対応す
る。 ＯＲ６４ａ，ＮＯＲ６４ｈ，ＮＡＮＤ６４ｂ〜６４ｅ，
４入力ＡＮＤ６４ｆ，４入力ＮＯＲ６４ｇから構成され
る回路は極性コントロール回路６４であり、図５には図
示していない。

【００３２】ここで、位相データＤ０　〜Ｄ４　と出力
パルス信号Ｃ０　〜Ｃ４　（Ｃ０　はＱ信号）とが一致
した時にフリツプフロツプ６２をセツトし、出力パルス
信号Ｃ０　〜Ｃ４が図１０に示したようなリセツトタイ
ミングとなつた時にフリツプフロツプ６２をリセツトす
ることにすれば、デユーテイ５０％の同期方形波クロツ
クを得ることができる。この際のリセツトデータは、図
１０からもわかるように位相データＤ０　〜Ｄ４　をイ
ンバートした値となつている（このようなこの関係は位
相データ数及びレベルコンパレータ数に関係なく成り立
つ）。

【００３３】すなわち、図８中のセツトコントロール回
路６０ならびに極性コントロール回路６４は、出力パル
ス信号Ｃ０　〜Ｃ４　と位相データＤ０　〜Ｄ４　とが
一致した時にハイレベルをフリツプフロツプ６２のセツ
ト端子に出力する回路構成である。また、リセツトコン
トロール回路６１ならびに極性コントロール回路６４は
、出力パルス信号Ｃ０　〜Ｃ４　と位相データＤ０　〜
Ｄ４　とが相互に反転した関係である時にハイレベルを
フリツプフロツプ６２のリセツト端子出力する回路構成
である。また、極性コントロール回路６４中のゲート６
４ｆ〜６４ｈから成る回路は、外部トリガ信号が位相範
囲Ｚ１　あるいはＺ５　の時点で入力された際に、不定
データであるクロツク信号Ｃ０　と位相データＤ０　と
を考慮しないためのものである。

【００３４】以上のような構成によれば、図９の（４）
　〜（１１）に示すような同期クロツク出力波形が得ら
れる。図９の（４）　〜（１１）は、外部トリガ信号が
それぞれ位相範囲Ｚ１〜Ｚ８　の時点で入力されたとき
の出力同期クロツク信号を示したものである。

【００３５】ところで、図８中のクリアコントロール回
路６３内のＤ・Ｆ／Ｆ６３ａのＱ出力は、外部トリガ信
号が入力されると直ちにハイレベルとなり、ＲＳＦ／Ｆ
　６２をクリアする。クリアが解除されるのは外部トリ
ガ信号が入力されてから最初のリセツトパルス（５入力
ＡＮＤ６１ｅの出力）が出力される時である。したがつ
て、外部トリガ信号の入力時からリセツトパルスが出力
されるまで、出力同期クロツクは強制的にローレベルに
なる。このようなクリアコントロール回路を設けること
で、図９の（４）　〜（１１）において斜線で示した以
前の同期クロツク信号との識別を容易に行うことが可能
となる。

【００３６】尚、上記実施例では、基準クロツクを三角
波信号に変換する例について説明したが、のこぎり波に
変換することも可能である。また、上記実施例では、基
準クロツクの周波数を周波数検出回路によつて検出する
例を示したが、あらかじめ水晶発振器の周波数ｆが数種
類に限定される場合には、それらの周波数に対応するア
ナログ電圧をあらかじめ生成しておき、スイツチを用い
てそれらの電圧を選択して三角波発生器に伝送すること
も可能である。また、上記実施例は、位相同期発生器を
ハード的に構成する例について示したが、本実施例をプ
ログラムを用いてソフト的に構成することも可能である
。

【００３７】

【発明の効果】本発明により、基準クロツクの周波数が
変動しても安定にかつ精度良く位相同期を行える位相同
期発生器を提供できる。

【図面の簡単な説明】

【図１】第１の実施例の位相同期信号発生回路の概略構
成を示すブロツク図である。

【図２】第１の実施例の周波数検出回路の構成を示す回
路図である。

【図３】第１の実施例の三角波発生回路の構成を示す回
路図である。

【図４】第１の実施例の動作を示すタイミングチヤート
である。

【図５】第２の実施例の位相同期信号発生回路の構成を
示す回路図である。

【図６】第２の実施例のＶＣＯ回路の構成を示す回路図
である。

【図７】第２の実施例の位相比較器の構成を示す回路図
である。

【図８】第２の実施例のセツトコントロール回路，リセ
ツトコントロール回路，ＲＳフリツプフロツプ，クリア
コントロール回路の構成を示す回路図である。

【図９】第２の実施例の動作を示すタイミングチヤート
である。

【図１０】第２の実施例における位相データと出力リセ
ツトタイミングとの関係を示す図である。

【図１１】従来例の位相同期発生器の概略構成を示すブ
ロツク図である。

【図１２】従来例の動作を示す説明図である。

【符号の説明】

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　外部トリガ信号に位相同期したクロツ
   ク信号を発生する位相同期信号発生回路であつて、基準
   クロツクの周波数を検出する周波数検出手段と、前記検
   出された周波数に基づいて位相計測用信号を生成する信
   号生成手段と、前記生成された位相計測用信号に基づい
   て、発生されるクロツク信号の位相を制御する位相制御
   手段とを具備することを特徴とする位相同期信号発生回
   路。
2. 【請求項２】　　前記信号生成手段は前記検出された周
   波数に応じた波形スロープの位相計測用信号を生成する
   ことを特徴とする請求項１記載の位相同期信号発生回路
   。
3. 【請求項３】　　前記位相計測用信号は三角波信号ある
   いはのこぎり波信号であることを特徴とする請求項１又
   は２記載の位相同期信号発生回路。