JPH04299067A - 共振型スイッチング電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は絶縁トランスとコンデン
サの直列共振を利用するスイッチング電源回路に関し、
詳細には、広範囲の入力電圧で低損失で動作するスイッ
チング電源回路に関する。

【０００２】

【従来の技術】図９を参照して従来のスイッチング電源
回路を説明する。スイッチング電源回路の主回路はその
出力ＤＣＯＵＴを入力電源ＤＣＩＮから絶縁するトラン
ス　（７２）、このトランス（７２）の一次コイルＬ１
の電流をスイッチング制御するスイッチング素子ＳＷ、
このスイッチング素子ＳＷを所定タイミングで駆動する
制御回路（６０）から構成され、大電流スイッチングお
よび高電圧スイッチングに基づくノイズの防止、あるい
はこのノイズによるスイッチング素子ＳＷ等の破壊防止
のために、抵抗Ｒ２２、コンデンサＣ２２、ダイオード
Ｄ２２からなるスナバ回路、抵抗Ｒ２１、コンデンサＣ
２１からなるスナバ回路、抵抗Ｒ２３、コンデンサＣ２
４からなるスナバ回路および急峻な立ち上がり、立ち下
がりを抑え、ノイズの発生を抑制する目的でビーズコア
（８０）等のインダクタンスが回路の所定箇所に付加さ
れている。

【０００３】スイッチング素子ＳＷにはパワーＭＯＳＦ
ＥＴ、あるいはバイポーラトランジスタが使用され、バ
イポーラトランジスタが使用される場合には、そのオン
抵抗を低くするために、トランス駆動によって充分な大
きさのベース電流が供給される。また、パワーＭＯＳＦ
ＥＴが使用される場合には、図示するように、パワーＭ
ＯＳＦＥＴの被制御電極に並列にフライホィールダイオ
ードＤ２３が内蔵される。

【０００４】集積回路として提供されることが多い制御
回路（６０）はパルスジェネレータ（６２）、アンドゲ
ート（６４）、フリップフロップ（６６）、バッファ（
６８）、比較器（７０）を備える。パルスジェネレータ
（６２）は端子ＴＰＩＮと接地間に接続されるコンデン
サと内蔵抵抗とのＣＲ時定数で決められる一定の周波数
で動作し、あるいは外部よりトリガパルスを供給する場
合にはトリガパルスに同期した周波数で動作する。

【０００５】次に、このスイッチング電源回路の動作を
説明する。制御回路（６０）は抵抗Ｒ２０を介して端子
ＶＣＣに供給される入力電源ＤＣＩＮにより起動し、起
動後はダイオードＤ２０およびコンデンサＣ２０により
整流、平滑されるトランス（７２）の三次コイルＬ３出
力により動作する。

【０００６】今、比較器（７０）の出力がハイレベルで
あれば、フリップフロップ（６６）はパルスジェネレー
タ（６２）出力の立ち上がりでアンドゲート（６４）に
よりセットされ、パルスジェネレータ（６２）出力の立
ち下がりでリセットされる。スイッチング素子ＳＷはこ
のフリップフロップ（６６）のセット出力Ｑに基づいて
バッファ（６８）により駆動される。そして、トランス
（７２）の一次回路電流はこのスイッチング素子ＳＷの
スイッチング動作に基づいて所定の時定数で変化して、
トランス（７２）の二次コイルＬ２および三次コイルＬ
３に電圧を誘起する。従って、このスイッチング電源回
路の出力電圧ＤＣＯＵＴはパルスジェネレータ（６２）
の出力デューティにより決定される。

【０００７】また、トランス（７２）の一次回路電流は
電流検出抵抗ＲＳＥＮにより検出され、比較器（７０）
の反転入力端子に入力されている。そこで、入力電源Ｄ
ＣＩＮの電圧が低くなるか、出力ＤＣＯＵＴの電流が増
加するかして、電流検出抵抗ＲＳＥＮにより検出される
一次回路電流が設定値ＶＳ以上になると、比較器（７０
）がアンドゲート（６４）にローレベルを出力し、この
アンドゲート（６４）によりパルスジェネレータ（６２
）からフリップフロップ（６６）に入力されるセット信
号が遮断される。この結果、一次回路電流の過電流制御
が行われる。

【０００８】

【発明が解決しようとする課題】従来のスイッチング電
源回路はスイッチング特性あるいは周波数特性の良好な
ダイオード、抵抗、コンデンサにより構成されるスナバ
回路およびビーズコアを複数必要とするためスイッチン
グ電源回路に対する小型化の要求、低価格化の要求に応
えることができない欠点を有している。そして、このス
ナバ回路およびビーズコアの付加によりスイッチング電
源回路の動作周波数が制限されるばかりか、スナバ回路
において電力消費されスイッチング電源回路の変換効率
が低下する欠点を有している。即ち、スイッチング電源
回路から発生するノイズを低減させようとする場合には
変換効率が低下し、またスイッチング電源回路の変換効
率を向上させようとする場合にはノイズ発生が大きくな
る問題を有する。このため、ノイズの低減と高い変換効
率という相反する技術的事項を解決したスイッチング電
源回路を実現できなかった。

【０００９】また、大電流、高電圧をスイッチングする
ため、有限の傾斜でオン・オフするスイッチング素子内
部で消費される電力が大きく、スイッチング電源回路の
変換効率が低下する欠点を有している。特に、スイッチ
ング素子としてオン抵抗が低いＩＧＢＴを使用する場合
には、逆バイアス時に残留少数キャリアに基づく電流が
流れ、スイッチング素子内部で消費される電力が大きく
なる欠点を有する。

【００１０】さらには、スイッチング素子としてＩＧＢ
Ｔを使用する場合には、高速動作によってスイッチング
損失が大きく増加するため、スイッチング電源回路の小
型化が困難である欠点を有する。同様な理由により、パ
ルスジェネレータの出力周波数およびデューティを大き
く変化させて定電圧制御を行うことが困難であるため、
スイッチング電源回路の入出力電圧比を大きく変化させ
ることができない欠点を有する。

【００１１】

【問題点を解決するための手段】本発明は斯る問題点に
鑑みてなされ、その出力を入力電源から絶縁するトラン
スと、このトランスの一次コイル電流を制御するスイッ
チング素子と、このスイッチング素子を所定タイミング
で駆動する制御回路と、前記スイッチング素子の被制御
電極間に接続した共振コンデンサからなり、絶縁トラン
スとコンデンサの直列共振による共振コンデンサの振動
電圧を検出し、この共振コンデンサの電圧が所定値とな
るタイミングから、入出力電圧比で定まる所定時間の後
に制御回路をトリガしてスイッチング素子をオンさせる
よう構成することによって、前記した従来のスイッチン
グ電源回路が有する問題を全て解決するものである。

【００１２】

【作用】共振コンデンサの振動電圧を検出し、この共振
コンデンサの電圧が所定値となる所定のタイミングでス
イッチング素子をオンさせるため、（スイッチング素子
が駆動する電圧レベルを任意の低い値とすることができ
）スイッチング素子内部で消費される電力が低下する。 また、これにより、スイッチングノイズのレベルが低下
するためスナバ回路およびビーズコアが不要となる。

【００１３】さらに、共振コンデンサの充電電荷レベル
の極小点でスイッチング素子がオンするため、共振コン
デンサの充電エネルギーが有効に二次側に伝達され、ス
イッチング素子内部で消費される充電エネルギーが低下
する。さらにまた、スイッチング素子をオンさせるタイ
ミングを入出力電圧比に応じて変更するため、広範囲の
入力電圧に対して、大幅な設計変更をすることなく、ス
イッチング損失が最小となる最適タイミングでスイッチ
ング素子を動作させることができる。

【００１４】

【実施例】図１乃至図５を参照して本発明の共振型スイ
ッチング電源回路（以下、単にスイッチング電源回路と
称する）を説明する。図１を参照すると、本発明のスイ
ッチング電源回路はその出力ＤＣＯＵＴを入力電源ＤＣ
ＩＮから絶縁するトランス（５０）、パワーＭＯＳＦＥ
ＴあるいはＩＧＢＴ等が使用されるスイッチング素子Ｓ
Ｗ、スイッチング素子ＳＷの被制御電極間に接続される
共振コンデンサＣＲＥＳ、スイッチング素子ＳＷを所定
タイミングで駆動する制御回路（２０）、出力電圧検出
回路（５２）、共振コンデンサＣＲＥＳの残留電圧を検
出する電圧検出回路（トランジスタＱ０、抵抗Ｒ９、ダ
イオードＤ２）等から構成される。なお、スイッチング
素子ＳＷの被制御電極間にスナバ回路としてのコンデン
サを並列接続したスイッチング電源回路が知られている
が本発明のスイッチング電源回路の動作はその種のもの
とは明らかに相違するものである。

【００１５】制御回路（２０）は図２にブロック図が示
されているように、端子ＶＣＣの電源電圧の立ち上がり
を検出する比較器（２２）、この比較器（２２）の出力
に基づいてそれぞれ５Ｖの基準電圧ＶＲＥＦ、ＶＳを出
力する基準電圧回路（３４）、３入力オアゲート（２４
）、端子ＣＴに接続されるコンデンサＣ３と抵抗Ｒ４（
図１参照）により設定される周波数であって、幅の狭い
パルスを出力するクロックジェネレータ（２６）、フリ
ップフロップ（２８）、差動増幅器（３０）、比較器（
３２）、プッシュプル接続されるトランジスタＱ１、Ｑ
２から構成される。

【００１６】本実施例ではトランス（５０）の二次側の
出力回路に出力電圧検出回路（５２）を備え、ホトカプ
ラＰＣを介するこの出力により、スイッチング素子ＳＷ
がＯＦＦするタイミングが決められ、電圧検出回路（ト
ランジスタＱ０、抵抗Ｒ９、ダイオードＤ２）によって
、スイッチング素子ＳＷのＯＮするタイミング（ＶＤＳ
の極小点）が決められ、それぞれ独立に制御回路（２０
）が制御される。 この結果、本発明のスイッチング電源回路は入出力条件
並びにトランス（５０）とコンデンサＣＲＥＳの共振条
件に従った周波数でオン・オフ動作する。

【００１７】図１および図２を参照して実施例の基本的
なスイッチング動作をまず説明する。制御回路（２０）
は抵抗Ｒ１を介して端子ＶＣＣに供給される入力電源Ｄ
ＣＩＮにより起動する。この端子ＶＣＣの電圧が遷移す
る不安定動作期間では、端子ＶＣＣの電圧と基準電圧Ｖ
ＳＴとを比較する比較器（２２）およびこの比較出力を
反転入力する３入力オアゲート（２４）により、トラン
ジスタＱ１がオフ、トランジスタＱ２がオンして制御回
路（２０）の出力ＯＵＴがローレベルに保たれている。 従って、このタイミングではスイッチング素子ＳＷはオ
フしている。

【００１８】スイッチング素子ＳＷがオフしていると、
この被制御電極間に並列接続された共振コンデンサＣＲ
ＥＳに所定の時定数で充電が行われた後、トランス（５
０）の一次コイルＬ１と共振コンデンサＣＲＥＳによっ
て形成される直列共振回路により回路電流が正弦的に振
動する。そこで、電圧検出回路（トランジスタＱ０、抵
抗Ｒ９、ダイオードＤ２）によりこの振動電圧の極小点
を検出し、そのタイミングで端子ＣＴよりクロックジェ
ネレータ（２６）がトリガされる。

【００１９】クロックジェネレータ（２６）がトリガさ
れると、その幅の狭いパルスによりフリップフロップ（
２８）がセットされ、その反転出力がローレベルになる
。続いて、クロックジェネレータ（２６）出力がローレ
ベルになると、３入力オアゲート（２４）出力によりト
ランジスタＱ１がオン、トランジスタＱ２がオフして（
図２参照）、スイッチング素子ＳＷがオンする。

【００２０】スイッチング素子ＳＷがオンすると、トラ
ンス（５０）の一次コイルＬ１に所定の時定数で立ち上
がる電流が流れ、二次コイルＬ２および三次コイルＬ３
に電圧が誘起される。この一次コイルＬ１の電流は二次
コイルＬ２の負荷に応じた時間の後急激に減少して所定
電流となる。

【００２１】本発明のスイッチング電源回路では、オフ
時のスイッチング素子ＳＷの被制御電極間電圧ＶＤＳは
ＶＤＳ＝ＤＣＩＮ＋（Ｌ１／Ｌ２）・ＤＣＯＵＴ・Ｃｏ
ｓωｔ（ω＝１／（ＬＰ・ＣＲＥＳ）−１／２：但しＬ
Ｐは一次コイルＬ１のインダクタンス）で表され、スイ
ッチング素子ＳＷの被制御電極間電圧ＶＤＳの立ち下が
りの期間のみが一定となる。そして、スイッチング素子
ＳＷのオン・オフのタイミングおよびオン・オフ期間は
不定となる。また、本発明のスイッチング電源回路は出
力電圧検出回路（５２）、ホトカプラＰＣを介するフィ
ードバック系により定電圧制御され、電流検出抵抗ＲＳ
ＥＮによりトランス（５０）の一次コイルＬ１電流をＩ
ＳＥＮとして検出し、比較器（３２）において基準電圧
ＶＳと比較する。そこで、ＩＳＥＮが基準電圧ＶＳより
大きくなるタイミングでフリップフロップ（２８）がリ
セットされ、スイッチング素子ＳＷがオフして過電流制
御が行われる。

【００２２】図３および図４を参照して本発明をさらに
詳細に説明する。なお、図３、図４はそれぞれ従来のス
イッチング電源回路と本発明のスイッチング電源回路の
スイッチング素子ＳＷの被制御電極間電圧ＶＤＳおよび
電流ＩＤＳの波形を模式的に示している。これら波形を
参照する上で、スイッチング素子ＳＷの被制御電極間電
圧ＶＤＳと電流ＩＤＳの位相がずれ、スイッチング素子
ＳＷの電圧・電流積が小さくなる点に注意が必要である
。

【００２３】スイッチング素子ＳＷを随時、強制的にオ
ン・オフさせて、高インダクタンス回路の電流を制御す
る従来のスイッチング電源回路では、図３に示されるよ
うに、特にスイッチング素子ＳＷのターンオン時（ＶＤ
Ｓの立ち下がり時）に高レベルのノイズが発生すること
が理解される。また、スイッチング素子ＳＷが有限の速
度で動作するため、ＶＤＳの立ち上がり、立ち下がりの
タイミングにおいて、被制御電極間電圧ＶＤＳと電流Ｉ
ＤＳの積で表されるスイッチング素子ＳＷの内部損失が
大きくなることも理解される。これに対して、トランス
（５０）の一次コイルＬ１と共振コンデンサＣＲＥＳに
よって直列共振回路を形成する本発明では、比較的大容
量の共振コンデンサＣＲＥＳが回路に直列に接続されて
いるため、スイッチング素子ＳＷのオフ時に高インダク
タンス回路が開路されることがなく、図４に示されるよ
うに、ノイズが抑制される。また、ＶＤＳが立ち下がっ
てからスイッチング素子ＳＷがターンオンされるため、
ターンオン時のノイズ発生も極めて少ない。同様に、ス
イッチング素子ＳＷのターンオン時の内部損失が無視し
得るため、ターンオン時のスイッチング損失が大きく、
スイッチング電源回路への適用が困難であったＩＧＢＴ
をスイッチング素子ＳＷとして使用することができる。

【００２４】ここで、図５および図６を参照してＩＧＢ
Ｔを簡単に説明する。ＩＧＢＴは図５に示すように、Ｎ
−ベース領域に形成したＰ＋領域を除いて、周知のパワ
ーＭＯＳＦＥＴと類似の断面構造を備える。Ｐ＋領域を
備えないパワーＭＯＳＦＥＴのＮ−ベース領域がオン時
に抵抗体として作用するに対して、ＩＧＢＴではＰベー
ス領域、Ｎ−ベース領域、Ｐ＋領域によりＰＮＰトラン
ジスタが形成されるため（図６参照）、オン時のＮ−ベ
ース領域の抵抗は無視できる程に小さくなる。この反面
、ＰＮＰトランジスタが形成されるため、オフ直後にＮ
−ベース領域の残留少数キャリアに基づく電流ＩＭ（図
３、図４参照）が流れる欠点を有している。

【００２５】しかしながら、本発明によれば、スイッチ
ング素子ＳＷのスイッチングが電流・電圧積が発生しな
いタイミングで行われるため、残留少数キャリアに基づ
く電流ＩＭに基づく内部損失は低いオン抵抗により相殺
される。また、構造上、フライホィールダイオードを内
蔵しないため、フライホィールダイオードＤ４をスイッ
チング素子ＳＷの高圧側被制御電極と接地間に接続する
ことができる。この結果、フライホィールダイオードＤ
４を流れる電流が電流検出抵抗ＲＳＥＮによって電力消
費されることがなくなる。

【００２６】本発明の電圧検出回路（トランジスタＱ０
、抵抗Ｒ９、ダイオードＤ２）には、前記した振動する
被制御電極間電圧ＶＤＳの極小点、望ましくは最初の振
動の極小点を検出し、このタイミングでスイッチング素
子ＳＷをオンさせる機能を有する任意の回路を使用する
ことができ、この電圧検出回路によって、共振コンデン
サＣＲＥＳからトランス（５０）の二次コイルＬ２へエ
ネルギー伝達が完了したタイミングが検出される。

【００２７】このタイミングによってスイッチング素子
ＳＷをオンさせるときには、共振コンデンサＣＲＥＳに
充電されたエネルギーがスイッチング素子ＳＷ内部で消
費されることが少なく、またＶＤＳの立ち上がり、立ち
下がりのタイミングにおいて、被制御電極間電圧ＶＤＳ
と電流ＩＤＳの積で表されるスイッチング素子ＳＷの内
部損失が抑制される。

【００２８】実施例は電圧検出回路としてエミッタを制
御回路（２０）の電源端子ＶＣＣに接続したトランジス
タＱ０、このトランジスタＱ０のベースとスイッチング
素子ＳＷの被制御電極に接続した抵抗Ｒ９、高耐圧のス
イッチングダイオードＤ２からなる具体回路を例示して
いる。 次に、この電圧検出回路の検出レベルとトランス（５０
）のコイルの巻数比および入力電圧ＤＣＩＮ相互の関係
を図７、図８を参照して説明する。

【００２９】被制御電極間電圧ＶＤＳは図７に示される
ように振動し、最初の振動の極値ＶＲが極小値となる。 図８に示すように、この極値ＶＲが主としてトランス（
５０）の二次コイルと一次コイルの巻数比Ｒ＝Ｌ２／Ｌ
１および入力電圧ＤＣＩＮに支配されることが本件発明
者等の研究によって知られた。

【００３０】図８は、例えば、ＣＴＶやＣＲＴディスプ
レイ等に使用される出力電圧が１２０〜１３０Ｖ程度の
電源回路におけるコイルの巻数比Ｒ＝Ｌ２／Ｌ１を示す
特性図であり、そのグラフ　　は巻数比Ｒ＝Ｌ２／Ｌ１
＝１．０のときの被制御電極間電圧ＶＤＳ、即ち共振コ
ンデンサＣＲＥＳの残留電圧ＶＲを示し、グラフ　　は
巻数比Ｒ＝Ｌ２／Ｌ１＝０．７５のときの共振コンデン
サＣＲＥＳの残留電圧ＶＲを示している。同図より、ス
イッチング素子ＳＷで消費される電力を低下させるには
トランス（５０）の巻数比Ｒを小さくして共振コンデン
サＣＲＥＳの残留電圧ＶＲを低くするのが好ましいこと
が容易に理解される。

【００３１】さらに、同図は１００Ｖの入力電圧ＤＣＩ
Ｎで最適設計された実施例の残留電圧ＶＲが約５Ｖであ
り、１３５Ｖの入力電圧ＤＣＩＮの場合のそれが約５０
Ｖであることを示している。本実施例は電圧検出回路（
トランジスタＱ０、抵抗Ｒ９、ダイオードＤ２）によっ
て共振コンデンサＣＲＥＳの残留電圧ＶＲと一定電圧と
を比較してスイッチング素子ＳＷをターンオンするタイ
ミングを決定するため、本実施例を広範囲の入力電圧Ｄ
ＣＩＮに共用する場合には、入力電圧ＤＣＩＮに応じて
、電圧検出回路（トランジスタＱ０、抵抗Ｒ９、ダイオ
ードＤ２）の出力は抵抗Ｒ１０、コンデンサＣ３、Ｃ４
から構成される遅延回路で遅延した後、制御回路（２０
）のＣＴ端子に入力される。そして、これにより、本発
明のスイッチング電源回路は大幅な設計変更することな
く広範囲の入力電圧ＤＣＩＮに共用することができる。 なお、入力電圧ＤＣＩＮが変更される場合であっても、
通常、出力電圧ＤＣＯＵＴと負荷電流は一定であるため
、出力電圧検出回路（５２）、ホトカプラＰＣから構成
されるフィードバック系、その他の回路は変更の必要が
ない。

【００３２】かかる本発明によれば、共振コンデンサの
振動電圧を検出し、この共振コンデンサの電圧が所定値
となるタイミングでスイッチング素子をオンさせるため
、（スイッチング素子が駆動する電圧レベルを任意の低
い値とすることができ）スイッチング素子内部で消費さ
れる電力が低下する。また、これにより、スイッチング
ノイズのレベルが低下するためスナバ回路およびビーズ
コアが不要となる。

【００３３】さらには、広範囲の入力電圧に対して、常
に、共振コンデンサの充電電荷レベルの極小点でスイッ
チング素子がオンするため、共振コンデンサの充電エネ
ルギーが有効に二次側に伝達され、スイッチング素子内
部で消費される充電エネルギーが低下する利点を有する
。さらにまた、スイッチング素子ＳＷへの印加電圧は上
昇するものの、２次側高速ダイオードＤ３の電圧は減少
するため、耐圧の小さいよりスイッチングスピードの速
いＶＦの小さい高性能のダイオ−ドが使用できる。なお
、本発明の実施に際しては、集積回路基板上に、例えば
、図１に示すごとく、ブロック（１０）を集積化して実
現される。

【００３４】

【発明の効果】以上述べたように本発明によれば、（１
）　スイッチング素子のオン・オフが電圧レベル、電流
レベルが低いタイミングで行われるため、スイッチング
ノイズのレベルが低下する。このため、スナバ回路やビ
ーズコアが不要となり、スイッチング電源回路の小型化
、低価格化が達成される。 （２）　共振コンデンサの充電電荷レベルの極小点でス
イッチング素子がオンするため、共振コンデンサの充電
エネルギーが有効に二次側に伝達され、スイッチング素
子内部で消費される充電エネルギーが低下する。 （３）　スイッチング素子のオン・オフが電圧レベル、
電流レベルが低いタイミングで行われ、且つ互いに時間
的位相関係がずれているため、電圧・電流積であらわさ
れるスイッチング素子内部損失が低下する。 （４）　単に遅延回路の定数を変更するのみで、広範囲
の入力電圧に対応することができる。

【００３５】

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図。

【図２】実施例で使用される制御回路のブロック図。

【図３】従来例のスイッチング素子の電圧・電流波形図
。

【図４】実施例のスイッチング素子の電圧・電流波形図
。

【図５】本発明に好適なＩＧＢＴの断面図。

【図６】ＩＧＢＴの等価回路図。

【図７】共振コンデンサの残留電圧を説明する図。

【図８】共振コンデンサの残留電圧と絶縁トランスの巻
数比の関係を説明する図。

【図９】従来例のブロック図。

【符号の説明】

２０　　制御回路 ５０　　絶縁トランス ５２　　出力電圧検出回路

Claims (6)

【特許請求の範囲】
1. 【請求項１】　　絶縁トランスと、この絶縁トランスの
   一次コイル電流を制御するスイッチング素子と、このス
   イッチング素子を所定タイミングで駆動する制御回路と
   、前記スイッチング素子の被制御電極間に接続した共振
   コンデンサと、この共振コンデンサの電圧が所定値とな
   るタイミングを検出する電圧検出回路と、この電圧検出
   回路の出力信号を遅延し、前記制御回路をトリガしてス
   イッチング素子をオンさせる遅延回路とから構成され、
   前記遅延回路の遅延量を入力電圧に応じて変更すること
   を特徴とする共振型スイッチング電源回路。
2. 【請求項２】　　前記電圧検出回路により共振コンデン
   サの振動電圧の最初の極小点を検出したことを特徴とす
   る請求項１記載の共振型スイッチング電源回路。
3. 【請求項３】　　二次側の出力回路に出力電圧検出回路
   を備え、この出力により、前記電圧検出回路出力と独立
   に前記制御回路を制御したことを特徴とする請求項１記
   載の共振型スイッチング電源回路。
4. 【請求項４】　　前記スイッチング素子としてパワーＭ
   ＯＳＦＥＴを使用したことを特徴とする請求項１記載の
   共振型スイッチング電源回路。
5. 【請求項５】　　前記スイッチング素子としてＩＧＢＴ
   を使用したことを特徴とする請求項１記載の共振型スイ
   ッチング電源回路。
6. 【請求項６】　　前記スイッチング素子の高圧側被制御
   電極と接地間にダイオードを接続したことを特徴とする
   請求項５記載の共振型スイッチング電源回路。