JP2002247850A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP2002247850A JP2002247850A JP2001081660A JP2001081660A JP2002247850A JP 2002247850 A JP2002247850 A JP 2002247850A JP 2001081660 A JP2001081660 A JP 2001081660A JP 2001081660 A JP2001081660 A JP 2001081660A JP 2002247850 A JP2002247850 A JP 2002247850A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- winding
- voltage
- circuit
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】従来、定格負荷状態に比べ軽負荷状態では出力
フィードバック回路１８によりＦＢ端子１４ｄの電圧が
低く抑えられる為、メインスイッチ１５のオン時間、オ
フ時間共に短くなり発振周期が短く、発振周波数が高く
なるもので、この為、全体の周期に対し、スイッチング
ロスの発生するところのターンオン時間及びターンオフ
時間の割合が大きくなり、効率が著しく低下し、待機電
力の省電力化は困難である。 【解決手段】本発明は、臨界モード制御回路１４のＺＣ
Ｄ端子１４ａとＧＮＤ端子１４ｂとの間に第１コンデン
サ５１とスイッチ５２を介装すると共に、スイッチ５２
を切り替える軽負荷モード切替回路５３を備え、軽負荷
モード切替回路５３にはＶＣＣ端子１４ｃの電圧を検出
するＶＣＣ電圧検出回路５４とＦＢ端子１４ｄの電圧を
検出するＦＢ端子電圧検出回路５５とを備えた。
フィードバック回路１８によりＦＢ端子１４ｄの電圧が
低く抑えられる為、メインスイッチ１５のオン時間、オ
フ時間共に短くなり発振周期が短く、発振周波数が高く
なるもので、この為、全体の周期に対し、スイッチング
ロスの発生するところのターンオン時間及びターンオフ
時間の割合が大きくなり、効率が著しく低下し、待機電
力の省電力化は困難である。 【解決手段】本発明は、臨界モード制御回路１４のＺＣ
Ｄ端子１４ａとＧＮＤ端子１４ｂとの間に第１コンデン
サ５１とスイッチ５２を介装すると共に、スイッチ５２
を切り替える軽負荷モード切替回路５３を備え、軽負荷
モード切替回路５３にはＶＣＣ端子１４ｃの電圧を検出
するＶＣＣ電圧検出回路５４とＦＢ端子１４ｄの電圧を
検出するＦＢ端子電圧検出回路５５とを備えた。
Description
【０００１】
【発明の属する技術分野】本発明はスイッチング電源装
置に関するものであり、更に、詳細には、待機時等の軽
負荷時の省電力化を図ったスイッチング電源装置に関す
るものである。
置に関するものであり、更に、詳細には、待機時等の軽
負荷時の省電力化を図ったスイッチング電源装置に関す
るものである。
【０００２】
【従来技術】従来、一般に汎用されているスイッチング
電源装置は、図３に図示する如く、入力電源１１と負荷
１２との間に入力電源１１と接続されたＰ巻線１３ａと
該Ｐ巻線１３ａと逆極性に巻かれたＢ巻線１３ｂと負荷
に接続されたＳ巻線１３ｃとから成るトランス１３を介
装し、少なくとも臨界モード制御回路１４と、前記Ｐ巻
線１３ａと臨界モード制御回路１４との間に介装された
メインスイッチ１５と、メインスイッチ１５に接続され
た第１抵抗１６と、前記Ｂ巻線１３ｂと臨界モード制御
回路１４との間に介装された第２抵抗１７と、前記Ｓ巻
線１３ｂと臨界モード制御回路１４との間に介装された
出力電圧フィードバック制御回路１８とを備えると共
に、前記臨界モード制御回路１４は電流制限回路１９と
電流センスコンパレータ２０とフィリップフロップ２１
とＮＯＲ回路２２とゼロ電流検出コンパレータ２３と入
力容量コンデンサ２４と基準電圧２５とを備えたもので
ある。
電源装置は、図３に図示する如く、入力電源１１と負荷
１２との間に入力電源１１と接続されたＰ巻線１３ａと
該Ｐ巻線１３ａと逆極性に巻かれたＢ巻線１３ｂと負荷
に接続されたＳ巻線１３ｃとから成るトランス１３を介
装し、少なくとも臨界モード制御回路１４と、前記Ｐ巻
線１３ａと臨界モード制御回路１４との間に介装された
メインスイッチ１５と、メインスイッチ１５に接続され
た第１抵抗１６と、前記Ｂ巻線１３ｂと臨界モード制御
回路１４との間に介装された第２抵抗１７と、前記Ｓ巻
線１３ｂと臨界モード制御回路１４との間に介装された
出力電圧フィードバック制御回路１８とを備えると共
に、前記臨界モード制御回路１４は電流制限回路１９と
電流センスコンパレータ２０とフィリップフロップ２１
とＮＯＲ回路２２とゼロ電流検出コンパレータ２３と入
力容量コンデンサ２４と基準電圧２５とを備えたもので
ある。
【０００３】即ち、入力電源１１は電源から電力を得る
もので、並列させてコンデンサ２６が設けられており、
負荷１２は使用機器に接続されるもので、コンデンサ２
７を並列させて接続させると共に、一方を後述する出力
電圧フィードバック制御回路１８と接続させているもの
である。
もので、並列させてコンデンサ２６が設けられており、
負荷１２は使用機器に接続されるもので、コンデンサ２
７を並列させて接続させると共に、一方を後述する出力
電圧フィードバック制御回路１８と接続させているもの
である。
【０００４】そして、トランス１３はＰ巻線１３ａとＢ
巻線１３ｂとＳ巻線１３ｃとから成るもので、入力電源
１１と負荷１２の間に介装されるものである。
巻線１３ｂとＳ巻線１３ｃとから成るもので、入力電源
１１と負荷１２の間に介装されるものである。
【０００５】次いで、Ｐ巻線１３ａは一方を入力電源１
１と接続されると共に、他方を後述するメインスイッチ
１５に接続させているものである。
１と接続されると共に、他方を後述するメインスイッチ
１５に接続させているものである。
【０００６】更に、Ｂ巻線１３ｂはＰ巻線１３ａと逆極
性に巻かれており、一方は後述する臨界モード制御回路
１４のＶＣＣ端子１４ｃとの間にダイオード２８を介装
すると共に、後述する第２抵抗１７に接続し、更に、一
方と他方との間にコンデンサ２９を並列に接続させると
共に他方は接地させているものである。
性に巻かれており、一方は後述する臨界モード制御回路
１４のＶＣＣ端子１４ｃとの間にダイオード２８を介装
すると共に、後述する第２抵抗１７に接続し、更に、一
方と他方との間にコンデンサ２９を並列に接続させると
共に他方は接地させているものである。
【０００７】次に、前記Ｓ巻線１３ｃはコンデンサ２７
を並列に接続すると共に、ダイオード３０を一方に介装
して負荷１２と接続され、該負荷１２とコンデンサ２７
との間の接続点と後述するする出力電圧フィードバック
制御回路１８と接続されているものである。
を並列に接続すると共に、ダイオード３０を一方に介装
して負荷１２と接続され、該負荷１２とコンデンサ２７
との間の接続点と後述するする出力電圧フィードバック
制御回路１８と接続されているものである。
【０００８】そして、臨界モード制御回路１４はＺＣＤ
端子１４ａとＧＮＤ端子１４ｂとＶＣＣ端子１４ｃとＦ
Ｂ端子１４ｄとＯＵＴ端子１４ｅとＣＳ端子１４ｆとの
夫々の端子を設けているものである。
端子１４ａとＧＮＤ端子１４ｂとＶＣＣ端子１４ｃとＦ
Ｂ端子１４ｄとＯＵＴ端子１４ｅとＣＳ端子１４ｆとの
夫々の端子を設けているものである。
【０００９】更には、メインスイッチ１５は臨界モード
制御回路１４のＯＵＴ端子１４ｅに接続すると共に、一
方を前記Ｐ巻線１３ａと接続し、他方を臨界モード制御
回路１４のＣＳ端子１４ｆと接続すると共に後述する第
１抵抗１６に接続し、メインスイッチ１５と夫々並列さ
せて寄生容量コンデンサ３１とダイオード３２を備えて
いるもので、更に、メインスイッチ１５とＰ巻線１３ａ
との間と第１抵抗１６との間に夫々接続点を設けて並列
させてスナバコンデンサ３３を接続しているものである
が、スナバコンデンサ３３は接続しない場合もある。
制御回路１４のＯＵＴ端子１４ｅに接続すると共に、一
方を前記Ｐ巻線１３ａと接続し、他方を臨界モード制御
回路１４のＣＳ端子１４ｆと接続すると共に後述する第
１抵抗１６に接続し、メインスイッチ１５と夫々並列さ
せて寄生容量コンデンサ３１とダイオード３２を備えて
いるもので、更に、メインスイッチ１５とＰ巻線１３ａ
との間と第１抵抗１６との間に夫々接続点を設けて並列
させてスナバコンデンサ３３を接続しているものである
が、スナバコンデンサ３３は接続しない場合もある。
【００１０】次に、第１抵抗１６は一方を前記メインス
イッチ１５とスナバコンデンサ３３とが接続された他方
に接続点を設けて接続しているもので、他方は接地して
いるものである。
イッチ１５とスナバコンデンサ３３とが接続された他方
に接続点を設けて接続しているもので、他方は接地して
いるものである。
【００１１】更に、第２抵抗１７は前記Ｂ巻線１３ｂと
ダイオード２８との間の接続点と臨界モード制御回路１
４のＺＣＤ端子１４ａとの間に介装させているものであ
る。
ダイオード２８との間の接続点と臨界モード制御回路１
４のＺＣＤ端子１４ａとの間に介装させているものであ
る。
【００１２】次いで、出力電圧フィードバック制御回路
１８は前記負荷１２とコンデンサ２７との間の接続点と
臨界モード制御回路１４のＦＢ端子１４ｄとの間に介装
されているものである。
１８は前記負荷１２とコンデンサ２７との間の接続点と
臨界モード制御回路１４のＦＢ端子１４ｄとの間に介装
されているものである。
【００１３】そして、臨界モード制御回路１４に備えた
電流制限回路１９はＶＣＣ端子１４ｃと接続すると共に
後述する電流センスコンパレータ２０の非反転入力と接
続させており、前記ＶＣＣ端子１４ｃから入力される入
力電源１１の電流を制限し、後述する電流センスコンパ
レータ２０の非反転入力と臨界モード制御回路１４のＦ
Ｂ端子１４ｄに供給するものである。
電流制限回路１９はＶＣＣ端子１４ｃと接続すると共に
後述する電流センスコンパレータ２０の非反転入力と接
続させており、前記ＶＣＣ端子１４ｃから入力される入
力電源１１の電流を制限し、後述する電流センスコンパ
レータ２０の非反転入力と臨界モード制御回路１４のＦ
Ｂ端子１４ｄに供給するものである。
【００１４】次に、電流センスコンパレータ２０は反転
入力を電流制限回路１９に接続すると共にＦＢ端子１４
ｄと接続し、非反転入力はＣＳ端子１４ｆ接続し、出力
は後述するフィリップフロップ２１のセット入力２１Ｓ
に接続しており、前記トランス１３のＰ巻線１３ａに流
れる電流を第１抵抗１６により電圧に変換し、ＣＳ端子
１４ｆより入力した電圧が電流制限回路１９及びＦＢ端
子１４ｄにより設定されたスレシュホールド・レベルに
達するとフィリップフロップ２１にセット信号を出力す
るものである。
入力を電流制限回路１９に接続すると共にＦＢ端子１４
ｄと接続し、非反転入力はＣＳ端子１４ｆ接続し、出力
は後述するフィリップフロップ２１のセット入力２１Ｓ
に接続しており、前記トランス１３のＰ巻線１３ａに流
れる電流を第１抵抗１６により電圧に変換し、ＣＳ端子
１４ｆより入力した電圧が電流制限回路１９及びＦＢ端
子１４ｄにより設定されたスレシュホールド・レベルに
達するとフィリップフロップ２１にセット信号を出力す
るものである。
【００１５】次いで、フィリップフロップ２１はセット
入力２１Ｓと前記電流センスコンパレータ２０の出力と
接続すると共に、リセット入力２１Ｒは後述するＮＯＲ
回路２２の他方の入力と接続すると共に後述するゼロ電
流検出コンパレータ２３の出力と接続し、出力２１Ｑは
ＮＯＲ回路２２の一方の入力に接続しており、発振周波
数とデューティを制御するものである。
入力２１Ｓと前記電流センスコンパレータ２０の出力と
接続すると共に、リセット入力２１Ｒは後述するＮＯＲ
回路２２の他方の入力と接続すると共に後述するゼロ電
流検出コンパレータ２３の出力と接続し、出力２１Ｑは
ＮＯＲ回路２２の一方の入力に接続しており、発振周波
数とデューティを制御するものである。
【００１６】そして、ＮＯＲ回路２２は他方の入力を前
記フィリップフロップ２１のリセット入力２１Ｒとゼロ
電流検出コンパレータ２３の出力との間の接続点に接続
し、一方の入力を前記フィリップフロップ２１の出力２
１Ｑと接続すると共に、出力は前記ＯＵＴ端子１４ｅと
接続しており、デッドタイムを制御するものである。
記フィリップフロップ２１のリセット入力２１Ｒとゼロ
電流検出コンパレータ２３の出力との間の接続点に接続
し、一方の入力を前記フィリップフロップ２１の出力２
１Ｑと接続すると共に、出力は前記ＯＵＴ端子１４ｅと
接続しており、デッドタイムを制御するものである。
【００１７】更に、ゼロ電流検出コンパレータ２３は非
反転入力とＺＤＣ端子１４ａと接続し、該非反転入力と
ＺＤＣ端子１４ａの間に接続点を設けて後述する入力容
量コンデンサ２４を接続させると共に、反転入力は基準
電圧用２５と直列に接続させて前記ＺＤＣ端子１４ａと
入力容量コンデンサ２４との間の接続点と接続させてお
り、更に、出力はフィリップフロップ２１のリセット入
力２１Ｒに接続させており、前記ＺＣＤ端子１３ｄの電
圧が基準電圧２５の電圧より高くなると、フィリップフ
ロップ２１にリセット信号とＮＯＲ回路２２にＨの信号
を出力するものである。
反転入力とＺＤＣ端子１４ａと接続し、該非反転入力と
ＺＤＣ端子１４ａの間に接続点を設けて後述する入力容
量コンデンサ２４を接続させると共に、反転入力は基準
電圧用２５と直列に接続させて前記ＺＤＣ端子１４ａと
入力容量コンデンサ２４との間の接続点と接続させてお
り、更に、出力はフィリップフロップ２１のリセット入
力２１Ｒに接続させており、前記ＺＣＤ端子１３ｄの電
圧が基準電圧２５の電圧より高くなると、フィリップフ
ロップ２１にリセット信号とＮＯＲ回路２２にＨの信号
を出力するものである。
【００１８】そして、入力容量コンデンサ２４は一方を
前記ゼロ電流検出コンパレータ２３は非反転入力とＺＤ
Ｃ端子１４ａとの間に接続点を設けて接続すると共に、
他方は接地と前記ＧＮＤ端子１４ｂに接続させているも
のである。
前記ゼロ電流検出コンパレータ２３は非反転入力とＺＤ
Ｃ端子１４ａとの間に接続点を設けて接続すると共に、
他方は接地と前記ＧＮＤ端子１４ｂに接続させているも
のである。
【００１９】次いで、前記臨界モード制御回路１４のタ
イムチャートについて１〜５の期間にわけて、図４に図
示するものである。
イムチャートについて１〜５の期間にわけて、図４に図
示するものである。
【００２０】先ず、１はメインスイッチ１５がオン期間
で、臨界モード制御回路１４のＶＣＣ端子１４ｃに電源
が投入されると、ＯＵＴ端子１４ｅがＨに切り替わり、
メインスイッチ１５のゲートに電圧を与えることによ
り、メインスイッチ１５はオンしてＰ巻線１３ａに同巻
線のインダクタンスを傾きとした１次関数で増加し続け
る電流が流れるものである。
で、臨界モード制御回路１４のＶＣＣ端子１４ｃに電源
が投入されると、ＯＵＴ端子１４ｅがＨに切り替わり、
メインスイッチ１５のゲートに電圧を与えることによ
り、メインスイッチ１５はオンしてＰ巻線１３ａに同巻
線のインダクタンスを傾きとした１次関数で増加し続け
る電流が流れるものである。
【００２１】そして、２はメインスイッチ１５がターン
オフ期間で、Ｐ巻線１３ａに流れる電流が増加し、この
値を第１抵抗１６により電圧に変換した値すなわちＣＳ
端子１４ｆの電圧が電流制限回路１９及びＦＢ端子１４
ｄにより設定されたスレシュホールド・レベルに達する
と電流センスコンパレータ２０からフィリップフロップ
２１にセット信号が入力され、ＯＵＴ端子１４ｅがＬに
切り替わりメインスイッチ１５はオフするものである。
オフ期間で、Ｐ巻線１３ａに流れる電流が増加し、この
値を第１抵抗１６により電圧に変換した値すなわちＣＳ
端子１４ｆの電圧が電流制限回路１９及びＦＢ端子１４
ｄにより設定されたスレシュホールド・レベルに達する
と電流センスコンパレータ２０からフィリップフロップ
２１にセット信号が入力され、ＯＵＴ端子１４ｅがＬに
切り替わりメインスイッチ１５はオフするものである。
【００２２】次に、３はダイオード３０の導通期間で、
メインスイッチ１５がターンオフすると、Ｓ巻線１３ｃ
にダイオード３０が導通する方向の電圧が発生し、Ｐ巻
線１３ａのターンオフ時に流れていた電流の巻線比（Ｎ
ｐ／Ｎｓ）倍を最大値とし、Ｓ巻線１３ｃのインダクタ
ンスを傾きとした１次関数で減少し続ける電流が流れる
もので、これと同期してＢ巻線１３ｂにダイオード２８
が導通方向の電圧が発生し、第２抵抗１７を通じてＺＣ
Ｄ端子１４ａに電流を供給し、ＺＣＤ端子１４ａをＨレ
ベルに維持し、ゼロ電流検出コンパレータ２３からＮＯ
Ｒ回路２２の入力にＨの信号が入力されＯＵＴ端子１４
ｅがＬに切り替わりメインスイッチ１５はオフを維持す
るもので、又、同時にゼロ電流検出コンパレータ２３か
らフィリップフロップ２１にリセット信号が入力される
ものである。
メインスイッチ１５がターンオフすると、Ｓ巻線１３ｃ
にダイオード３０が導通する方向の電圧が発生し、Ｐ巻
線１３ａのターンオフ時に流れていた電流の巻線比（Ｎ
ｐ／Ｎｓ）倍を最大値とし、Ｓ巻線１３ｃのインダクタ
ンスを傾きとした１次関数で減少し続ける電流が流れる
もので、これと同期してＢ巻線１３ｂにダイオード２８
が導通方向の電圧が発生し、第２抵抗１７を通じてＺＣ
Ｄ端子１４ａに電流を供給し、ＺＣＤ端子１４ａをＨレ
ベルに維持し、ゼロ電流検出コンパレータ２３からＮＯ
Ｒ回路２２の入力にＨの信号が入力されＯＵＴ端子１４
ｅがＬに切り替わりメインスイッチ１５はオフを維持す
るもので、又、同時にゼロ電流検出コンパレータ２３か
らフィリップフロップ２１にリセット信号が入力される
ものである。
【００２３】更に、４は共振期間で、Ｓ巻線１３ｃの電
流が減少し０Ａになるとメインスイッチ１５のＶｄｓの
値（Ｐ巻線１３ａの電圧）はＰ巻線１３ａのインダクタ
ンスＬＰとメインスイッチ１５の寄生容量コンデンサ３
１又はＰ巻線１３ａのインダクタンスＬＰと寄生容量コ
ンデンサ３１＋スナバコンデンサ３３により共振して０
Ａに近づくもので、これと同期してＢ巻線１３ｂの電圧
も減少し、Ｖｄｓの値がＶｉｎ（ＤＣ）の電圧まで下が
った時点と同期してＢ巻線１３ｂの電圧も０Ｖになる
が、ＺＣＤ端子１４ａの電圧はＢ巻線１３ｂの電圧より
第２抵抗１７とＺＣＤ端子１４ａの入力容量コンデンサ
２４の時定数により定められた時間だけ遅れて０Ｖ付近
に定められた下限のしきい値以下となるものである。
流が減少し０Ａになるとメインスイッチ１５のＶｄｓの
値（Ｐ巻線１３ａの電圧）はＰ巻線１３ａのインダクタ
ンスＬＰとメインスイッチ１５の寄生容量コンデンサ３
１又はＰ巻線１３ａのインダクタンスＬＰと寄生容量コ
ンデンサ３１＋スナバコンデンサ３３により共振して０
Ａに近づくもので、これと同期してＢ巻線１３ｂの電圧
も減少し、Ｖｄｓの値がＶｉｎ（ＤＣ）の電圧まで下が
った時点と同期してＢ巻線１３ｂの電圧も０Ｖになる
が、ＺＣＤ端子１４ａの電圧はＢ巻線１３ｂの電圧より
第２抵抗１７とＺＣＤ端子１４ａの入力容量コンデンサ
２４の時定数により定められた時間だけ遅れて０Ｖ付近
に定められた下限のしきい値以下となるものである。
【００２４】次いで、５はメインスイッチ１５のターン
オンで、ＺＣＤ端子１４ａが下限のしきい値以下となる
と、ゼロ電流検出コンパレータ２３からＮＯＲ回路２２
の入力にＬの信号が入力され、ＯＵＴ端子１３ａがＨに
切り替わりメインスイッチ１５はターンオンするもので
ある。
オンで、ＺＣＤ端子１４ａが下限のしきい値以下となる
と、ゼロ電流検出コンパレータ２３からＮＯＲ回路２２
の入力にＬの信号が入力され、ＯＵＴ端子１３ａがＨに
切り替わりメインスイッチ１５はターンオンするもので
ある。
【００２５】前述のように、従来の回路は臨海モード制
御回路１４のＦＢ端子１４ｄの電圧とＰ巻線１３ａのイ
ンダクタンスによりメインスイッチ１５のオン時間が規
制され、Ｐ巻線１３ａのターンオフ時に流れていた電流
の巻線比（Ｎｐ／Ｎｓ）の倍となるＳ巻線１３ｃの最大
電流値、Ｓ巻線１３ｃのインダクタンス及び共振周期＋
第２抵抗１７とＺＣＤ端子１４ａの入力容量コンデンサ
２４のＣＲ時定数による遅延時間により、メインスイッ
チ１５のオフ時間が規制されるもので、通常はメインス
イッチ１５のターンオン時のスイッチングロスを最小と
する為、Ｖｄｓが共振電圧の最小値となるタイミングに
メインスイッチ１５がターンオンするような遅延時間と
なるように、第２抵抗１７とＺＣＤ端子１４ａの入力容
量コンデンサ２４のＣＲ時定数を設定するものである。
御回路１４のＦＢ端子１４ｄの電圧とＰ巻線１３ａのイ
ンダクタンスによりメインスイッチ１５のオン時間が規
制され、Ｐ巻線１３ａのターンオフ時に流れていた電流
の巻線比（Ｎｐ／Ｎｓ）の倍となるＳ巻線１３ｃの最大
電流値、Ｓ巻線１３ｃのインダクタンス及び共振周期＋
第２抵抗１７とＺＣＤ端子１４ａの入力容量コンデンサ
２４のＣＲ時定数による遅延時間により、メインスイッ
チ１５のオフ時間が規制されるもので、通常はメインス
イッチ１５のターンオン時のスイッチングロスを最小と
する為、Ｖｄｓが共振電圧の最小値となるタイミングに
メインスイッチ１５がターンオンするような遅延時間と
なるように、第２抵抗１７とＺＣＤ端子１４ａの入力容
量コンデンサ２４のＣＲ時定数を設定するものである。
【００２６】
【発明が解決しようとする課題】然し乍ら、この場合、
定格負荷状態に比べ、待機時のように軽負荷状態におい
ては、出力フィードバック回路１８の働きにより、ＦＢ
端子１４ｄの電圧が低く抑えられる為、メインスイッチ
１５のオン時間、メインスイッチ１５のオフ時間共に短
くなり発振周期が短く、発振周波数が高くなるもので、
この為、全体の周期に対し、スイッチングロスの発生す
るところのターンオン時間及びターンオフ時間の割合が
大きくなり、効率が著しく低下し、待機電力の省電力化
は困難となるものである。
定格負荷状態に比べ、待機時のように軽負荷状態におい
ては、出力フィードバック回路１８の働きにより、ＦＢ
端子１４ｄの電圧が低く抑えられる為、メインスイッチ
１５のオン時間、メインスイッチ１５のオフ時間共に短
くなり発振周期が短く、発振周波数が高くなるもので、
この為、全体の周期に対し、スイッチングロスの発生す
るところのターンオン時間及びターンオフ時間の割合が
大きくなり、効率が著しく低下し、待機電力の省電力化
は困難となるものである。
【００２７】
【課題を解決するための手段】本発明のスイッチング電
源装置は、前述の課題を解決するため、鋭意研鑽の結
果、前記従来のスイッチング電源装置において、臨界モ
ード制御回路１４のＺＣＤ端子１４ａとＧＮＤ端子１４
ｂとの間に第１コンデンサ５１と直列に接続したスイッ
チ５２を介装すると共に、スイッチ５２を切り替える軽
負荷モード切替回路５３を備え、軽負荷モード切替回路
５３には臨界モード制御回路１４のＶＣＣ端子１４ｃの
電圧を検出するＶＣＣ電圧検出回路５４と臨界モード制
御回路１４のＦＢ端子１４ｄの電圧を検出するＦＢ端子
電圧検出回路５５との双方又は何れか一方とを備えたも
のである。
源装置は、前述の課題を解決するため、鋭意研鑽の結
果、前記従来のスイッチング電源装置において、臨界モ
ード制御回路１４のＺＣＤ端子１４ａとＧＮＤ端子１４
ｂとの間に第１コンデンサ５１と直列に接続したスイッ
チ５２を介装すると共に、スイッチ５２を切り替える軽
負荷モード切替回路５３を備え、軽負荷モード切替回路
５３には臨界モード制御回路１４のＶＣＣ端子１４ｃの
電圧を検出するＶＣＣ電圧検出回路５４と臨界モード制
御回路１４のＦＢ端子１４ｄの電圧を検出するＦＢ端子
電圧検出回路５５との双方又は何れか一方とを備えたも
のである。
【００２８】
【発明の作用】本発明のスイッチング電源装置は、待機
時などの軽負荷時におけるスイッチング発振周波数を意
図的に低下させることにより、軽負荷時の効率を改善
し、省電力化を図ることができるものである。
時などの軽負荷時におけるスイッチング発振周波数を意
図的に低下させることにより、軽負荷時の効率を改善
し、省電力化を図ることができるものである。
【００２９】本発明の目的は、スイッチング電源装置の
一般的な臨界モード（擬似共振）制御回路に僅かな部品
を追加することにより、省待機電力対応回路が構成でき
る為、汎用のスイッチング電源装置のモディファイ設
計、或いは、数点の外付けによる部品の追加で、容易
に、且つ、ローコストで省待機電力対応を実現できる。
一般的な臨界モード（擬似共振）制御回路に僅かな部品
を追加することにより、省待機電力対応回路が構成でき
る為、汎用のスイッチング電源装置のモディファイ設
計、或いは、数点の外付けによる部品の追加で、容易
に、且つ、ローコストで省待機電力対応を実現できる。
【００３０】
【発明の実施の形態】以下、本発明のスイッチング電源
装置を実施の形態の図面に基づいて説明する。
装置を実施の形態の図面に基づいて説明する。
【００３１】図１は本発明のスイッチング電源装置の実
施の形態の概要を説明するための回路図であり、図２は
本発明のスイッチング電源装置の実施の形態のタイムチ
ャート図である。
施の形態の概要を説明するための回路図であり、図２は
本発明のスイッチング電源装置の実施の形態のタイムチ
ャート図である。
【００３２】本発明はスイッチング電源装置に関するも
のであり、更に、詳細には、待機時等の軽負荷時の省電
力化を図ったスイッチング電源装置に関するものであ
り、入力電源１１と負荷１２との間に入力電源１１と接
続されたＰ巻線１３ａと該Ｐ巻線１３ａと逆極性に巻か
れたＢ巻線１３ｂと負荷に接続されたＳ巻線１３ｃとか
ら成るトランス１３を介装し、少なくとも臨界モード制
御回路１４と、前記Ｐ巻線１３ａと臨界モード制御回路
１４との間に介装されたメインスイッチ１５と、メイン
スイッチ１５に接続された第１抵抗１６と、前記Ｂ巻線
１３ｂと臨界モード制御回路１４との間に介装された第
２抵抗１７と、前記Ｓ巻線１３ｂと臨界モード制御回路
１４との間に介装された出力電圧フィードバック制御回
路１８とを備えると共に、前記臨界モード制御回路１４
は電流制限回路１９と電流センスコンパレータ２０とフ
ィリップフロップ２１とＮＯＲ回路２２とゼロ電流検出
コンパレータ２３と入力容量コンデンサ２４と基準電圧
２５とを備えたスイッチング電源装置において、前記臨
界モード制御回路１４のＺＣＤ端子１４ａとＧＮＤ端子
１４ｂとの間に第１コンデンサ５１と直列に接続したス
イッチ５２を介装すると共に、該スイッチ５２を切り替
える軽負荷モード切替回路５３を備え、該軽負荷モード
切替回路５３には臨界モード制御回路１４のＶＣＣ端子
１４ｃの電圧を検出するＶＣＣ電圧検出回路５４と臨界
モード制御回路１４のＦＢ端子１４ｄの電圧を検出する
ＦＢ端子電圧検出回路５５との双方又は何れか一方とを
備えたものである。
のであり、更に、詳細には、待機時等の軽負荷時の省電
力化を図ったスイッチング電源装置に関するものであ
り、入力電源１１と負荷１２との間に入力電源１１と接
続されたＰ巻線１３ａと該Ｐ巻線１３ａと逆極性に巻か
れたＢ巻線１３ｂと負荷に接続されたＳ巻線１３ｃとか
ら成るトランス１３を介装し、少なくとも臨界モード制
御回路１４と、前記Ｐ巻線１３ａと臨界モード制御回路
１４との間に介装されたメインスイッチ１５と、メイン
スイッチ１５に接続された第１抵抗１６と、前記Ｂ巻線
１３ｂと臨界モード制御回路１４との間に介装された第
２抵抗１７と、前記Ｓ巻線１３ｂと臨界モード制御回路
１４との間に介装された出力電圧フィードバック制御回
路１８とを備えると共に、前記臨界モード制御回路１４
は電流制限回路１９と電流センスコンパレータ２０とフ
ィリップフロップ２１とＮＯＲ回路２２とゼロ電流検出
コンパレータ２３と入力容量コンデンサ２４と基準電圧
２５とを備えたスイッチング電源装置において、前記臨
界モード制御回路１４のＺＣＤ端子１４ａとＧＮＤ端子
１４ｂとの間に第１コンデンサ５１と直列に接続したス
イッチ５２を介装すると共に、該スイッチ５２を切り替
える軽負荷モード切替回路５３を備え、該軽負荷モード
切替回路５３には臨界モード制御回路１４のＶＣＣ端子
１４ｃの電圧を検出するＶＣＣ電圧検出回路５４と臨界
モード制御回路１４のＦＢ端子１４ｄの電圧を検出する
ＦＢ端子電圧検出回路５５との双方又は何れか一方とを
備えたものである。
【００３３】即ち、本発明のスイッチング電源装置は図
１に図示する如く、追加された回路はスイッチＳＷＡと
コンデンサＣＴと軽負荷モード切替回路、及び、ＶＣＣ
電圧検出回路とＢ端子電圧検出回路であるが、ＶＣＣ電
圧検出回路とＦＢ端子電圧検出回路とは双方を備えてい
ても、何れか片方でも実施が可能なものであり、
１に図示する如く、追加された回路はスイッチＳＷＡと
コンデンサＣＴと軽負荷モード切替回路、及び、ＶＣＣ
電圧検出回路とＢ端子電圧検出回路であるが、ＶＣＣ電
圧検出回路とＦＢ端子電圧検出回路とは双方を備えてい
ても、何れか片方でも実施が可能なものであり、
【００３４】そして、スイッチ５１は軽負荷モード切替
回路５３の信号によりオンし、ＺＣＤ端子１４ａとＧＮ
Ｄ端子１４ａとの間にコンデンサ５１を介装するもの
で、コンデンサ５１は軽負荷モード時にスイッチ５１に
より接続されるものである。
回路５３の信号によりオンし、ＺＣＤ端子１４ａとＧＮ
Ｄ端子１４ａとの間にコンデンサ５１を介装するもの
で、コンデンサ５１は軽負荷モード時にスイッチ５１に
より接続されるものである。
【００３５】次に、軽負荷モード切替回路５３はＶＣＣ
電圧検出回路５４、又は、ＦＢ端子電圧検出回路５５の
信号により、通常負荷モードと軽負荷モードを切り替え
るものであり、軽負荷モード時にスイッチ５２をオンす
る信号を出力するものである。
電圧検出回路５４、又は、ＦＢ端子電圧検出回路５５の
信号により、通常負荷モードと軽負荷モードを切り替え
るものであり、軽負荷モード時にスイッチ５２をオンす
る信号を出力するものである。
【００３６】次いで、ＶＣＣ電圧検出回路５４はＰ巻線
１３ａと逆極性に巻かれたＢ巻線１３ｂの電圧が軽負荷
時に低くなる特性を利用し、Ｂ巻線１３ｂの電圧を整流
した臨界モード制御回路１４のＶＣＣ端子１４ｃの電圧
が定めたしきい値以下となることを検出し、間接的に出
力が軽負荷状態になったことを検出し、軽負荷モード切
替回路５３に信号を出力するものである。
１３ａと逆極性に巻かれたＢ巻線１３ｂの電圧が軽負荷
時に低くなる特性を利用し、Ｂ巻線１３ｂの電圧を整流
した臨界モード制御回路１４のＶＣＣ端子１４ｃの電圧
が定めたしきい値以下となることを検出し、間接的に出
力が軽負荷状態になったことを検出し、軽負荷モード切
替回路５３に信号を出力するものである。
【００３７】更に、ＦＢ端子電圧検出回路５５はＦＢ端
子１４ｄの電圧が軽負荷時に、出力電圧フィードバック
制限回路１８の働きにより低く抑えられる特性を利用
し、ＦＢ端子１４ｄの電圧が定めたしきい値以下となる
ことを検出し、間接的に出力が軽負荷状態になったこと
を検出し、軽負荷モード切替回路５３に信号を出力する
ものである。
子１４ｄの電圧が軽負荷時に、出力電圧フィードバック
制限回路１８の働きにより低く抑えられる特性を利用
し、ＦＢ端子１４ｄの電圧が定めたしきい値以下となる
ことを検出し、間接的に出力が軽負荷状態になったこと
を検出し、軽負荷モード切替回路５３に信号を出力する
ものである。
【００３８】次いで、本発明のスイッチング電源装置の
制御回路のタイムチャートを図２に示すが、その動作を
通常モードと軽負荷モードとに分けて示すものである。
制御回路のタイムチャートを図２に示すが、その動作を
通常モードと軽負荷モードとに分けて示すものである。
【００３９】つまり、通常モードでは定格負荷時のよう
に、出力の負荷電流が大きい場合は、ＶＣＣ電圧検出回
路５４、及び、ＦＢ端子電圧検出回路５５により軽負荷
モード切替回路５３に信号が出力されず、軽負荷モード
切替回路５３のスイッチ５２をオンする信号が出力され
ないもので、このため前述の従来の回路のタイムチャー
ト（図４）と同様の動作をするもので詳述は省略するも
のである。
に、出力の負荷電流が大きい場合は、ＶＣＣ電圧検出回
路５４、及び、ＦＢ端子電圧検出回路５５により軽負荷
モード切替回路５３に信号が出力されず、軽負荷モード
切替回路５３のスイッチ５２をオンする信号が出力され
ないもので、このため前述の従来の回路のタイムチャー
ト（図４）と同様の動作をするもので詳述は省略するも
のである。
【００４０】そして、軽負荷モードでは出力の負荷電流
が小さくなり、ＶＣＣ端子１４ｃの電圧が定めたしきい
値より低くなり、ＶＣＣ電圧検出回路５４より、軽負荷
モード切替回路５３に信号が入力されるか、ＦＢ端子１
４ｃの電圧が定めたしきい値より低くなり、ＦＢ端子電
圧検出回路５５より軽負荷モード切替回路５３に信号が
入力され、軽負荷モード切替回路５３より信号が出力さ
れスイッチ５２がオン状態になるとＺＣＤ端子１４ａと
ＧＮＤ端子１４ｂの間に第１コンデンサ５１が介装され
ており軽負荷モードに移行するものである。
が小さくなり、ＶＣＣ端子１４ｃの電圧が定めたしきい
値より低くなり、ＶＣＣ電圧検出回路５４より、軽負荷
モード切替回路５３に信号が入力されるか、ＦＢ端子１
４ｃの電圧が定めたしきい値より低くなり、ＦＢ端子電
圧検出回路５５より軽負荷モード切替回路５３に信号が
入力され、軽負荷モード切替回路５３より信号が出力さ
れスイッチ５２がオン状態になるとＺＣＤ端子１４ａと
ＧＮＤ端子１４ｂの間に第１コンデンサ５１が介装され
ており軽負荷モードに移行するものである。
【００４１】次いで、軽負荷モードの動作を１〜５の期
間に分けて図２に図示するタイムチャート図で説明する
と、１はメインスイッチ１５のオン期間であり、ＺＣＤ
端子１４ａの電圧が下限のしきい値以下になると、ＯＵ
Ｔ端子１４ｅがＨに切り替わり、メインスイッチ１５の
ゲートに電圧を与えることによりメインスイッチ１５は
オンし、Ｐ巻線１３ａに同巻線のインダクタンスを傾き
とした１次関数で増加し続ける電流が流れるものであ
る。
間に分けて図２に図示するタイムチャート図で説明する
と、１はメインスイッチ１５のオン期間であり、ＺＣＤ
端子１４ａの電圧が下限のしきい値以下になると、ＯＵ
Ｔ端子１４ｅがＨに切り替わり、メインスイッチ１５の
ゲートに電圧を与えることによりメインスイッチ１５は
オンし、Ｐ巻線１３ａに同巻線のインダクタンスを傾き
とした１次関数で増加し続ける電流が流れるものであ
る。
【００４２】次に、２はメインスイッチ１５のターンオ
フ期間であり、Ｐ巻線１３ａに流れる電流が増加し、こ
の値を第１抵抗１６により電圧に変換した値すなわちＣ
Ｓ端子１４ｆの電圧が電流制限回路１９及びＦＢ端子１
４ｄにより設定されたスレッシュホールド・レベルに達
すると電流センスコンパレータ２０からフィリップフロ
ップ２１にセット信号が入力され、ＯＵＴ端子１４ｅが
Ｌに切り替わりメインスイッチ１５はオフするものであ
る。
フ期間であり、Ｐ巻線１３ａに流れる電流が増加し、こ
の値を第１抵抗１６により電圧に変換した値すなわちＣ
Ｓ端子１４ｆの電圧が電流制限回路１９及びＦＢ端子１
４ｄにより設定されたスレッシュホールド・レベルに達
すると電流センスコンパレータ２０からフィリップフロ
ップ２１にセット信号が入力され、ＯＵＴ端子１４ｅが
Ｌに切り替わりメインスイッチ１５はオフするものであ
る。
【００４３】更に、３はダイオード３０の導通期間であ
り、メインスイッチ１５がターンオフすると、Ｓ巻線１
３ｃにダイオード３０が導通する方向の電圧が発生し、
Ｐ巻線１３ａのターンオフ時に流れていた電流の巻線比
（Ｎｐ／Ｎｓ）倍を最大値とし、Ｓ巻線１３ｃのインダ
クタンスを傾きとした１次関数で減少し続ける電流が流
れるもので、これと同期してＢ巻線１３ｂにダイオード
２８が導通方向の電圧が発生し、第２抵抗１７を通じて
ＺＣＤ端子１４ａに電流を供給し、該ＺＣＤ端子１４ａ
をＨのレベルに維持し、ゼロ電流検出コンパレータ２３
からＮＯＲ回路２２の入力にＨの信号が入力されてＯＵ
Ｔ端子１４ｅがＬに切り替わりメインスイッチ１５はオ
フを維持するもので、同時にゼロ電流検出コンパレータ
２３からフィリップフロップ２１にリセット信号が入力
されるものである。
り、メインスイッチ１５がターンオフすると、Ｓ巻線１
３ｃにダイオード３０が導通する方向の電圧が発生し、
Ｐ巻線１３ａのターンオフ時に流れていた電流の巻線比
（Ｎｐ／Ｎｓ）倍を最大値とし、Ｓ巻線１３ｃのインダ
クタンスを傾きとした１次関数で減少し続ける電流が流
れるもので、これと同期してＢ巻線１３ｂにダイオード
２８が導通方向の電圧が発生し、第２抵抗１７を通じて
ＺＣＤ端子１４ａに電流を供給し、該ＺＣＤ端子１４ａ
をＨのレベルに維持し、ゼロ電流検出コンパレータ２３
からＮＯＲ回路２２の入力にＨの信号が入力されてＯＵ
Ｔ端子１４ｅがＬに切り替わりメインスイッチ１５はオ
フを維持するもので、同時にゼロ電流検出コンパレータ
２３からフィリップフロップ２１にリセット信号が入力
されるものである。
【００４４】更には、４はメインスイッチ１５のオフ維
持期間であり、Ｓ巻線１３ｃの電流が減少し０Ａになる
とメインスイッチ１５のＶｄｓの値（Ｐ巻線１３ａの電
圧）はＰ巻線１３ａのインダクタンスＬｐとメインスイ
ッチ１５の寄生容量コンデンサ３１又はＬｐと寄生容量
コンデンサ３１＋スナパコンデンサ３３より共振して０
Ｖに近づくもので、これと同期してＢ巻線１３ｂの電圧
も減少し、Ｖｄｓの値がＶｉｎ（ＤＣ）の電圧まで下が
った時点と同期してＢ巻線１３ｂの電圧も０Ｖになる
が、ＺＣＤ端子１４ａの電圧はＢ巻線１３ｂの電圧より
第２抵抗１７とＺＣＤ端子１４ａの入力容量コンデンサ
２４＋スイッチ５２により接続された第１コンデンサ５
１の容量との時定数により定められた時間だけ遅れて０
Ｖ付近に定められた下限のしきい値以下となるものであ
る。
持期間であり、Ｓ巻線１３ｃの電流が減少し０Ａになる
とメインスイッチ１５のＶｄｓの値（Ｐ巻線１３ａの電
圧）はＰ巻線１３ａのインダクタンスＬｐとメインスイ
ッチ１５の寄生容量コンデンサ３１又はＬｐと寄生容量
コンデンサ３１＋スナパコンデンサ３３より共振して０
Ｖに近づくもので、これと同期してＢ巻線１３ｂの電圧
も減少し、Ｖｄｓの値がＶｉｎ（ＤＣ）の電圧まで下が
った時点と同期してＢ巻線１３ｂの電圧も０Ｖになる
が、ＺＣＤ端子１４ａの電圧はＢ巻線１３ｂの電圧より
第２抵抗１７とＺＣＤ端子１４ａの入力容量コンデンサ
２４＋スイッチ５２により接続された第１コンデンサ５
１の容量との時定数により定められた時間だけ遅れて０
Ｖ付近に定められた下限のしきい値以下となるものであ
る。
【００４５】そして、５はメインスイッチ１５のターン
オン期間であり、ＺＣＤ端子１４ａが下限のしきい値以
下となるとゼロ電流検出コンパレータ２３からＮＯＲ回
路２２の入力にＬの信号が入力されＯＵＴ端子１４ｅが
Ｈに切り替わりメインスイッチ１５はターンオンするも
のである。
オン期間であり、ＺＣＤ端子１４ａが下限のしきい値以
下となるとゼロ電流検出コンパレータ２３からＮＯＲ回
路２２の入力にＬの信号が入力されＯＵＴ端子１４ｅが
Ｈに切り替わりメインスイッチ１５はターンオンするも
のである。
【００４６】以上のように、今回の回路では、スイッチ
５２の動作により通常モードと軽負荷モードとでＺＣＤ
端子１４ａとＧＮＤ端子１４ｂとの間の第１コンデンサ
５１の容量が異なる設定となるものである。
５２の動作により通常モードと軽負荷モードとでＺＣＤ
端子１４ａとＧＮＤ端子１４ｂとの間の第１コンデンサ
５１の容量が異なる設定となるものである。
【００４７】つまり、図２に図示する如く、軽負荷モー
ド時における発振周期をＴとするとＴ＝メインスイッチ
１５のオン期間＋メインスイッチ１５のターンオフ期間
＋ダイオード３０の導通期間＋メインスイッチ１５のオ
フ維持期間と成り、通常、待機の省電力化を図る場合、
メインスイッチ１５のオフ維持期間を他の期間に比べ、
二桁以上大きくなるように、コンデンサ５１の値を設定
するため、軽負荷モード時における発振周期及びその逆
数となる発振周波数は、コンデンサ５１の容量値と第２
抵抗１７との時定数により略設定することができるもの
である。
ド時における発振周期をＴとするとＴ＝メインスイッチ
１５のオン期間＋メインスイッチ１５のターンオフ期間
＋ダイオード３０の導通期間＋メインスイッチ１５のオ
フ維持期間と成り、通常、待機の省電力化を図る場合、
メインスイッチ１５のオフ維持期間を他の期間に比べ、
二桁以上大きくなるように、コンデンサ５１の値を設定
するため、軽負荷モード時における発振周期及びその逆
数となる発振周波数は、コンデンサ５１の容量値と第２
抵抗１７との時定数により略設定することができるもの
である。
【００４８】
【発明の効果】このため、通常モードにおいては、従来
の回路と同様に、メインスイッチのターンオン時のスイ
ッチングロスを最小とする為、Ｖｄｓが共振電圧の最小
値となるタイミングにメインスイッチがターンオンする
ような遅延時間となるように、第２抵抗とＺＣＤ端子の
入力容量コンデンサのＣＲ時定数を設定し、軽負荷モー
ド時においては、第１コンデンサの容量を入力容量コン
デンサの容量にくらべて、十分大きい値にしておけば、
メインスイッチのオフ維持期間が長くなり発振周期を長
く、発振周波数を低くすることができるもので、このた
め、本発明のスイッチング電源装置においては、待機時
のような軽負荷状態に軽負荷モードとなるように設定し
ておくことにより、軽負荷時の発振周波数を低くして全
体の周期に対してスイッチングロスの発生するターンオ
ン及びターンオフの占める割合を少なくすることによ
り、軽負荷時の効率を改善し待機電力の省電力化を図る
ことができるものであり、スイッチング電源装置の一般
的な臨界モード（擬似共振）制御回路に僅かな部品を追
加することにより、省待機電力対応回路が構成できる
為、モディファイ設計、或いは、数点の外付けによる部
品の追加で、容易に、且つ、ローコストで省待機電力対
応を実現できるもので、画期的で実用性の極めて高い発
明である。
の回路と同様に、メインスイッチのターンオン時のスイ
ッチングロスを最小とする為、Ｖｄｓが共振電圧の最小
値となるタイミングにメインスイッチがターンオンする
ような遅延時間となるように、第２抵抗とＺＣＤ端子の
入力容量コンデンサのＣＲ時定数を設定し、軽負荷モー
ド時においては、第１コンデンサの容量を入力容量コン
デンサの容量にくらべて、十分大きい値にしておけば、
メインスイッチのオフ維持期間が長くなり発振周期を長
く、発振周波数を低くすることができるもので、このた
め、本発明のスイッチング電源装置においては、待機時
のような軽負荷状態に軽負荷モードとなるように設定し
ておくことにより、軽負荷時の発振周波数を低くして全
体の周期に対してスイッチングロスの発生するターンオ
ン及びターンオフの占める割合を少なくすることによ
り、軽負荷時の効率を改善し待機電力の省電力化を図る
ことができるものであり、スイッチング電源装置の一般
的な臨界モード（擬似共振）制御回路に僅かな部品を追
加することにより、省待機電力対応回路が構成できる
為、モディファイ設計、或いは、数点の外付けによる部
品の追加で、容易に、且つ、ローコストで省待機電力対
応を実現できるもので、画期的で実用性の極めて高い発
明である。
【図１】図１は本発明のスイッチング電源装置の実施の
形態の概要を説明するための回路図である。
形態の概要を説明するための回路図である。
【図２】図２は本発明のスイッチング電源装置の実施の
形態のタイムチャート図である。
形態のタイムチャート図である。
【図３】図３は従来例のスイッチング電源装置の概要を
説明するための回路図である。
説明するための回路図である。
【図４】図４は従来例のスイッチング電源装置のタイム
チャート図である。
チャート図である。
１１ 入力電源 １２ 負荷 １３ トランス １３ａ Ｐ巻線 １３ｂ Ｂ巻線 １３ｃ Ｓ巻線 １４ 臨界モード制御回路 １５ メインスイッチ １６ 第１抵抗 １７ 第２抵抗 １８ 出力電圧フィードバック制御回路 １９ 電流制限回路 ２０ 電流センスコンパレータ ２１ フィリップフロップ ２２ ＮＯＲ回路 ２３ ゼロ電流検出コンパレータ ２４ 入力容量コンデンサ ２５ 基準電圧 ２６ コンデンサ ２７ コンデンサ ２８ ダイオード ２９ コンデンサ ３０ ダイオード ３１ 寄生容量コンデンサ ３２ ダイオード ３３ スナバコンデンサ ５１ 第１コンデンサ ５２ スイッチ ５３ 軽負荷モード切替回路 ５４ ＶＣＣ電圧検出回路 ５５ ＦＢ端子電圧検出回路
Claims (1)
- 【請求項１】入力電源１１と負荷１２との間に入力電源
１１と接続されたＰ巻線１３ａと該Ｐ巻線１３ａと逆極
性に巻かれたＢ巻線１３ｂと負荷に接続されたＳ巻線１
３ｃとから成るトランス１３を介装し、少なくとも臨界
モード制御回路１４と、前記Ｐ巻線１３ａと臨界モード
制御回路１４との間に介装されたメインスイッチ１５
と、メインスイッチ１５に接続された第１抵抗１６と、
前記Ｂ巻線１３ｂと臨界モード制御回路１４との間に介
装された第２抵抗１７と、前記Ｓ巻線１３ｂと臨界モー
ド制御回路１４との間に介装された出力電圧フィードバ
ック制御回路１８とを備えると共に、前記臨界モード制
御回路１４は電流制限回路１９と電流センスコンパレー
タ２０とフィリップフロップ２１とＮＯＲ回路２２とゼ
ロ電流検出コンパレータ２３と入力容量コンデンサ２４
と基準電圧２５とを備えたスイッチング電源装置におい
て、前記臨界モード制御回路１４のＺＣＤ端子１４ａと
ＧＮＤ端子１４ｂとの間に第１コンデンサ５１と直列に
接続したスイッチ５２を介装すると共に、該スイッチ５
２を切り替える軽負荷モード切替回路５３を備え、該軽
負荷モード切替回路５３には臨界モード制御回路１４の
ＶＣＣ端子１４ｃの電圧を検出するＶＣＣ電圧検出回路
５４と臨界モード制御回路１４のＦＢ端子１４ｄの電圧
を検出するＦＢ端子電圧検出回路５５との双方又は何れ
か一方とを備えたことを特徴とするスイッチング電源装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001081660A JP2002247850A (ja) | 2001-02-15 | 2001-02-15 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001081660A JP2002247850A (ja) | 2001-02-15 | 2001-02-15 | スイッチング電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002247850A true JP2002247850A (ja) | 2002-08-30 |
Family
ID=18937728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001081660A Pending JP2002247850A (ja) | 2001-02-15 | 2001-02-15 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002247850A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101030407B1 (ko) | 2009-08-25 | 2011-04-20 | 삼성전기주식회사 | 어댑터 전원 장치 |
| JP2012019632A (ja) * | 2010-07-08 | 2012-01-26 | Fuji Electric Co Ltd | 半導体集積回路およびスイッチング電源装置 |
-
2001
- 2001-02-15 JP JP2001081660A patent/JP2002247850A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101030407B1 (ko) | 2009-08-25 | 2011-04-20 | 삼성전기주식회사 | 어댑터 전원 장치 |
| JP2012019632A (ja) * | 2010-07-08 | 2012-01-26 | Fuji Electric Co Ltd | 半導体集積回路およびスイッチング電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11626871B2 (en) | Control of secondary switches based on secondary winding voltage in a power converter | |
| US9960686B2 (en) | System and method for detecting a loss of AC power in a switched-mode power supply | |
| KR102132944B1 (ko) | 버크 제어기 블록을 통한 역전류 차단 | |
| US10447148B2 (en) | DC/DC resonant converters and power factor correction using resonant converters, and corresponding control methods | |
| US20220173663A1 (en) | Apparatus and methods for controlling a switch drive signal following mode transitions in a switching power converter | |
| US10418913B2 (en) | DC/DC resonant converters and power factor correction using resonant converters, and corresponding control methods | |
| US9912241B2 (en) | System and method for a cascode switch | |
| US10734889B2 (en) | DC/DC resonant converters and power factor correction using resonant converters, and corresponding control methods | |
| US10432086B1 (en) | Methods and systems of bridgeless PFC converters | |
| KR100558453B1 (ko) | 동기 정류 기능을 갖는 가변 주파수 플라이백 컨버터 | |
| US20090115381A1 (en) | Automatic frequency control for series resonant switched mode power supply | |
| JP2005518177A (ja) | パワーコンバータの騒音低減 | |
| KR102652342B1 (ko) | 향상된 광 부하 관리를 갖는 고성능 2단 전력 컨버터 | |
| US10447147B2 (en) | DC/DC resonant converters and power factor correction using resonant converters, and corresponding control methods | |
| JP6829957B2 (ja) | 絶縁型のｄｃ／ｄｃコンバータならびにその一次側コントローラ、制御方法、それを用いた電源アダプタおよび電子機器 | |
| JP2002247850A (ja) | スイッチング電源装置 | |
| JP2002354799A (ja) | スイッチング電源装置 | |
| JPH10136647A (ja) | 電源回路 | |
| CN113014101A (zh) | Llc谐振电路的控制装置和方法及直流-直流转换器 | |
| US6958921B1 (en) | Push/pull-type control signal generating circuit and method thereof | |
| US11552573B1 (en) | Cycle-by-cycle reverse current limiting in ACF converters | |
| US20220069697A1 (en) | Converter including active clamp switch and secondary side rectifier and controlling method thereof | |
| JP2605664Y2 (ja) | プッシュプル型ｄｃ−ｄｃコンバータ | |
| JP2002247849A (ja) | スイッチング電源装置及びその駆動方法 | |
| JPH04299067A (ja) | 共振型スイッチング電源回路 |