KR102132944B1

KR102132944B1 - 버크 제어기 블록을 통한 역전류 차단

Info

Publication number: KR102132944B1
Application number: KR1020160099677A
Authority: KR
Inventors: 종치 후; 티찌아노 파스토레; 피터 본; 유리 각노키; 델 카르멘 주니어 호세 레퀸톤; 순다레산 순다라라즈
Original assignee: 파워 인티그레이션즈, 인크.
Priority date: 2015-08-04
Filing date: 2016-08-04
Publication date: 2020-07-10
Also published as: US20170040883A1; KR20170016808A; US10236763B2; JP2017034993A; TW201722044A; CN106452031B; CN106452031A

Abstract

버크 변환기에서 사용하기 위한 역전류 방지 기능을 지니는 스위칭 회로는 상기 버크 변환기의 전력 스위치, 인덕터 및 프리휠링 다이오드의 상호접속 지점인 결합 노드에 연결되어 있는 전력 스위치를 포함한다. 상기 인덕터는 상기 결합 노드 및 상기 버크 변환기의 출력 사이에 연결되어 있으며, 상기 프리휠링 다이오드는 상기 버크 변환기의 출력 복귀 및 결합 노드 사이에 연결되어 있다. 제어기는 상기 전력 스위치의 스위칭을 제어하여 상기 버크 변환기의 입력으로부터 상기 버크 변환기의 출력으로의 에너지 전달을 안정화하기 위해 피드백 신호를 수신하도록 연결되어 있다. 역전류 방지 회로는 상기 전력 스위치의 역전류 증상을 검출하여 상기 전력 스위치를 통한 역전류를 방지하기 위해 상기 전력 스위치가 구동 신호를 수신하는 것을 억제하도록 하는 억제 신호를 생성하도록 연결되어 있다.

Description

버크 제어기 블록을 통한 역전류 차단{Reverse current blockage through buck controller block}

본 개시내용은 일반적으로 기술하면 전원 변환기들에 관한 것이며, 더 구체적으로 기술하면 비-절연 버크 변환기들에 관한 것이다.

종래의 벽 콘센트들에서는 여러 전자 기기에 전원을 공급하는데 사용되기 전에 직류(direct current; dc) 전원으로 변환되어야 하는 고전압 '교류(alternating current; ac)' 전원이 제공되는 것이 일반적이다. 상기 고전압 ac 전원을 안정화 dc 전원으로 변환하기 위해서는 스위치 모드 전원 변환기들이 상기 스위치 모드 전원 변환기들의 높은 효율, 작은 크기, 가벼운 무게 및 안전보호특징들 때문에 일반적으로 사용된다. 예를 들면, 스위치 모드 전원 변환기들은 조명 산업의 구동 회로에서 소형 형광 램프(compact florescent lamp; CFL)들, 할로겐 램프들, 또는 발광 다이오드(light emitting diode; LED) 전구들과 같은 다양한 램프 타입들에 dc 전원을 제공하는데 일반적으로 사용된다.

스위치 모드 전원 변환기의 출력 안정화는 상기 스위치 모드 전원 변환기의 출력으로부터의 피드백 신호를 감지하고 폐루프에서 상기 스위치 모드 전원 변환기를 제어함으로써 제공되는 것이 일반적이다. 다른 제어 방법들에서는, 상기 피드백 또는 제어 신호가 (펄스 폭 변조(pulse width modulation; PWM)로 지칭되는) 스위칭 파형의 듀티 사이클을 변조하는데 사용될 수도 있고, (펄스 주파수 변조(pulse frequency modulation; PFM)로 지칭되는) 스위칭 주파수를 변경하는데 사용될 수도 있으며, (온-오프 제어부로 지칭되는) 상기 스위치 모드 전원 변환기의 제어기에 의해 생성되는 스위칭 파형의 사이클들 중 일부를 디스에이블(disable) 하는데 사용될 수도 있다. 이러한 제어 방법들 중 어느 한 방법에 의해 dc 출력 전압 또는 전류 대 부하 및 선로 변동들이 제어된다.

상기 스위치 모드 전원 변환기의 출력이 소비자에 의해 이용될 수 있는 적용 예들에서는, 출력 부하 및 입력 전원 선로 간의 갈바닉 절연(galvanic isolation)을 제공하는데 절연 변환기들이 사용되는 것이 전형적이다. 그러나 LED(또는 CFL들 또는 할로겐) 전구들을 위한 램프 구동기들과 같은, 정상 작동 중에 상기 스위치 모드 전원 변환기의 출력이 소비자에 의해 이용되지 않는 적용 예들에서는, 버크 변환기들과 같은 간단한 비절연 변환기들이 상기 비절연 변환기들의 더 적은 부품 수, 더 가벼운 무게, 및 더 작은 크기 때문에 바람직하다.

상기 피드백 신호는 상기 스위치 모드 전원 변환기의 dc 출력에 연결된 감지 회로로부터 직접 또는 간접적으로 추출될 수 있다. LED 구동기와 같은, 안정화 출력 전류를 지니는 변환기에서는, 상기 출력에 걸린 전류가 피드백 신호를 상기 스위치 모드 전원 변환기의 제어기에 제공하여 스위칭을 제어하고 변환기 출력으로의 에너지 전달을 제어하도록 모니터링/감지/측정될 수 있다. 상기 출력 전류를 측정하기 위한 선행기술에서 이루어진 전형적인 방식은 상기 스위치 모드 전원 변환기의 출력에 감지용 저항기를 포함하여 상기 감지용 저항기를 통해 상기 출력 전류가 흐르게 하는 것이다. 결과적으로 상기 감지용 저항기 양단에 걸리는 전압은 상기 출력 전류에 비례한다. 그러나 상기 감지용 저항기 양단 간의 전압 강하는 큰 것이 전형적이며 상기 스위치 모드 전원 변환기의 제어기의 전압 레벨과는 다른 전압 레벨로 종종 참조된다. 따라서, 광 커플러 또는 바이어스 권선과 같은 추가 회로가 상기 스위치 모드 전원 변환기의 제어기와의 인터페이스를 이루기 위해 상기 감지용 저항기 양단 간의 전압을 레벨 시프트하는데 종종 필요하다.

상기 출력 신호는 또한 상기 스위치 모드 전원 변환기의 제어기 접지와 관련하여 간접적으로 측정될 수 있다. 예를 들어, 비-절연 고전위 측 스위치 버크 변환기에서는, 출력 피드백 신호가 인덕터에 흐르는 전류를 감지하거나, 프리휠링 다이오드에 흐르는 전류를 감지하거나 또는 상기 스위치 모드 전원 변환기의 제어기 접지와 관련한 스위치에 흐르는 전류를 감지함으로써 간접적으로 구해질 수 있다.

버크 변환기들에서의 알려진 문제점은 음(-) 전압이 버크 전원 스위치 양단에 발생할 때 버크 전원 스위치를 통한 역전류에 기인한 고장의 위험이다. 이러한 증상은 스위치 모드 전원 변환기의 작동에 반대로 영향을 주고, 궁극적으로는 고장으로 이어지게 될 수 있다. 특히, 스위치 모드 전원 변환기의 제어기 및 버크 전원 스위치가 공통 다이 내에 있거나 단일의 집적 회로(IC) 패키지로 이루어지는 경우에, 역전류는 상기 기판을 통과할 수가 있고, 이는 불안정성, 제어 래치, 그리고 어떤 상황에서는 스위치 모드 전원 변환기의 고장으로 이어지게 할 수 있다.

상기 버크 변환기들은 상기 버크 변환기들의 더 큰 조명효율, 더 적은 열손실, 및 다른 이점들에 때문에 오늘날 널리 보급된 조명 소스들인 형광, CFL, 할로겐 램프들, 및 LED 전구들과 같은 적용 예들에 주로 사용된다. 특히, LED 광들은 LED 광들의 개선된 컬러 스펙트럼 및 효율적인 발광 때문에 실내외 조명용으로 널리 보급되어 왔다. 그러한 향상된 조명 소스들의 작동에 대하여는, 서로 다른 타입의 스위치 모드 전원 변환기들이 이러한 램프들을 구동시키도록 잘 조정된 전류 또는 전압 소스를 제공할 수 있다. 사용될 수 있는 효율적이면서 비용효과적인 한 전형적인 타입의 변환기는 비절연 버크 전원 변환기이다. 이러한 타입의 변환기는 간단한 구조, 적은 부품 수, 작은 크기, 및 가벼운 무게를 지니므로, 이를 이러한 조명 적용 예들에 대한 적합하고 널리 보급될 수 있는 후보로 삼고 있다.

버크 변환기들에서는 제어기가 스위치의 스위칭을 제어하여 변환기 출력으로의 에너지 전달을 안정화시킨다. 상기 제어기는 변환기의 출력 전류 또는 전압을 나타내는 피드백 또는 감지 신호에 응답하여 상기 출력을 안정화시킬 수 있는 것이 전형적이다. 상기 감지 신호가 제어기 기준 레벨로 참조되지 않는 경우에, 추가 부품들이 그러한 기준 레벨을 시프트(shift) 하는데 필요할 수 있다. 상기 기준 레벨을 시프트 하는 것 외에도 고전위 측 스위치를 지니는 버크 변환기의 출력을 직접 감지하는 것은 전력을 더 많이 소비하고 효율을 감소시키며, 열을 발생시키는 결과를 초래할 수 있으며, 이러한 열 발생으로 더 큰 방열 표면이 종종 필요하게 된다.

상기 기판을 통과하는 역전류, 또는 다시 말하면 기판 통전으로 인한 고장의 위험은 스위치 및 제어기가 도 1a, 도 1b, 도 1c, 및 도 2에 도시된 바와 같은 단일의 "스위칭 회로" IC에 집적되는 경우에 상당히 높아지게 된다. 역전류로 인한 고장을 방지하는 일반적인 수법에는 2가지가 있다. 첫 번째 수법에서는 역전류에 대한 증상이 (예컨대, V_in< V_o 인 버크 변환기에서) 검출될 경우에, 전력 스위치는 낮은 전압 강하(∼0.6V)를 가지고 또한 어떠한 고장 위험도 없이 몸체 다이오드(body diode)를 통해 전류를 흐르게 하도록 낮은 온-저항(R_dson)을 통해 유휴 온-상태(닫힌 상태)로 유지된다. 다른 한 수법에서는, 역전류에 대한 증상이 검출될 때마다, 유휴 오프-상태(열린 상태)로 전력 스위치를 유지함으로써 고장의 위험이 방지된다.

정상 작동시의 설계 고려사항에 기반을 두고 이루어진 버크 변환기는 입력 전압보다 낮은 출력 전압(V_o < V_in)(또는 다시 말하면 V_o / V_in < 1)을 제공한다. 그러나 일부 조건들에서는 입력 전압이 출력 전압보다 낮게 될 수 있다. 일 예에서는 작은 입력 필터 커패시터가 사용되거나 어떠한 입력 필터 커패시터도 사용되지 않는 경우가 정류된 정현파 ac 입력 전압에서 발생할 수 있다. 그러한 조건에서는, 순시 입력 전압이 안정화 출력 전압에 근접하게 되는 각각의 선로 사이클에서, 어떠한 음(-) 전압 발진이라도 입력 전압을 출력 전압보다 낮아지게 할 수 있는데, 이는 역전류의 위험을 증가시키고 결과적으로는 고장으로 이어지게 한다. 다른 예들에서는, V_in< V_o 인 관계를 야기할 수 있는 입력 또는 출력 전압들 상의 어떠한 과도(transient)라도 (예컨대, 제어기 고장의 위험을 심화시키는, 제어기 다이에 집적되어 있는 MOSFET 스위치의 기판을 통해) 예상 가능한 역전류를 초래하게 하여 결과적으로는 고장으로 이어지게 할 수 있다.

도 1a, 도 1b, 도 1c, 도 1d 및 도 2에 도시된 예들에서 보인 것과 같고 스위치를 통한 전류가 인덕터 전류와 동일할 때 스위치 온-상태 동안 전원 변환기용 스위치를 통한 전류를 정의하는 버크 변환기의 주요 관계는 이하의 공지된 수학식 1

[수학식 1]

V_ind = V_in - V_o = L1·(di_ind / dt)

로부터 획득될 수 있다.

한 실시 예에서는, 상기 역전류는 인덕터 전류가 프리휠링 다이오드를 통해 방전하는 동안 오프-상태에서 드레인 및 소스 간의 상기 전력 스위치 양단에 걸린 전압(V_DS)을 측정함으로써 직접 검출 및 방지될 수 있다. 상기 전력 스위치 양단에 걸린 전압(V_DS)이 문턱값(V_{DS_} _OffTh) 이하로 되는 경우에, V_DS < V_DS _{_} _OffTh 인 관계가 성립하고, V_{DS_} _OffTh ~ V_o + V_margin 인 관계가 성립한다. 일 예에서는 V_margin = 25V이다. 역전류 증상을 검출함으로써, 스위칭은 정지되고 드레인-소스 전압(V_DS)이 히스테리시스를 갖는 문턱값 전압보다 증가(V_DS > V_{DS_} _OffTh + V_hyst)할 때까지 전력 스위치는 오프-상태 또는 온-상태로 유지된다. 고전위 측 스위칭 회로를 지니는 버크 변환기에서는 제어기가 상기 스위치의 저전위 측으로 참조된다. 전력 MOSFET 스위칭 기기 경우에는, 소스 단자가 상기 제어기용 기준 전압 레벨 Gnd(116) 이게 되고, 탭 단자를 가지고 상기 제어기 내에 집적된 MOSFET 경우에는, 드레인 전압이 상기 탭 단자를 통해 검출될 수 있다. 일 예에서는, 상기 탭 단자는 또한 BP(bypass; 바이패스) 공급 전압에 연결될 수 있다.

다른 한 실시 예에서는, 위 수학식 1에 의해, 역전류 검출이 상기 스위치의 온-상태 동안 드레인 전류(i_D) 기울기 또는 인덕터 전류(i_L) 기울기(di_D/dt 또는 di_ind/dt)를 검출함으로써 이루어질 수 있을 것이다. 일 예에서는 상기 드레인 전류 기울기가 상기 제어기에서 내부적으로 측정될 수 있다. 상기 전류 기울기가 제로(zero)에 근접한 최소 문턱값에 접근하게 될 때에는 입력 전압이 출력 전압(V_ind= V_in -V_o ~ 0, V_in ~ V_o) 및 스위칭 기울기들에 접근하고 있음을 나타낸다. 이는 출력 전압 이하로 강하하는 입력 전압(V_in < V_o) 때문에 상기 스위치를 통한 역전류의 위험을 방지한다.

이하 도면들을 참조하여 본 발명의 비-제한적이고 전부 망라한 것이 아닌 실시 예들을 설명할 것이며, 여러 도면에서는 별도로 특정되지 않는 한 동일 참조부호들이 동일 부분들을 지칭한다.

도 1a, 도 1b, 도 1c, 및 도 1d는 서로 다른 역전류 방지 예들을 지니는 고전위 측 스위칭 회로를 지니는 전형적인 버크 변환기들을 간략하게 보여주는 회로도들이다.
도 2는 피드백 회로가 버크 프리휠링 다이오드 경로에서 피드백 전류가 감지되는 경우에 역전류 방지 기능의 다른 일 예를 지니는 고전위 측 스위칭 회로를 지니는 전형적인 버크 변환기를 더 구체적으로 보여주는 회로도이다.
도 3a 및 도 3b는 본 개시내용의 한 실시 예에 기반을 두고 이루어진 스위칭 전류들 및 전압 파형들의 예들을 보여주는 도면들이다.
도 4a 및 도 4b는 본 개시내용의 교시에 기반을 두고 이루어진 예상 가능한 역전류 이벤트를 예시하는 시뮬레이션 파형들을 보여주는 도면들이다.
도 5a 및 도 5b는 서로 다른 제어 구역의 임계 레벨들을 갖는 입력 전압의 정류된 절반 선로 사이클들을 보여주는 도면들이다.
도 6a 및 도 6b는 본 개시내용의 교시에 기반을 두고 이루어진 구현 논리 블록들의 일 예를 보여주는 도면들이다.
도 7은 절반 선로 사이클에서 서로 다른 제어 구역들의 프로세스를 보여주는 흐름도이다.

첨부도면들 중 몇몇 도면들에서는 대응되는 참조부호들이 대응되는 부품들을 나타낸다. 당업자라면 이해하겠지만 첨부도면들에 도시된 요소들은 간결하고 명료하게 예시되어 있으며 반드시 일정한 비율로 그려질 필요가 없는 것이다. 예를 들면, 도면들에 도시된 요소들 중 일부 요소들의 치수들은 본 발명의 여러 실시 예의 이해를 높이는데 도움이 되도록 다른 요소들에 비해 과장되어 있을 수 있다. 또한, 상업적으로 실현 가능한 실시 예에 유용하거나 필요한 일반적이지만 잘 알려진 요소들은 본 발명의 그러한 여러 실시 예의 덜 제한된 시야를 수용하도록 종종 도시되어 있지 않다.

이하의 설명에서는, 본 발명의 완벽한 이해를 제공하기 위해 다수의 구체적인 세부들이 나타나 있다. 그러나 당업자에게는 자명하겠지만 그러한 구체적인 세부가 본 발명을 구현하는데 채용될 필요는 없다. 다른 예들에서는, 공지된 재료들 또는 방법들이 본 발명을 모호하게 하는 것을 회피하기 위해 상세히 기재되어 있지 않다.

본원 명세서 전반에서 "한 실시 예", "어떤 실시 예", "일 예" 또는 "어떤 예"에 대한 참조가 의미하는 것은 상기 실시 예 또는 예와 관련하여 기재되어 있는 특정한 특징, 구조 또는 특성이 본 발명의 적어도 하나의 실시 예 내에 포함됨을 의미한다. 따라서, 본원 명세서 전반 여러 부분에서 문구들, "일 실시 예에서", "어떤 실시 예에서", "일 예에서" 또는 "어떤 예에서"를 나타낸 것은 반드시 모두 동일한 실시 예 또는 예를 언급하는 것일 필요가 없다. 더군다나, 특정한 특징들, 구조들 또는 특성들은 하나 이상의 실시 예들 또는 예들에서 임의의 적합한 조합들 및/또는 부분조합들로 결합될 수 있다. 특정한 특징들, 구조들 또는 특성들은 위에서 설명한 기능을 제공하는 집적 회로, 전자 회로, 조합 논리 회로, 또는 다른 적합한 부품들에 포함될 수 있다. 그 외에도, 당업자라면 이해하겠지만 본원 명세서와 함께 제공되는 도면들은 당업자에게 설명하기 위한 것이므로 그러한 도면들이 반드시 일정한 비율로 그려질 필요는 없다.

도 1a, 도 1b, 도 1c 및 도 1d에는 상기 스위치를 통한 어떠한 역전류라도 방지하도록 제어기 블록에 포함될 수 있는 3가지 가능한 전형적인 수법을 도입하는 일반적인 비절연 버크 변환기의 예들에서의 역전류 검출 및 방지에 대한 일반적인 개념이 도입되어 있다.

도 1a에는 입력 포트(IN1(101), IN2(102))에 연결되어 있으며 전력 스위치(130)를 지니는 고전위 측 스위칭 회로를 갖는 전형적인 버크 변환기(100A)가 도시되어 있다. 이러한 예에서는 상기 전력 스위치(130)가 상기 스위칭 회로(120)에서 모놀리식 방식으로나 하이브리드 방식으로 집적된다. 상기 전력 스위치(130)의 제어 HF 스위칭은 입력 포트(IN1(101), IN2(102))로부터의 에너지를 인덕터(150), 버크 출력 커패시턴스(Co)(164), 및 프리휠링 다이오드(154)를 통해 출력 포트(OUT1(191), OUT2(192))로 전달한다. 상기 전력 스위치(130)가 온-상태(폐쇄 상태)에 있는 경우, 전류(I_ind)(151)는 입력 포트(IN1(101), IN2(102))로부터의 에너지를 출력 포트(OUT1(191), OUT2(192))로 전달한다. 스위치가 오프-상태(개방 상태)로 되는 경우, 인덕터 전류(I_ind)(151)는 프리휠링 다이오드(154)를 통해 (순환 전류(153)를) 프리휠링한다. 노드(X)(155)는 전력 스위치(130), 인덕터(150), 및 프리휠링 다이오드(154)의 상호 접속 지점인 결합 노드이다. 그러한 예에서는, 전력 스위치(130)의 소스가 제어기(111)용 기준 전위이다. 상기 스위칭 회로(110)는 4-핀 또는 5-핀 기기일 수 있다.

도 1a에 예시된 예에서는, 상기 제어기(111)가 본 발명의 교시들에 따라 역전류 방지 제어 블록(112)을 포함한다. 제어기(111)는 BP 공급 전압(135) 및 피드백(feedback; FB) 신호(133)를 수신하고 스위치 인에이블 신호(Sw_En)(115)를 생성하며, 상기 스위치 인에이블 신호(Sw_En)(115)는 AND 게이트(117)를 통해 상기 전력 스위치(130)를 구동하여 입력으로부터의 에너지를 상기 버크 전원 변환기의 출력으로 전달하는 것을 안정화시킨다. 상기 역전류 방지 제어 블록(112)은 상기 스위치를 통한 어떠한 역전류 증상이라도 검출하고, 억제(inhibit) 신호(114)를 생성하며, 상기 억제 신호(114)는 AND 게이트(117)의 반전 입력을 통해 구동 신호들(118)을 상기 전력 스위치(130)로 게이팅(gating)한다. 당업자라면 이해하겠지만 도 1a에 도시된 스위칭 회로(110)가 상기 출력 전압을 나타내는 신호를 수신하는 제5 핀(도시되지 않음)을 포함한다. 상기 제어기(111) 및 블록(112)은 Gnd 단자(116)를 통해 상기 전력 스위치(130)의 소스 단자(S)(132)에 또한 연결되어 있다.

도 1b에는 참조부호 100A와 유사한 전형적인 버크 전원 변환기(100B)가 예시되어 있다. 한 실시 예에서는 상기 제어기(121)가 드레인 전압(V_D)(137)을 검출하는 블록(122)을 포함한다. 상기 드레인 전압(V_D)(137)은 결합부(138)를 통해 상기 제어기(121)에 그리고 블록(122)에 연결되어 있으며 상기 결합부(138)가 일 예에서는 MOS 전력 스위치의 탭 단자일 수 있을 것이고 또한 상기 제어기(161)용 바이패스 공급 전압(BP)(135)을 제공할 수 있다. 제어기(121) 및 블록(122)은 또한 단자(Gnd)(126)를 통해 상기 전력 스위치(130)의 소스 단자(S)(132)에 연결되어 있다. 본 발명의 교시들에 의하면, 상기 스위치를 통한 역전류는 V_D - V_S를 검출하고 억제 신호(124)를 생성함으로써 방지될 수 있으며, 상기 억제 신호(124)는 AND 게이트(127)를 통해 Sw_En 신호(125)를 억제하여 상기 전력 스위치(130)의 정상적인 스위칭 작동을 저지함으로써 에너지 전달을 중단하도록 연결되어 있다. 일 예에서는 전력 스위치(130)가 오프-상태에 있을 때, 타이머가 시동되고 특정 시간 t_OFF1에서 드레인 전압(V_D1) 및 소스 전압(V_S1)이 측정된다. 한 실시 예에서는 "V_DS1 = V_D1 - V_S1"가 문턱값 미만으로 되는 경우(V_DS1 < V_{DS_} _th), 상기 억제 신호(124)가 활성화되고, 활성화된 억제 신호(124)는 AND 게이트(127)를 통해 상기 구동 신호(128)를 중단하고 그럼으로써 스위치 기판을 통한 역전류의 위험 그리고 결과적으로는 고장을 방지하도록 상기 전력 스위치(130)의 정상적인 스위칭을 중단한다. 일 예에서는, 고장의 위험을 방지하기 위해, 상기 전력 스위치(130)는 (제로(zero) 전류가 상기 전력 스위치를 통과하도록 하는) 유휴 오프-상태 또는 (상기 전력 스위치 양단 간의 전압 강하가 거의 제로(zero) 전압 이도록 하는) 유휴 온-상태로 유지될 수 있다.

도 1c에는 도 1a 및 도 1b에 도시된 참조부호들 100A 및 100B와 유사한 전형적인 버크 전원 변환기(100C)가 스위치 회로(140)의 다른 한 전형적인 수법으로 예시되어 있다. 제어기 블록(141)은 인덕터 전류의 변화율(di_ind/dt)을 검출하는 블록(142)을 포함하며, 상기 인덕터 전류는 온-상태 동안 상기 전력 스위치(130)를 통한 전류와 동일하다. 블록(142)은 스위치 전류 신호(143)를 수신한다. 일 예에서는 상기 스위치 전류 신호(143)가 상기 전력 스위치 구조에서 집적된 감지용 FET를 통해 측정될 수 있다. 상기 온-상태 동안, 타이머가 시동되고 블록(142)은 시간 t_on1에서 i_on1을, 그리고 시간 t_on2에서 i_on2를 측정하여 하기 수학식 2

[수학식 2]

L1^.[(i_on2-i_on1)/(t_on2-t_on1)] = V_ind = V_in - V_o

와 같이 상기 인덕터 양단 간의 전압(V_ind)(152)을 정의하는 스위칭 전류의 상승 기울기를 계산한다.

일 예에서는 입력 전압(V_in)이 출력 전압(V_o)에 근접하게 되는 경우에나 임의의 발진 때문에 입력 전압(V_in)이 V_o 미만으로 강하하는 경우에는 기판을 통한 역전류로 인한 고장의 위험을 나타낼 수 있다. 실제로 충분한 마진을 고려하기 위해, 상기 블록(142)은 상기 인덕터 전류의 상승 기울기가 하기 수학식 3

[수학식 3]

V_ind = V_in - V_o = L1^.(di_ind/dt) = L1^.[(i_on2-i_on1)/(t_on2-t_on1)] < k1

과 같이 정의되는 문턱값 레벨 미만으로 될 때마다 억제 신호(148)를 활성화한다.

도시된 예에서 보인 바와 같이, AND 논리 게이트(147)는 제1 입력을 통해 제어기(161)로부터의 스위칭 신호(Sw_En)(145)를 그리고 제2 반전 입력을 통해 상기 억제 신호(144)를 수신하도록 연결되어 있다. 따라서, AND 논리 게이트(147)는 억제 신호(144)에 응답해 상기 구동 신호(148)를 디스에이블하여 상기 스위치(130)를 유휴 오프-상태 또는 유휴 온-상태로 유지함으로써 본 발명의 교시들에 따라 스위치 기판을 통한 역전류로 인한 고장을 회피하도록 연결되어 있다.

도 1d에는 도 1a, 도 1b, 및 도 1c와 유사한 전형적인 버크 전원 변환기(100D)가 상기 스위칭 회로(160)의 제3 예로 예시되어 있다. 제어기 블록(161)은 드레인 단자 또는 MOSFET 탭 결합부(138)를 통해 입력 전압(V_in)(172)을 검출하는 블록(162)을 포함하며, 상기 입력 전압(V_in)(172)이 일 예에서는 제어기(161)용 바이패스 공급 전압(BP)(135)을 제공할 수 있다. 블록(162)은 또한 전력 스위치(130)의 오프-상태 동안 버크 전원 변환기 출력 단자(Out1)(191)(신호(195))로부터 출력 전압(V_o)(171)을 수신할 수 있다. 일 예에서는, 타이머가 특정 시간 t _OFF1 에서 V_in1 및 V_o1을 측정하여 V_in1 - V_o1을 계산하고 V_in1 - V_o1 < ΔV_thresh인 관계가 성립할 때마다 억제 신호(148)를 활성화하도록 연결되어 있다.

당업자라면 이해하겠지만 다른 일 예에서 V_in1 / V_o1 < k2인 관계의 성립으로 억제 신호(164)가 활성화될 수 있다. AND 논리 게이트(167)는 한 입력을 통해 제어기(161)로부터의 스위칭 신호(Sw_En)(165)를 그리고 반전 입력을 통해 억제 신호(164)를 수신함으로써 억제 신호(164)에 응답해 구동 신호(168)를 디스에이블하여 전력 스위치(130)를 유휴 오프-상태 또는 유휴 온-상태로 유지함으로써 본 발명의 교시들에 따라 상기 기판을 통한 역전류에 기인하는 제어기 고장을 회피하도록 연결되어 있다.

도 2에는 본 발명의 교시들에 따라 입력 포트에서 ac 선로 공급 전압(V_AC)(202)에 연결될 수도 있고 선택형 디머(dimmer) 회로를 통해 디머 위상 제어 ac 전압(205)에 연결될 수도 있는 오프-선로 버크 변환기(200)의 회로도를 더 구체적으로 나타낸 일 예가 예시되어 있다. 디머 회로는 선단 에지 또는 후단 에지 위상 제어 트라이액(Triac) 디머를 포함할 수 있다. 퓨즈형 저항기(208)를 통한 ac 전압은 풀 브리지(full-bridge) 정류기 모듈(210)에 연결되어 있다.

버크 변환기(200)는 입력 포트에서, 고전위 측 양(+) 레일 및 저전위 측 음(-) 레일 간에 정류된 정현파 ac 입력 전압(V_in)(212)을 더 수신하며, 상기 정류된 정현파 ac 입력 전압(V_in)(212)은 기준 접지(201)에 대해 양(+)이다. 일 예에서는 커패시터(C_F1(216), L_F(215), C_F2(218))를 포함하는 입력 파이(π) 필터가 또한 스위칭 잡음 및 전자파 간섭(electromagnetic interference; EMI)을 위한 필터링 기능을 제공하도록 도시된 바와 같이 입력에 포함될 수 있다. 역률 보정 회로(power factor correction; PFC)를 지니는 전원 변환기들 경우에, 입력 포트의 양(+) 레일 및 음(-) 레일 간의 총 입력 필터 커패시턴스(C_F1 + C_F2)는 입력 포트에 걸린 전압(V_in)(212)이 실질적으로 (디머가 없는 경우) 정류된 정현파 선로 전압(202) 또는 (디머가 있는 경우) 정류된 정현파 선로 전압(205)을 따르게 하도록 작게 유지되어야 한다. 다시 말하면, 상기 입력 필터 커패시터의 총 커패시턴스는 선로 전압의 제로 교차 지점에서 입력 필터 커패시터 상에 걸리는 전압이 또한 실질적으로 제로에 이르도록 선택된다. 그러나 PFC를 지니지 않는 전원 변환기들 경우, 입력 커패시터(들)의 커패시턴스는 실질적인 dc 전압이 버크 변환기(200)의 입력 포트(V_in)(212)에 인가될 정도로 충분히 크게 선택될 수 있다.

버크 변환기(200)는 스위칭 회로(240)를 부가적으로 포함한다. 제어기(245)는 전력 스위치(S1)(230A)를 제어하도록 연결되어 있으며 상기 전력 스위치(S1)(230A)가 일 예에서는 기판 통전 및 몸체 다이오드를 시뮬레이트할 수 있는 역병렬 다이오드 및 이상적인 스위치로 이루어지는 스위칭 기기(S1_equi)(230B)에 상응한다. 일 예에서는 상기 제어기(245) 및 전력 스위치(S1)(230A)를 포함하는 스위칭 회로(240)가 모놀리식 또는 하이브리드 집적 회로(IC) 내에 포함될 수 있다. 상기 스위칭 회로(240)는 드레인(231), 소스(232), 커패시터(234) 양단의 피드백(FB)(233) 및 커패시터(236)를 통한 공급 전압 단자(BP)(235)를 위한 외부 핀들을 갖는 4 또는 5 단자(4-핀 또는 5-핀) 기기이다. 출력 전압을 나타내는 전압(V'_o)을 수신하는 제5 핀(237)이 존재할 수 있다. 상기 스위칭 회로(240)의 접지접속 핀(Gnd)(232)은 고전위 측 양(+) 레일 상에 있는 전력 스위치(230A)의 소스 상호 접속부(232)로 참조된다. 일 예에서는 상기 스위치의 소스(232)가 더 나은 열전달 관리를 위해 다수의 상호접속 핀으로 이루어질 수 있다.

상기 스위칭 회로(240)가 단일의 감지 단자(피드백 단자(FB)(233))를 지니는 4-단자 기기일 수 있기 때문에, 무-부하시 출력 '과전압 보호(over voltage protection; OVP)' 및 정상적인 동작 동안 출력 전류를 감지하는 것에 관한 모든 정보가 상기 스위칭 회로(240)의 피드백 단자(FB)(233)에 전달된다.

도 2의 예에서는, 상기 스위칭 회로(240) 내부로부터 전류가 바이패스 단자(BP)(235)로 공급될 수 있다. 일 실시 예에서는 상기 제어기용 공급원이 MOSFET의 탭으로부터 제공되며, 상기 MOSFET가 일 예에서는 정상 작동에서 온 상태인 JFET(도시되지 않음)와 내부적으로 캐스케이드 접속되어 있고 핀(BP)(235)을 통해 외부 커패시터(236) 양단에 연결되어 있다. 몇몇 실시 예들에서는, 상기 스위치 및 제어 모듈(240)을 위한 공급원이 BP 핀을 버크 전원 변환기의 dc 출력 전압에 연결하거나 상기 버크 인덕터(150A) 상의 보조 권선을 통해 또는 다른 어떤 외부 공급원을 통해 연결함으로써 제공될 수 있다.

상기 전원 변환기의 출력 단자들 양단에 연결된 출력 부하는 부하 전압(V_O)(270) 및 부하 전류(I_O)(272)로 나타나 있다. LED 조명 부하의 어떤 예에서는, 상기 LED의 제어/디밍 출력광을 위한 부하 전류를 안정화하기 위해, 출력 감지 또는 피드백 신호(FB)(233)는 출력 전류(I_o)(272)를 나타낸다. 상기 신호(FB)를 통한 출력 감지(272)는 전압 신호 또는 전류 신호를 포함할 수 있다.

버크 변환기(200)는 프리휠링/서큘레이팅 다이오드(D1)(244), 버크 인덕터(L1)(250A), 출력 필터 인덕터(L_FO) 및 출력 버크 커패시터(C_O)(264)를 부가적으로 포함한다. 일 예에서는, 상기 출력 포트에 대한 부하 연결은 하나 이상의 LED들을 지니는 LED 스트링을 포함할 수 있다. 사전에 설치된 고임피던스 저항기(265)는 트라이액 디머가 트라이액 디머용 최소 유지 전류를 낮은 딤(dim)에서 제공하여 낮은 부하/무부하 증상들에서 정확한 작동을 보장해야 할 경우에 최소 부하 및 양호한 안정성을 제공하도록 버크 변환기(200)의 출력에 포함될 수 있다.

일 예에서, 상기 버크 인덕터(L1)(250A)는 기생 커패시턴스(259)와 병렬을 이루고 있는 이상적인 인덕터를 제공하는 L_1equi 모듈(250B)에 의해 도입될 수 있다. 작동시, 스위치(230A)가 턴온되는 경우에, 입력으로부터 인덕터(L1)(260)로 전류가 흐르고, 그럼으로써 출력 커패시터(C_O)(264)를 충전하고 전력을 상기 부하로 제공할 수 있다. 스위치(230A)가 턴오프될 경우에, 인덕터(L1)(250A)에 저장된 에너지가 방전하는 동안, 전류는 인덕터(L1)(250A), 커패시터(C_O)(264)를 통한 그리고 상기 프리휠링 다이오드(D1)(254)를 통해 다시 복귀함으로써 램핑 다운하는 외부 부하를 통한 서큘레이팅 흐름을 지닌다.

제어기(245)는 상기 변환기의 출력 전류 또는 출력 전압을 안정화하기 위해, 출력 부하 변동을 나타내는, 수신된 FB 신호들(233)에 응답하여 생성된 구동 신호를 가지고 온-상태 및 오프-상태 사이로의 스위치(230A)의 스위칭을 제어하도록 연결된다. 온-상태에서는 저 임피던스를 가지고 전류가 실질적으로 스위치를 통해 흐르도록 허용된다. 오프-상태에서는 전력 스위치를 통해 전류가 실질적으로 흐르지 않게 된다. 그러나 당업자라면 이해하겠지만 도시된 바와 같이 S_1equi 모듈(230B)이 역병렬 몸체 다이오드(239)를 통해 역방향으로 전류를 통전시킬 수 있다. 회로 발진들 또는 과도들로 인한 어떠한 역전류라도 불안정성 및 기기 고장을 야기할 수 있다.

여기서 유념할 점은 선행기술에서 역전류 차단 다이오드(D_block)(220)가 상기 스위치를 통한 어떠한 저지 역전류라도 차단하여 상기 역전류로 인한 고장들을 회피하는데 대개 이용되어왔다는 점이다. 그러나 이하에서 고찰하겠지만, 본 발명의 교시들에 따른 추가 특징은 어떠한 역전류라도 방지하고 이를 외부 차단 다이오드(D_block)(220)를 통해 세이브하는 것이며 이와는 달리 상기 외부 차단 다이오드(D_block)(220)는 상기 스위치를 통한 역전류를 차단하도록 추가되어야 한다.

고전위 측 스위치를 지니는 버크 변환기에서는, 도 2에 예를 들어 예시된 바와 같이, 부하 측에서의 감지 저항기를 가지고 dc 출력 부하를 직접 감지하면 전력이 소비될 수 있고, 고방열 및 저효율로 인한 전열(heat transfer)이 커질 수 있게 된다. 또한, 상기 제어기의 전압 레벨로부터의 기준 전압 레벨 차 때문에, 이는 상기 감지 신호의 기준을 상기 제어기의 전압 레벨과 매치하도록 시프트하는 추가 회로를 필요로 할 수 있다.

고전위 측 스위치 버크 변환기를 위한 수법에 기반을 두고, dc 출력 부하 전류의 감지는 결합 노드(X)(255)에 연결된 피드백 감지용 저항기(R_FB)(253)를 통해 상기 프리휠링 다이오드(D1)(254)의 경로에 흐르는 맥동 전류(pulsating current)를 감지함으로써 수행될 수 있다. 상기 결합 노드(X)(255)는 상기 제어기(245)의 기준(접지)에 연결되어 있으며, 상기 제어기(245)의 기준(접지)은 상기 전력 스위치(230A)의 소스 단자들(232)에 연결되어 있다. 상기 프리휠링 전류에 기인하는 상기 감지용 저항기(R_FB)(242) 양단 간의 전압 강하는 상기 커패시터(234) 양단 간에 있는 피드백 단자(FB)(233)에 인가된다.

상기 결합 노드(X)(255)는 상기 인덕터(L1)(250A), 저항기(R_FB)(253)(상기 프리휠링 전류를 감지함) 및 상기 제어기(245)의 기준 접지인 스위치(230A) 소스 단자(232)의 공통 결합 지점이다.

도 3a 및 도 3b에는 버크 변환기의 불연속 통전 모드(discontinuous conduction mode; DCM) 작동의 스위칭 파형들이 예시되어 있다. 도 3a에는 정상 상태에서 수 스위치 사이클 동안 도입되는, 노드(X)(255)(도 2의 스위치(230A), 인덕터(L1)(250A) 및 프리휠링 다이오드 감지용 저항기(253)의 공통 결합 지점)에 걸리는 전압(V_X)(340) 및 시간(310)에 대한 인덕터(L1)(250A)를 통한 인덕터 전류(I_L1)(320)가 예시되어 있다. 스위치(230A)가 닫혀서 통전 상태(온-상태)에 있는 경우에, 인덕터(L1)(250A)에 흐르는 전류는 시간(t0)(312)에서부터 시간(t1)(314)에 이르기까지의 온-시간 동안 전류 한도에 의해 정해진 온-시간 종료시 최대 피크 지점에 이르기까지 기울기 상승(322)한다. 시간(t1)(314)에서 스위치는 열려서(턴오프되어) 상기 프리휠링 다이오드(D1)(244)를 통해 흐르는 전류가 프리휠링(서큘레이팅)하는 동안 인덕터 전류가 램프 다운(324)된다. 불연속 통전 모드(DCM)의 작동이 이루어지는 경우에, 상기 인덕터(L1)(250A)에 저장된 에너지는 다음 스위치가 시간(t3)(318)에서 턴온되기 전인 시간 기간(326) 동안 제로(zero)에 머물러 있도록 시간(t2)(316)에서 완전히 방전된다.

그 반면에, 도 3b에서는 상기 제어기(245)에 대한 기준 레벨 및 상기 전력 스위치(230A)의 소스 단자와 동일한 전압인 결합 노드(X)(255)에 걸린 전압에 대한 스위칭 사이클(Tsw)(350) 동안의 전형적인 작동 파형이 도시되어 있다. 전력 스위치(230A)가 닫혀서(온-상태로 되어) 통전 상태에 있는 경우에, 시간(t0)(312)에서부터 시간(t1)(314)에 이르기까지, (도 2의 결합 노드(X)(245)에 걸린) 전압(V_X)(340)은 입력 전압(Vin)(342)(도 2에서는 V_in(212))과 실질적으로 동일하다. 상기 입력 전압(V_in)의 순시값이 상기 버크 변환기의 출력 전압보다 높게 유지되는 한은, 인덕터 전류(I_L1)(320)가 시간(t₁)(314)에서 피크값(323)에 이르기까지 기울기 상승(322)된다.

스위치가 열린(오프-상태에 있는) 경우에, 프리휠링 다이오드(D1)(254)가 상기 인덕터(L1)(250A)의 방전 전류를 통전하기 시작한다. 인덕터 전류(I_L1)(320)는 램프 다운(324)되고 시간(t1)(314)에서 상기 결합 노드(X)(255)에 걸린 전압(V_X)은 상기 부하 기준 접지 레벨(201)보다는 프리휠링 다이오드(D1)(254) 및 감지용 저항기(R_FB)(253) 상에 걸린 소량의 전압 강하만큼 낮은 약 제로(zero) 레벨(344)로 된다.

DCM에서 상기 인덕터(L1)(250A)에 걸린 모든 에너지가 방전될 때, 인덕터 전류(I_L1)(320)는 제로(326)로 강하되고 시간(t₂)(316) 및 시간(t₃)(318) 간에 제로 상태로 유지된다. 결합 노드(X)(255)는 결합 노드(X)(255)에 걸린 전압(V_X)(340)이 출력 전압(V_o)으로 설정될 때까지 또는 다음 스위칭 사이클이 시작될 때까지 유휴 발진들을 가지고 부동 상태(floating)가 된다. 상기 유휴 발진들은 회로 부품들 및 보드 기생 때문에 생길 수 있다. 일 예에서는 상기 인덕터(L1_equal)(250B)의 표유 기생(stray parasitic) 커패시턴스(259)가 회로 인덕턴스와 공진한다. 상기 회로 인덕턴스는 주로 회로 보드 트레이스들의 기생 인덕턴스와 버크 인덕터(L1)(250A)를 더한 것을 포함한다. 시간(t3)(318)에서 전력 스위치가 턴온됨으로써, 다음 스위칭 사이클의 개시시에, 결합 노드(X)(255)에 걸린 전압은 입력 전압(Vin)(342)으로 다시 복귀하도록 강제된다. 피크 공진 전압은 2*V_o(384) 만큼 높게 될 수 있다. 일 예에서 상기 버크 변환기의 임계 통전 모드(critical conduction mode; CrM)에 대해, 다음 스위칭 사이클에 대한 스위치 턴온은 발진 전압이 최소 스위칭 손실 및 최적 효율의 이점을 위해 제로 전압 스위칭(zero voltage switching; ZVS)을 이루도록 V_in에 이르게 될 때까지 지연된다.

당업자라면 이해하겠지만 작동시, 제어 블록들에서 그리고 구동기에서 전파 지연들이 존재할 수 있다. 추가로, 인덕터(L1)(250B) 값 및 그의 표유 기생 커패시턴스(C_r)(259)에서 변동들이 존재할 수 있으며, 이는 V_X = Vin인 관계가 성립하는 정확한 시간에 상기 스위치를 강제로 턴온하는 것을 어렵게 한다. 외부 차단 다이오드(D_block)(220) 없이 V_X > Vin인 관계가 성립할 때 스위치가 턴온되는 경우에, 역전류가 상기 전력 스위치(S_1equi)(230B)를 거칠 수 있다.

특히, 상기 전력 스위치(S_1equi)(230B) 및 제어기(245)가 단일 모듈(240)로 단일 다이 상에 형성되게 하는 스위칭 회로의 집적회로(integrated circuit; IC) 예에서, 기판 내로 전류를 주입할 수 있는 역전류 통전은 상기 몸체 다이오드를 통해 발생할 수 있으며, 상기 역전류 통전은 상기 제어기에서의 기준을 변동 및 레벨 시프트하는 결과를 초래할 수 있다. 이는 불안정성이 칩을 래치업하는 결과를 초래할 수 있으며 심지어는 그 결과로 고장이 발생할 수 있을 것이다.

따라서, 그러한 공지된 신뢰성 문제들 때문에, V_X가 Vin보다 높게 될 수 있을 때마다 외부 차단 다이오드(D_block)(220)가 역전류를 차단하는데 필요할 수 있음이 명백하다. 그러나 차단 다이오드의 삽입은 부품수, 보드 영역, 비용 및 효율에 반대로 영향을 준다.

그러므로 본 발명의 교시들에 따른 예들은 상기 스위치의 몸체 다이오드를 통한 역전류를 방지함에 있어서의 시스템 신뢰성의 희생없이 (도 2에서의) 외부 차단 다이오드(D_block)(220)의 제거를 허용하는 상기 제어기에서의 새로운 특징들 및 기능들을 포함하도록 하는 새로운 체계적인 방법들을 제공한다.

설명을 위해, 도 4a에는 버크 전력 스위치(예컨대, 도 2에서는 S1(230A))를 통해 발생하는 역전류의 증상 및 가능한 원인의 일 예가 도시되어 있다. 도 4a에는 2개의 절반 사이클(T_Line _/2)(411, 412)을 지니는 입력 전압(T_Line)(415)의 한 선로 사이클이 예시되어 있다. 수평축(410) 상에는 시간이 제공된 것에 대하여 브리지 정류기(210) 다음의 정류된 ac 입력 전압(도 2에서의 V_in(212))의 순시값이 수직축(V_in)(420) 상에 제공되어 있다. 역률 보정 회로(PFC)를 지니는 전력 변환기에서, 브리지 정류기 다음의 입력 커패시턴스(예컨대, 도 2에서는 C_F1(216) 및 C_F2(218))가 선로 정현파 형상(421, 422) 상에 어떠한 영향을 주지 않을 정도로 작다.

상기 입력 전압(V_in)(420)의 정현파 순시값이 출력 전압(Vo)(425)보다 높은 한은, 상기 버크 변환기가 듀티 사이클(온-시간) 제어 관계, 다시 말하면 D = Vo / V_in에 기반을 두고 안정화하도록 작동한다.

도 4b는 입력 전압(V_in)(420)이 출력 전압(V_o)(425)으로 기울기 강하되고 출력 전압(V_o)(425) 미만으로 될 수 있는 t_x1(440)에서부터 t_x2(460)에 이르기까지의 시간 간격 동안 인덕터 전류(I_ind)(440) 및 게이트 전압(V_gate)(450)(도 2에서는, 전력 스위치(S1)(230A)의 게이트 신호(248))을 확대하여 도시한 도면이다. 게이트 펄스(V_gate)(450)의 온-시간 및 시간 주기는 (간격(452A)으로부터 간격(452B)으로 그리고 간격(452C)으로) 점차 증가된다. 인덕터 전류(I_ind)(440)의 스위칭 주기는 또한 증가된 듀티 사이클과 함께 (간격(442A)으로부터 간격(442B)으로 그리고 간격(442C)으로) 증가된다.

지점 A, 다시 말하면 시간(t_y1)(426) 그리고 V_in= V_o에서, 듀티 사이클이 최대에 이르게 되며 전력 스위치(S1)(230A)는 t_y1(426)에서부터 t_y2(428)에 이르기까지(지점 A에서부터 지점 B에 이르기까지)의 전체 시간 간격 동안 온 상태로 되고, 이는 도 4B의 확대 부위에서 고장 시간 간격(broken time interval; 446)을 포함한다. 시간 간격(t_y1(426) 내지 t_y2(428))에서, 전력 스위치(S1)(230A)는 더 이상의 스위칭 없이 온-상태로 유지되며, 유휴 기생 감쇠 발진은 최대 양(+) 피크(443) 및 최대 음(-) 피크(444)로 이루어질 수 있으며 그리고 나서 감쇠 발진(445)이 이어지고 상기 감쇠 발진(445)은 V_in< V_o 인 관계가 성립하는 동안 전체 기간(A-B)(시간 간격(t_y1(426) 내지 t_y2(428)) 또는 그의 일부 동안 지속될 수 있다.

시간(t_y2)(428)(지점 B)에서, 입력 전압(V_in)(420)의 순시값은 증가되고 출력 전압(V_o)(425)보다 높게 다시 복귀된 다음에, 강제된 제어 스위칭이 재개된다. 게이트 신호(V_gate)(450)의 온-시간 및 시간 주기는 (간격(458A)으로부터 간격(458B)으로 그리고 간격(458C)으로) 점차 감소된다. 인덕터 전류(I_ind)(440)의 스위칭 주기는 또한 감소된 듀티 사이클과 함께 (간격(448A)으로부터 간격(448B)으로 그리고 간격(448C)으로) 감소된다.

도 5a 및 도 5b에는 본 발명의 교시들에 따른 각각의 선로 절반 사이클 동안 다수의 제어 구역이 예시되어 있다. 도 4a와 유사한 도 5a에는 입력 전압(도 2에서는, V_in(212))의 2개의 정류된 절반 사이클(T_Line _/2)(511, 512)을 갖는 브리지 정류기(210) 다음에 하나의 선로 사이클(T_Line)(515)이 도시되어 있다. 예시된 예에서 보인 바와 같이, 각각의 절반 선로 사이클은 본 발명의 교시들에 따라 서로 다른 제어 구역들로 분할된다. 수직 축(V_in)(520)은 수평 축(510) 상의 시간에 대하여 정류된 정현파 ac 입력 전압의 순시값을 나타낸다. 브리지 정류기 다음의 작은 입력 커패시턴스(예컨대, 도 2에서의 C_F1(216) 및 C_F2(218)) 때문에, 상기 정류된 ac 입력 전압이 선로 정현파 형상(521, 522)을 유지한다.

2배의 출력 전압(2*V_o)(535) 및 상기 출력 전압(V_o)(530)의 2개의 문턱값 전압 레벨이 선택되고 이들은 각각의 절반 선로 사이클을, 다수의 작동 영역을 갖는 절반 선로 사이클(T_Line _/2)(512)을 보여주는 도 5b에 도시된 바와 같은 유리한 제어 및 작동 성능을 갖는 다수의 영역, 또는 다수의 제어 영역으로 분할한다. 일 예에서는, 각각의 절반 선로 사이클(T_Line _/2)(512)에 대한 제어 프로세스는 2개의 개별 제어 프로세스 구역으로 분할될 수 있다.

설명을 위해, 제1 제어 구역이 정해질 수 있는데, 이 경우에 피크(525)에 대한 문턱값 레벨(C_D)(535)보다 높은 Vin > 2*Vo(418)이고 그리고 입력 전압(V_in)이 버크 출력 전압(V_o)에 대한 충분한 마진에 비해 높다. 이러한 영역에서, 제어는 공지된 이점들을 갖는 불연속 또는 임계 통전 모드로 버크 안정화를 유지하도록 각각의 스위칭 사이클에서의 종래의 제로 전류 검출(zero current detection; ZCD)에 기반을 두고 이루어진다.

제2 제어 구역이 정해질 수 있는데, 이 경우에 (지점들(01_02) 양단 간에 있으며, 제로 라인에 대한 임계 레벨(C_D)(535)보다 낮은) Vin < 2*Vo (514A, 514B)이다. 이러한 제어 구역에서, 제어는 입력 전압이 출력 전압과 같은(Vin = Vo) 교차 지점(A, B)을 인식하도록 dV_x /dt 검출에 기반을 두고 이루어질 수 있다. 펄스 폭 변조(pulse width modulation; PWM) 제어 스킴에서는, 선로 정현파 전압이 감소될 때 듀티 사이클이 반대로 증가되고 제로 교차(zero crossing) 주위에서는 듀티 사이클이 D = 1인 관계에 이르게 될 수 있다.

입력 전압(Vin)이 출력 전압(Vo)보다는 작게 보이는 A_B(530)의 문턱값 미만에서는 듀티 사이클이 D=1에서 유휴 상태로 유지되고 Vin < Vo인 전체 영역에 대해 전력 스위치(230A)는 정상 닫힘 상태(온-상태)로 유지된다. 도 4a 및 도 4b에서 설명한 바와 같이, 이 영역에서는 어떠한 발진이라도 제로 교차 라인(01_02)에 대한 문턱값 레벨(A_B)(530) 미만인 전체 영역(Vin < Vo) 동안, 또는 영역들(513A, 513B)에서 상기 스위치를 온-상태로 유지함으로써 방지되는 기판을 통한 역전류로 인한 고장의 위험을 야기할 수 있다.

도 6a 및 도 6b에서 보인 이하의 구현 예는 입력 전압이 출력 전압 미만으로 될 때마다 임의의 발진에 기인하여 생길 수 있는 버크 전력 스위치를 통한 역전류를 방지하도록 하는 본원의 한 실시 예를 보여준다. 유휴 발진은 전력 스위치의 오프-상태 동안 DCM에서 생길 수 있으며 몸체 다이오드를 순방향으로 바이어스하여 역전류를 통전시킬 수 있다. 본 발명의 교시에 기반을 두고 이루어지는 그러한 증상들 하에서는 일 예에서 듀티 사이클이 D=1로 래치되고 스위치는 입력 전압이 출력 전압 미만인(Vin < Vo) 전체 시간 간격 동안 온-상태(닫힘 상태)로 유지된다.

도 6a 및 도 6b에는 본원의 교시에 기반을 두고 이루어지는 버크 변환기의 고전위 측 스위치를 통한 역전류를 방지하도록 제어기 블록을 위한 구현 논리의 간단한 예가 도시되어 있다. 도 6a에 도시된 간단한 논리 블록에는 디지털 제어 신호(605), 일 예에서는 10비트 신호(D[9:0])일 수 있는 디지털 제어 신호(605)에 응답하여 역전류를 방지하는 제어 블록(600)의 일 예가 심벌로 소개되어 있다. 디지털 펄스 폭 변조 블록(digital pulse width modulation block; DPWM)(610)은 디지털 신호 스트림을 수신한다. 일 예에서는 10비트 스위칭 신호(605)가 도 2에서의 피드백 FB 신호(233)에 응답할 수 있다. ON-RST 신호(615)는 상기 디지털 제어 신호(605)에 응답하여 디지털 펄스 폭 변조 블록(DPWM)(610)을 통해 생성된다.

논리 AND 게이트(620)는 제1 입력 단자(615)를 통해 스트림(605)(D[9:0])에 응답하여 상기 디지털 펄스 폭 변조(DPWM) 블록(610)으로부터 디지털 ON-RST 신호(615)를 수신한다. 상기 논리 AND 게이트(620)의 제2 반전 입력 단자는 인덕터 전류가 문턱값 미만으로 되었는지를 나타내는 문턱값 미만 인덕터 전류 신호(i_ind _-small)(655)를 수신한다. 일 예에서 이는 정류된 정현파 ac 입력 전압이 버크 변환기의 출력 전압 부근에 있거나 버크 변환기의 출력 전압 미만에 있는 문턱값으로 감소되었는지를 나타낼 수 있다. 상기 논리 AND 게이트(620)의 출력(622)은 플립-플롭 유닛(630)의 단자(R)(623)에 연결되고 i_ind _-small 신호(655)가 활성화되지 않을 때마다 리세트된다. 플립-플롭(630)의 세트 입력 단자(S)(625)는 충분히 큰 마진을 가진 입력 전압(V_in-)이 출력 전압(V_o _-)보다는 높을 때 버크 변환기의 임계 통전 모드(critical conduction mode; CrM) 또는 불연속 통전 모드(discontinuous conduction mode; DCM) 작동을 위한 제로 전류 검출(zero current detection; ZCD) 신호(624)에 연결되어 있다.

정류된 정현파 ac 입력 전압이 상기 출력 전압을 초과하는 높은 문턱값보다 높은 한 i_ind _-small 신호(655)는 활성화되지 않으며 상기 디지털 펄스 폭 변조(DPWM) 유닛(610)으로부터의 ON-RST 신호들(615)은 플립-플롭 유닛(630)의 R 단자(623)에 인가된다. 상기 플립-플롭 유닛(630)은 상기 S 단자(625)를 통해 제로 전류 검출(ZCD) 신호(624)를 수신한다. 상기 플립-플롭 유닛(630)의 출력(638)은 버크 변환기의 정상적인 작동을 위해 버크 전력 스위치(예컨대, 도 2에서는 참조부호 230A)에 대한 구동 신호를 생성한다. 리세트 신호(622)는 단자(R)(623)를 통해 스위칭 신호를 정지시키고 상기 문턱값 미만 표시기 전류 신호(i_ind _-small)(655)가 작동될 때마다 상기 스위치를 온-상태로 래치할 수 있다. 상기 i_ind _-small 신호(655)가 AND 게이트(620)의 반전 입력을 통해 작동되는 경우에, 플립-플롭 유닛(630)은 리세트될 수 없고 상기 구동 신호(638)는 상기 전력 스위치를 온-상태로 유지하여 본 발명의 교시들에 따라 상기 기판을 통한 역전류에 기인하는 제어기 손상을 방지하도록 고 레벨 상태로 래치한다.

도 6B에는 i_ind _-small 신호(655)를 생성하는데 사용될 수 있는 간단한 비교기가 예시되어 있다. 상기 비교기(650)의 반전 입력상에 걸린 인덕터 전류(i_ind)(640)는, 인덕터 전류 피크값(i_ind-pk)의 20%를 나타내는, 비-반전 입력상에 걸린 신호(645)와 비교된다. 입력 전압(V_in)이 출력 전압(V_o)에 접근하고 있다는 표시인, 상기 피크 인덕터 전류의 20%보다 인덕터 전류가 작을 때마다(i_ind <20% i_ind _-pk.) 출력 신호(655)(i_ind _-small)가 활성화되거나 고 레벨 상태로 된다.

도 7은 본 발명의 교시들에 따라 도 5a 및 도 5b에서 설명한 바와 같은 절반 선로 사이클에서의 전형적인 제어 프로세스를 요약한 전형적인 흐름도이다. 다수의 제어 구역이 이하에서 절반 선로 사이클에 대해 설명되어 있다.

상기 프로세스가 시작할 경우(710), 블록(715)에서는 전력 스위치의 온-상태 동안 드레인 전압(V_D)과 동일한 입력 전압(V_in)이 탭 단자를 통해 측정된다(V_in = V_D = V_tap). 출력 전압(V_o)이 오프-상태 동안 측정된다. 조건 블록(720)에서는, 입력 전압(V_in)은 출력 전압(V_o)의 2배와 비교될 것이다. 출력 전압(V_o)은 직접적으로나 간접적으로 측정될 수 있을 것이다. 5-핀 기기에서는, 추가 단자(V_o')(237)(도 2)가 이용 가능한 경우, 그러한 측정이 직접적일 수 있다. 그러나 4-핀 기기에서는, 이러한 측정이 스위치 오프-상태 동안 인덕터에 흐르는 전류나 프리휠링 경로에 흐르는 전류의 피드백 정보로부터 간접적으로 구해질 수 있다.

V_in > 2*V_o인 한(옵션 Yes(723)), 제어 구역은 임계적이거나 불연속 통전 작동 모드(CrM 또는 DCM) 동안 인덕터 방전 전류의 제로 전류 검출(ZCD) 상태로 유지된다. 스위치 턴-온은 정상적인 제로 전류 검출에 의해, 예컨대 인덕터 전류가 제로에 이르게 된 후 고정 지연을 가지고 제어된다(블록 723). 일 예에서는 인덕터 제로 전류 검출이 V_ind = L1^.(di_Lind/dt)임을 모니터링함으로써 인덕터(L1) 양단 간의 전압을 측정하여 이루어진다. 이러한 전압이 스위치 오프-상태 동안 소정의 문턱값 레벨에 이르기까지 강하할 때, 조건 블록(740) 및 Yes 옵션(741)에서, 제로 전류 검출(ZCD) 신호가 생성된다. 제로 전류(745)를 검출한 후에, 스위치 턴온의 지연은 유휴 발진이 조건 블록(760) 및 Yes 옵션(761)에서 상기 결합 노드(X)(255) 상에 걸린 전압(V_X)을 입력 전압(V_in)으로 강제시키는 것을 허용한다. V_X= V_in에서의 스위치 턴온은 제로 전압 스위칭(ZVS)(770)의 사용, 낮은 스위치 턴온 손실, 및 높은 효율을 허용한다. 이때 제어 프로세스는 다음 스위칭 사이클을 위해 771 및 775를 통해 상기 조건 블록(720)으로 폴드백(fold back)된다. 도 2에서의 노드(X)(255)는 프리휠링 다이오드(D1)(254)의 전류 경로에서의 인덕터(L1)(250A), 스위치(S1)(230A) 및 감지용 저항기(253)의 결합 지점이다.

상기 입력 전압(V_in)이 출력 전압(V_o)의 2배 미만으로 되는 경우(V_in< 2*Vo), 또는 옵션 No(722)에서, 프로세싱은 조건 블록(724)으로 진행되어 입력 및 출력 전압(V_in, V_o)을 비교하게 된다. V_in < 2*V_o이고 V_in > V_o인 경우(다시 말하면, 2*V_o > V_in > V_o), 또는 옵션 Yes(725)에서, 제어 구역은 도 5b에서의 참조부호(514A, 514B)로, 다시 말하면 스위치 턴온 시간을 제어하도록 결합 노드(X) 상에서의 전압 변화 검출(dVx/dt)에 의해 도 5b에서의 참조부호(514A, 514B)로 변화된다(블록 735). 이러한 제어 구역에서는, 문턱값 레벨 미만으로 강하하도록(V_ind< V_th _- _ZCS) 인덕터 양단 간의 전압을 대기하는 대신에, 스위치 턴온은 전압 변화율을 감지하여 이루어진다(블록 750). 일 예에서는, 제로에 이르게 되는 인덕터 전류의 부호인 유휴 발진의 dV_X/dt가 검출되는 한, 최소 지연을 가지고 전력 스위치가 턴온된다. 이러한 방식으로 작동이 임계 모드(CrM)로 유지되고, 결합 노드(X)(255) 상에 걸린 전압(V_X)은 고 레벨로 상승할 수 없으며 유일한 상승은 제어 블록들의 전파 지연에 기인한 것이다. 스위치 턴온 후에, 제어 루프는 다음 스위칭 사이클을 위해 751 및 775를 통해 상기 조건 블록(720)으로 폴드백된다.

조건 블록(724)의 옵션 No(726)에서는, 입력 전압(V_in)이 출력 전압(V_o)으로 변화하는 경우에, 상기 결합 노드(X)(255)에 걸린 전압(V_X) 상에서의 어떠한 가능한 발진이라도 이러한 전압을 V_in보다 높게 하여 몸체 다이오드 및 기판을 통해 통전될 수 있는 전력 스위치를 통한 역전류를 개시함으로써 제어기에서의 고장을 야기할 수 있다. 그러한 증상 하에서 입력 전압(V_in)이 출력 전압(Vo) 미만으로 될 때, 피크 전류 제어가 장악되고, 일정한 온-시간 제어 대신에 스위치가 턴온되어 V_in< Vo인 모든 시간 간격 동안 유휴 온-상태로 유지되며(블록 730) 제어 루프는 입력 전압(V_in)이 다시 출력 전압(Vo)보다 높게 되어 제어 구역이 변화될 때까지 조건 블록(724)으로 폴드백된다.

본 발명의 예시된 예들의 위 설명은 요약서에서 설명되어 있는 것을 포함해 전부 망라한 것이거나 개시된 정확한 형태들에 대한 한정인 것으로 의도된 것이 아니다. 본 발명의 특정 실시 예들, 및 본 발명에 대한 예들이 예시를 목적으로 하여 본원 명세서에 기재되어 있지만, 본 발명의 폭넓은 사상 및 범위로부터 벗어나지 않고 여러 등가 변형 예가 가능하다. 실제로 당업자라면 이해하겠지만 특정한 전형적인 전압들, 전류들, 주파수들, 전력 범위 값들, 시간들 등등은 설명을 목적으로 하여 제공된 것이며 다른 값들이 또한 본 발명의 교시들에 따른 다른 실시 예들 및 예들로 채용될 수 있다.

Claims

버크 변환기에서 사용하기 위한 역전류 방지 기능을 지니는 스위칭 회로에 있어서,
상기 스위칭 회로는,
상기 버크 변환기의 입력 및 상기 버크 변환기의 결합 노드 사이에 연결된 전력 스위치로서, 상기 버크 변환기의 입력은 정류된 정현파 ac 전압에 연결되도록 구성되어 있으며, 상기 결합 노드는 전력 스위치, 인덕터 및 프리휠링 다이오드의 상호접속 지점이고, 상기 인덕터는 상기 결합 노드 및 상기 버크 변환기의 출력 사이에 연결되어 있으며, 상기 프리휠링 다이오드는 상기 버크 변환기의 출력 복귀 및 결합 노드 사이에 연결되어 있는, 전력 스위치;
상기 버크 변환기의 출력을 나타내는 피드백 신호의 수신을 위해 연결되도록 구성된 제어기로서, 제어기는 상기 전력 스위치의 스위칭을 제어하여 상기 버크 변환기의 입력으로부터 상기 인덕터를 통해 상기 버크 변환기의 출력으로의 에너지 전달을 안정화하도록 구동 신호를 생성하도록 연결되어 있는, 제어기; 및
상기 제어기에 포함되어 있으며 상기 전력 스위치에 응답하여 상기 전력 스위치의 역전류 증상을 검출하도록 연결되어 있는 역전류 방지 회로로서, 역전류 방지 회로는 상기 역전류 증상에 응답하여 억제 신호를 생성하도록 연결되어 있으며 상기 전력 스위치는 상기 전력 스위치를 통한 역전류를 억제하기 위해 상기 억제 신호에 응답하여 상기 구동 신호를 수신하는 것이 억제되도록 연결되어 있는, 역전류 방지 회로;
를 포함하며,
상기 역전류 방지 회로는 상기 전력 스위치의 온-상태 동안 시간에 걸친 전력 스위치를 통한 전류의 변화에 응답하여 상기 전력 스위치의 역전류 증상을 검출하도록 연결되어 있고,
상기 역전류 방지 회로는 상기 전력 스위치의 오프-상태 동안 상기 전력 스위치의 소스 전압 및 상기 전력 스위치의 드레인 전압 간의 차분값에 응답하여 상기 전력 스위치의 역전류 증상을 검출하도록 연결되어 있는, 버크 변환기에서 사용하기 위한 역전류 방지 기능을 지니는 스위칭 회로.
삭제
삭제
버크 변환기에서 사용하기 위한 역전류 방지 기능을 지니는 스위칭 회로에 있어서,
상기 스위칭 회로는,
상기 버크 변환기의 입력 및 상기 버크 변환기의 결합 노드 사이에 연결된 전력 스위치로서, 상기 버크 변환기의 입력은 정류된 정현파 ac 전압에 연결되도록 구성되어 있으며, 상기 결합 노드는 전력 스위치, 인덕터 및 프리휠링 다이오드의 상호접속 지점이고, 상기 인덕터는 상기 결합 노드 및 상기 버크 변환기의 출력 사이에 연결되어 있으며, 상기 프리휠링 다이오드는 상기 버크 변환기의 출력 복귀 및 결합 노드 사이에 연결되어 있는, 전력 스위치;
상기 버크 변환기의 출력을 나타내는 피드백 신호의 수신을 위해 연결되도록 구성된 제어기로서, 제어기는 상기 전력 스위치의 스위칭을 제어하여 상기 버크 변환기의 입력으로부터 상기 인덕터를 통해 상기 버크 변환기의 출력으로의 에너지 전달을 안정화하도록 구동 신호를 생성하도록 연결되어 있는, 제어기; 및
상기 제어기에 포함되어 있으며 상기 전력 스위치에 응답하여 상기 전력 스위치의 역전류 증상을 검출하도록 연결되어 있는 역전류 방지 회로로서, 역전류 방지 회로는 상기 역전류 증상에 응답하여 억제 신호를 생성하도록 연결되어 있으며 상기 전력 스위치는 상기 전력 스위치를 통한 역전류를 억제하기 위해 상기 억제 신호에 응답하여 상기 구동 신호를 수신하는 것이 억제되도록 연결되어 있는, 역전류 방지 회로;
를 포함하며,
상기 역전류 방지 회로는 상기 전력 스위치의 온-상태 동안 시간에 걸친 전력 스위치를 통한 전류의 변화에 응답하여 상기 전력 스위치의 역전류 증상을 검출하도록 연결되어 있고,
상기 역전류 방지 회로는 상기 전력 스위치의 오프-상태 동안 상기 버크 변환기의 출력 전압 및 정류된 정현파 ac 입력 전압을 감지하도록 연결되어 있으며, 상기 역전류 방지 회로는 상기 정류된 정현파 ac 입력 전압의 순시값이 상기 버크 변환기의 출력 전압에 근접하게 되는 경우에 상기 버크 변환기의 출력 전압 및 상기 정류된 정현파 ac 입력 전압의 비교에 응답하여 상기 전력 스위치의 역전류 증상을 검출하도록 연결되어 있는, 버크 변환기에서 사용하기 위한 역전류 방지 기능을 지니는 스위칭 회로.
제4항에 있어서,
상기 제어기는 상기 정류된 정현파 ac 입력 전압의 순시값이 상기 버크 변환기의 출력 전압에 근접하게 되는 동안 상기 전력 스위치를 온-상태로 유지하도록 연결되어 있는, 버크 변환기에서 사용하기 위한 역전류 방지 기능을 지니는 스위칭 회로.
제4항에 있어서,
상기 제어기는 상기 정류된 정현파 ac 입력 전압의 순시값이 상기 버크 변환기의 출력 전압에 근접하게 되는 동안 상기 전력 스위치를 오프-상태로 유지하도록 연결되어 있는, 버크 변환기에서 사용하기 위한 역전류 방지 기능을 지니는 스위칭 회로.
제4항에 있어서,
상기 제어기는 상기 정류된 정현파 ac 입력 전압의 순시값이 상기 버크 변환기의 출력 전압보다 높은 문턱값 내에 있는 동안 상기 전력 스위치를 온-상태로 유지하도록 연결되어 있으며, 온-상태에 있는 전력 스위치는 기판 통전에 기인하는 제어기 고장을 회피하도록 상기 전력 스위치를 통한 역전류에 대한 저 임피던스 경로를 제공하는, 버크 변환기에서 사용하기 위한 역전류 방지 기능을 지니는 스위칭 회로.
제4항에 있어서,
상기 제어기는 상기 정류된 정현파 ac 입력 전압의 순시값이 기판을 통한 어떠한 역전류라도 방지하여 제어기 고장을 방지하도록 상기 버크 변환기의 출력 전압보다 높은 문턱값 내에 있는 동안 상기 전력 스위치를 오프-상태로 유지하도록 연결되어 있는, 버크 변환기에서 사용하기 위한 역전류 방지 기능을 지니는 스위칭 회로.
버크 변환기에서 사용하기 위한 역전류 방지 기능을 지니는 스위칭 회로에 있어서,
상기 스위칭 회로는,
상기 버크 변환기의 입력 및 상기 버크 변환기의 결합 노드 사이에 연결된 전력 스위치로서, 상기 버크 변환기의 입력은 정류된 정현파 ac 전압에 연결되도록 구성되어 있으며, 상기 결합 노드는 전력 스위치, 인덕터 및 프리휠링 다이오드의 상호접속 지점이고, 상기 인덕터는 상기 결합 노드 및 상기 버크 변환기의 출력 사이에 연결되어 있으며, 상기 프리휠링 다이오드는 상기 버크 변환기의 출력 복귀 및 결합 노드 사이에 연결되어 있는, 전력 스위치;
상기 버크 변환기의 출력을 나타내는 피드백 신호의 수신을 위해 연결되도록 구성된 제어기로서, 제어기는 상기 전력 스위치의 스위칭을 제어하여 상기 버크 변환기의 입력으로부터 상기 인덕터를 통해 상기 버크 변환기의 출력으로의 에너지 전달을 안정화하도록 구동 신호를 생성하도록 연결되어 있는, 제어기; 및
상기 제어기에 포함되어 있으며 상기 전력 스위치에 응답하여 상기 전력 스위치의 역전류 증상을 검출하도록 연결되어 있는 역전류 방지 회로로서, 역전류 방지 회로는 상기 역전류 증상에 응답하여 억제 신호를 생성하도록 연결되어 있으며 상기 전력 스위치는 상기 전력 스위치를 통한 역전류를 억제하기 위해 상기 억제 신호에 응답하여 상기 구동 신호를 수신하는 것이 억제되도록 연결되어 있는, 역전류 방지 회로;
를 포함하며,
상기 역전류 방지 회로는 상기 전력 스위치의 온-상태 동안 시간에 걸친 전력 스위치를 통한 전류의 변화에 응답하여 상기 전력 스위치의 역전류 증상을 검출하도록 연결되어 있고,
상기 피드백 신호는 상기 프리휠링 다이오드를 통한 프리휠링 전류에 응답하여 구해지도록 연결되어 있으며, 상기 피드백 신호는 상기 프리휠링 다이오드에 연결된 감지용 저항기 양단 간의 전압 강하에 응답하여 추출되도록 연결되어 있는, 버크 변환기에서 사용하기 위한 역전류 방지 기능을 지니는 스위칭 회로.
제1항에 있어서,
상기 피드백 신호는 상기 인덕터를 통한 전류에 응답하여 구해지도록 연결되어 있는, 버크 변환기에서 사용하기 위한 역전류 방지 기능을 지니는 스위칭 회로.
제1항에 있어서, 상기 피드백 신호는 상기 전력 스위치를 통한 전류에 응답하여 구해지도록 연결되어 있는, 버크 변환기에서 사용하기 위한 역전류 방지 기능을 지니는 스위칭 회로.
제1항에 있어서,
상기 제어기는 바이패스 전압을 수신하도록 연결되어 있으며, 상기 제어기의 기준 단자는 상기 결합 노드에 연결되어 있는, 버크 변환기에서 사용하기 위한 역전류 방지 기능을 지니는 스위칭 회로.
제12항에 있어서,
상기 바이패스 전압은 상기 전력 스위치의 내부 탭 단자를 통해 제공되도록 연결되어 있으며, 상기 전력 스위치는 단일의 집적 회로 내에 상기 제어기와 함께 집적되어 있는, 버크 변환기에서 사용하기 위한 역전류 방지 기능을 지니는 스위칭 회로.
제1항에 있어서,
상기 버크 변환기는 임계 통전 모드(critical conduction mode; CrM) 또는 불연속 통전 모드(discontinuous conduction mode; DCM)로 작동하도록 연결되어 있으며, 상기 전력 스위치의 오프-상태 동안 상기 인덕터에 저장된 모든 에너지가 상기 버크 변환기의 출력으로 방전된 후에 다음 스위칭 사이클까지 상기 버크 변환기의 출력 전압으로 설정될 수 있는 출력 전압 부근의 상기 결합 노드 상의 전압의 유휴 발진이 존재하고, 상기 출력 전압 부근의 유휴 발진은 상기 결합 노드 상의 전압을 상기 출력 전압 미만으로 되게 하여 상기 전력 스위치를 통한 역전류의 증상을 야기하도록 연결되어 있는, 버크 변환기에서 사용하기 위한 역전류 방지 기능을 지니는 스위칭 회로.
제14항에 있어서,
상기 제어기는 상기 정류된 정현파 ac 입력 전압의 각각의 절반 선로 사이클의 서로 다른 제어 구역들에 응답하도록 연결되어 있으며, 상기 서로 다른 제어 구역들은,
상기 정류된 정현파 ac 입력 전압이 상기 출력 전압의 2배보다 큰 제1 제어 구역;
상기 정류된 정현파 ac 입력 전압이 상기 출력 전압의 2배보다 작고 상기 출력 전압보다 큰 제2 제어 구역; 및
상기 정류된 정현파 ac 입력 전압이 상기 출력 전압보다 작은 제3 제어 구역;
을 포함하는, 버크 변환기에서 사용하기 위한 역전류 방지 기능을 지니는 스위칭 회로.
제15항에 있어서,
상기 제어기는 상기 인덕터를 통한 전류의 제로 전류 검출에 응답하여 상기 결합 노드 상의 전압의 발진을 가지고 상기 DCM으로 버크 변환기 동작을 유지하기 위해 상기 제1 제어 구역으로 작동하도록 연결되어 있으며, 상기 전력 스위치는 전력 스위치 오프-상태 동안 상기 결합 노드 상의 전압이 상기 정류된 정현파 ac 입력 전압과 동일할 경우에 턴온되도록 연결되어 있는, 버크 변환기에서 사용하기 위한 역전류 방지 기능을 지니는 스위칭 회로.
제15항에 있어서, 상기 제어기는 시간에 걸친 상기 결합 노드 상의 전압의 변화를 검출함에 응답하여 상기 전력 스위치를 턴온하기 위해 상기 제2 제어 구역으로 작동하도록 연결되어 있으며, 상기 시간에 걸친 상기 결합 노드 상의 전압의 변화는 상기 전력 스위치의 제로 전류 턴온을 제공하도록 개시하는 상기 결합 노드 상의 전압의 유휴 발진 및 상기 인덕터를 통한 제로 전류를 나타내는, 버크 변환기에서 사용하기 위한 역전류 방지 기능을 지니는 스위칭 회로.
제15항에 있어서,
상기 제어기는 상기 전력 스위치를 온-상태로 유지하여 상기 전력 스위치를 통한 역전류에 대한 저 임피던스 경로를 제공하고 기판 통전에 기인하는 제어기 고장을 회피하기 위해 상기 제3 제어 구역으로 작동하도록 연결되어 있는, 버크 변환기에서 사용하기 위한 역전류 방지 기능을 지니는 스위칭 회로.
제15항에 있어서,
문턱값 미만 인덕터 전류 신호의 활성화는 상기 정류된 정현파 ac 입력 전압의 순시값이 상기 제3 제어 구역으로 상기 버크 변환기의 출력 전압에 근접하게 됨을 나타내도록 연결되어 있으며, 상기 제어기는 상기 문턱값 미만 인덕터 전류 신호의 활성화에 응답하여 상기 전력 스위치를 온-상태로 래치하도록 연결되어 있고, 상기 문턱값 미만 인덕터 전류 신호는 상기 버크 변환기의 출력 전압보다 큰 전압으로 증가하는 상기 버크 변환기의 입력 전압에 응답하여 불활성화되도록 연결되어 있으며, 상기 제어기는 불활성화되는 문턱값 미만 인덕터 전류 신호에 응답하여 상기 전력 스위치의 정상적인 스위칭을 재개하도록 연결되어 있는, 버크 변환기에서 사용하기 위한 역전류 방지 기능을 지니는 스위칭 회로.
제19항에 있어서,
상기 구동 신호는 펄스 폭 변조 신호인, 버크 변환기에서 사용하기 위한 역전류 방지 기능을 지니는 스위칭 회로.