JPH04287105A - 情報処理装置の電力供給装置 - Google Patents
情報処理装置の電力供給装置Info
- Publication number
- JPH04287105A JPH04287105A JP3076946A JP7694691A JPH04287105A JP H04287105 A JPH04287105 A JP H04287105A JP 3076946 A JP3076946 A JP 3076946A JP 7694691 A JP7694691 A JP 7694691A JP H04287105 A JPH04287105 A JP H04287105A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- power supply
- power
- supply device
- information processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000010365 information processing Effects 0.000 claims description 9
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は複数の機能モジュールで
構成した情報処理装置における電力供給装置に関する。 従来、情報処理システムにおける周辺装置は多数のＩＣ
チップ（機能モジュール）をまとめて構成していたから
、携帯用装置の場合など、電源スイッチをオンとしたと
き各機能モジュールに対しクロックが常時供給されてい
た。そのため携帯用装置の場合特に、電力消費を更に軽
減するための技術を開発することが要望された。
構成した情報処理装置における電力供給装置に関する。 従来、情報処理システムにおける周辺装置は多数のＩＣ
チップ（機能モジュール）をまとめて構成していたから
、携帯用装置の場合など、電源スイッチをオンとしたと
き各機能モジュールに対しクロックが常時供給されてい
た。そのため携帯用装置の場合特に、電力消費を更に軽
減するための技術を開発することが要望された。
【０００２】
【従来の技術】図３は従来の携帯用情報処理装置の概略
構成を示すブロック図である。図３において、１はプロ
セッサに対する周辺装置を全体的に示すもの、２は割込
コントローラ、３はＤＭＡコントローラ（直接メモリア
クセス制御部）、４はタイマ／カウンタ、５はフロッピ
ディスク制御部を示し、２〜５はモジュールと呼ばれる
個別のＩＣを示す。６〜８はバスを示し、６は内部アド
レスバス、７は内部データバス、８は内部制御バスであ
る。９はアドレスデコーダで、チップ選択信号を発する
もの、１０はクロック印加端子、１１はリセット信号印
加端子、１２は直流電源端子を示す。
構成を示すブロック図である。図３において、１はプロ
セッサに対する周辺装置を全体的に示すもの、２は割込
コントローラ、３はＤＭＡコントローラ（直接メモリア
クセス制御部）、４はタイマ／カウンタ、５はフロッピ
ディスク制御部を示し、２〜５はモジュールと呼ばれる
個別のＩＣを示す。６〜８はバスを示し、６は内部アド
レスバス、７は内部データバス、８は内部制御バスであ
る。９はアドレスデコーダで、チップ選択信号を発する
もの、１０はクロック印加端子、１１はリセット信号印
加端子、１２は直流電源端子を示す。
【０００３】図示しないプロセッサと接続されるバス６
〜８を介して動作用データが周辺制御装置１に印加され
る。即ち、プロセッサが内部アドレスバス６を介して動
作させることを指定するアドレスが伝送され、アドレス
デコーダ９によりデコードされた信号はチップ選択信号
Ｘ（ＣＳ０）〜Ｘ（ＣＳ３）となり、機能モジュール２
〜５の何れかを選択して動作状態とする。ここでＸ（Ｃ
Ｓ０）とは信号ＣＳ０の反転信号をいう。なお動作開始
に先立って直流電源端子１２からの直流電力を印加し、
リセット信号端子１１からリセット信号を各機能モジュ
ールに与えて、各モジュールをリセットした後にクロッ
ク端子１０からのクロックを印加する。そのためチップ
選択信号Ｘ（ＣＳ０）〜Ｘ（ＣＳ３）によって選択され
た機能モジュールのみが動作状態となり、クロックによ
って所定のタイミングで所定の動作を行う。この時、各
機能モジュールにはチップ選択信号によって選択される
かどうかに関係なく、直流電力とクロックとが与えられ
ている。
〜８を介して動作用データが周辺制御装置１に印加され
る。即ち、プロセッサが内部アドレスバス６を介して動
作させることを指定するアドレスが伝送され、アドレス
デコーダ９によりデコードされた信号はチップ選択信号
Ｘ（ＣＳ０）〜Ｘ（ＣＳ３）となり、機能モジュール２
〜５の何れかを選択して動作状態とする。ここでＸ（Ｃ
Ｓ０）とは信号ＣＳ０の反転信号をいう。なお動作開始
に先立って直流電源端子１２からの直流電力を印加し、
リセット信号端子１１からリセット信号を各機能モジュ
ールに与えて、各モジュールをリセットした後にクロッ
ク端子１０からのクロックを印加する。そのためチップ
選択信号Ｘ（ＣＳ０）〜Ｘ（ＣＳ３）によって選択され
た機能モジュールのみが動作状態となり、クロックによ
って所定のタイミングで所定の動作を行う。この時、各
機能モジュールにはチップ選択信号によって選択される
かどうかに関係なく、直流電力とクロックとが与えられ
ている。
【０００４】
【発明が解決しようとする課題】図３の構成によると機
能モジュールは動作・非動作に関係なくクロックが与え
続けられているから、直流電力は機能モュジュールの数
だけ常時消費される欠点があった。そのため携帯用機器
のように直流電源を電池に依存する場合、電力消費が欠
点となった。本発明の目的は前述の欠点を改善し、動作
のため選択されていない機能モジュールは直流電力を消
費しないように構成し、装置全体の消費電力を減少させ
るようにした情報処理装置の電力供給装置を提供するこ
とにある。
能モジュールは動作・非動作に関係なくクロックが与え
続けられているから、直流電力は機能モュジュールの数
だけ常時消費される欠点があった。そのため携帯用機器
のように直流電源を電池に依存する場合、電力消費が欠
点となった。本発明の目的は前述の欠点を改善し、動作
のため選択されていない機能モジュールは直流電力を消
費しないように構成し、装置全体の消費電力を減少させ
るようにした情報処理装置の電力供給装置を提供するこ
とにある。
【０００５】
【課題を解決するための手段】図１は本発明の原理構成
を示す図である。図１において、３，４は機能モジュー
ル、６は内部アドレスバス、９はアドレスデコーダ、９
−１，９−２ 〜はチップ選択信号端子、１０はクロッ
ク印加端子、１２は直流電源端子、１３−１，１３−２
〜はクロック回路を示す。直流電源１２が印加されチ
ップ選択信号９−１，９−２ 〜とクロック１０の印加
により動作する機能モジュール３，４〜を複数具備する
情報処理装置の電力供給装置において、本発明は下記の
構成とする。即ち、クロック印加端子１０と各機能モジ
ュール３，４〜のクロック端子３Ｃ，４Ｃ 〜との間に
チップ選択信号９−１，９−２ 〜によって開閉を制御
されるクロック回路１３−１，１３−２ 〜を挿入した
ことで構成する。
を示す図である。図１において、３，４は機能モジュー
ル、６は内部アドレスバス、９はアドレスデコーダ、９
−１，９−２ 〜はチップ選択信号端子、１０はクロッ
ク印加端子、１２は直流電源端子、１３−１，１３−２
〜はクロック回路を示す。直流電源１２が印加されチ
ップ選択信号９−１，９−２ 〜とクロック１０の印加
により動作する機能モジュール３，４〜を複数具備する
情報処理装置の電力供給装置において、本発明は下記の
構成とする。即ち、クロック印加端子１０と各機能モジ
ュール３，４〜のクロック端子３Ｃ，４Ｃ 〜との間に
チップ選択信号９−１，９−２ 〜によって開閉を制御
されるクロック回路１３−１，１３−２ 〜を挿入した
ことで構成する。
【０００６】
【作用】図１において、機能モジュール３，４〜は情報
処理装置本体或いはその周辺装置のモジュールとする。 各機能モジュール３，４〜は図示しない電源スイッチを
オンとしたとき直流電源端子１２からの直流電圧が印加
される。クロック印加端子１０からのクロックは、本発
明においてはクロック回路１３−１，１３−２ 〜が常
時閉じているため、直ぐ機能モジュールに印加されない
。図示しないプロセッサから機能モジュール３，４〜の
何れかを動作させるため、アドレスバス６，デコーダ９
を介してチップ選択信号９−１，９−２ 〜を生成させ
る。所定のチップ選択信号９−１，９−２ 〜は機能モ
ジュール３，４〜の端子３Ｓ，４Ｓ 〜に印加されると
同時にクロック回路１３−１，１３−２ 〜に印加され
て所定のクロック回路をオンとする。そのためチップ選
択信号が印加された機能モジュールにのみクロックも印
加され、動作状態となる。機能モジュールはその特性と
してクロックが印加されないとき、殆ど直流電力を消費
しないから、本発明の構成により無駄な直流電力が消費
されない。
処理装置本体或いはその周辺装置のモジュールとする。 各機能モジュール３，４〜は図示しない電源スイッチを
オンとしたとき直流電源端子１２からの直流電圧が印加
される。クロック印加端子１０からのクロックは、本発
明においてはクロック回路１３−１，１３−２ 〜が常
時閉じているため、直ぐ機能モジュールに印加されない
。図示しないプロセッサから機能モジュール３，４〜の
何れかを動作させるため、アドレスバス６，デコーダ９
を介してチップ選択信号９−１，９−２ 〜を生成させ
る。所定のチップ選択信号９−１，９−２ 〜は機能モ
ジュール３，４〜の端子３Ｓ，４Ｓ 〜に印加されると
同時にクロック回路１３−１，１３−２ 〜に印加され
て所定のクロック回路をオンとする。そのためチップ選
択信号が印加された機能モジュールにのみクロックも印
加され、動作状態となる。機能モジュールはその特性と
してクロックが印加されないとき、殆ど直流電力を消費
しないから、本発明の構成により無駄な直流電力が消費
されない。
【０００７】
【実施例】図２は本発明の実施例として、図１に示すク
ロック回路の一つの回路の構成を示す図である。図２に
おいて、１３はクロック回路を全体的に示すもの、１４
はセット・リセット型フリップフロップ、１５はアンド
回路を示す。図２に示すクロッ回路１３のフリップフロ
ップ１４におけるリセット端子ＸＲには、各機能モジュ
ールに対するリセット信号を反転した信号が並列的に印
加される。そのため各機能モジュールの動作開始に先立
って、リセット信号が印加されるから、各機能モジュー
ルがリセットされると同時に各クロック回路１３のフリ
ップフロップ１４もリセット信号のためリセットされ、
アンド回路１５は動作しない。
ロック回路の一つの回路の構成を示す図である。図２に
おいて、１３はクロック回路を全体的に示すもの、１４
はセット・リセット型フリップフロップ、１５はアンド
回路を示す。図２に示すクロッ回路１３のフリップフロ
ップ１４におけるリセット端子ＸＲには、各機能モジュ
ールに対するリセット信号を反転した信号が並列的に印
加される。そのため各機能モジュールの動作開始に先立
って、リセット信号が印加されるから、各機能モジュー
ルがリセットされると同時に各クロック回路１３のフリ
ップフロップ１４もリセット信号のためリセットされ、
アンド回路１５は動作しない。
【０００８】次に各機能モジュールが選択動作を開始す
るとき、図示しないアドレスバスを介して印加されたモ
ジュール選択のアドレスをデコード回路９によりデコー
ドして所定のチップ選択信号を得る。チップ選択信号Ｘ
（ＣＳ）は所定のモジュールの端子Ｓに印加されると同
時に、各クロック回路１３のフリップフロップ１４に対
しセット信号ＸＳとして印加される。ここでＸＳとはセ
ット信号Ｓの反転信号をいう。そのためフリップフロッ
プ１４がセットされ、出力端子Ｑが“Ｈ”となり、アン
ド回路１５がオンとなるため、クロックは通過出来、ク
ロックがモジュールの端子Ｃに印加される。選択信号と
クロックとによって動作状態となったモジュールのみが
直流電力を消費することとなる。
るとき、図示しないアドレスバスを介して印加されたモ
ジュール選択のアドレスをデコード回路９によりデコー
ドして所定のチップ選択信号を得る。チップ選択信号Ｘ
（ＣＳ）は所定のモジュールの端子Ｓに印加されると同
時に、各クロック回路１３のフリップフロップ１４に対
しセット信号ＸＳとして印加される。ここでＸＳとはセ
ット信号Ｓの反転信号をいう。そのためフリップフロッ
プ１４がセットされ、出力端子Ｑが“Ｈ”となり、アン
ド回路１５がオンとなるため、クロックは通過出来、ク
ロックがモジュールの端子Ｃに印加される。選択信号と
クロックとによって動作状態となったモジュールのみが
直流電力を消費することとなる。
【０００９】
【発明の効果】このようにして本発明によると、選択さ
れて動作状態となった機能モジュールに対してのみクロ
ックが印加され、クロックの印加されている機能モジュ
ールのおいてのみ直流電力が消費される。したがって従
来と比較し、直流電力の消費量が極めて少なくなって、
携帯用装置に対して特に有効である。
れて動作状態となった機能モジュールに対してのみクロ
ックが印加され、クロックの印加されている機能モジュ
ールのおいてのみ直流電力が消費される。したがって従
来と比較し、直流電力の消費量が極めて少なくなって、
携帯用装置に対して特に有効である。
【図１】本発明の原理構成を示す図である。
【図２】本発明の実施例の構成を示す図である。
【図３】従来の情報処理装置における周辺装置の構成を
示す図である。
示す図である。
３，４ 機能モジュール
３Ｃ，４Ｃ クロック端子
９−１，９−２ 〜 チップ選択信号１０ クロッ
ク印加端子 １２ 直流電源印加端子 １３−１，１３−２ 〜クロック回路
ク印加端子 １２ 直流電源印加端子 １３−１，１３−２ 〜クロック回路
Claims (1)
- 【請求項１】 直流電源（１２）が印加されチップ選
択信号（９−１）（９−２）〜とクロック（１０）の印
加により動作する機能モジュール（３）（４）〜を複数
具備する情報処理装置の電力供給装置において、クロッ
ク印加端子（１０）と各機能モジュール（３）（４）〜
のクロック端子（３Ｃ）（４Ｃ）〜との間にチップ選択
信号（９−１）（９−２）〜によって開閉を制御される
クロック回路（１３−１）（１３−２）〜を挿入したこ
とを特徴とする情報処理装置の電力供給装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3076946A JPH04287105A (ja) | 1991-03-16 | 1991-03-16 | 情報処理装置の電力供給装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3076946A JPH04287105A (ja) | 1991-03-16 | 1991-03-16 | 情報処理装置の電力供給装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04287105A true JPH04287105A (ja) | 1992-10-12 |
Family
ID=13619925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3076946A Withdrawn JPH04287105A (ja) | 1991-03-16 | 1991-03-16 | 情報処理装置の電力供給装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04287105A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7619470B2 (en) | 2006-06-27 | 2009-11-17 | Kabushiki Kaisha Toshiba | Power amplifier |
-
1991
- 1991-03-16 JP JP3076946A patent/JPH04287105A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7619470B2 (en) | 2006-06-27 | 2009-11-17 | Kabushiki Kaisha Toshiba | Power amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11467892B2 (en) | Inter-processor communication | |
| US5737616A (en) | Power supply circuit with power saving capability | |
| TW200506959A (en) | On-die termination circuit and method for reducing on-chip DC current, and memory system including memory device having the same | |
| US5845139A (en) | System for providing a host computer with access to a memory on a PCMCIA card in a power down mode | |
| US6148345A (en) | Power savings for sound system | |
| JPH04236682A (ja) | マイクロコンピュータシステム | |
| JPH04287105A (ja) | 情報処理装置の電力供給装置 | |
| JPS63244393A (ja) | 並列入出力回路を有する記憶装置 | |
| JPS61285521A (ja) | 低消費電力形コンピユ−タ装置 | |
| JPH09190238A (ja) | 節電クロッキング・システム | |
| JP2002049443A (ja) | 内部降圧制御方式 | |
| JP2871186B2 (ja) | マイクロコンピュータ | |
| KR20070061625A (ko) | 멀티-칩 모듈의 마이크로 컨트롤러 유닛, 이를 포함하는멀티-칩 모듈, 및 멀티-칩 모듈의 전원 모드 동기 방법 | |
| JP2626165B2 (ja) | 半導体装置のリセット回路 | |
| JPH05173676A (ja) | ディスク電源制御方式 | |
| JPS567295A (en) | Semiconductor memory unit | |
| JP2577613Y2 (ja) | 情報処理装置 | |
| JPH04340119A (ja) | 情報処理装置 | |
| JPH0355614A (ja) | 電子機器 | |
| JPH04140810A (ja) | 情報処理装置 | |
| JPH01287767A (ja) | Ｒａｍの制御回路 | |
| KR19990015398A (ko) | 마이크로컴퓨터의 전원제어장치 | |
| RU2002102102A (ru) | Процессорное устройство с сокращенным набором транспортов | |
| JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 | |
| JPS5748125A (en) | Channel device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |