JPH04286123A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04286123A JPH04286123A JP5006091A JP5006091A JPH04286123A JP H04286123 A JPH04286123 A JP H04286123A JP 5006091 A JP5006091 A JP 5006091A JP 5006091 A JP5006091 A JP 5006091A JP H04286123 A JPH04286123 A JP H04286123A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- region
- gate electrode
- simox
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 239000012535 impurity Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000001301 oxygen Substances 0.000 claims abstract description 15
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 12
- 230000005669 field effect Effects 0.000 claims abstract description 4
- 238000005468 ion implantation Methods 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 5
- -1 oxygen ions Chemical class 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000001556 precipitation Methods 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 claims 1
- 229910001385 heavy metal Inorganic materials 0.000 abstract description 21
- 238000005247 gettering Methods 0.000 abstract description 4
- 230000001376 precipitating effect Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 238000000137 annealing Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法、
特にＳＩＭＯＸ基板にＭＩＳ型電界効果トランジスタを
形成する際の重金属不純物のゲッタリング方法に関する
。
特にＳＩＭＯＸ基板にＭＩＳ型電界効果トランジスタを
形成する際の重金属不純物のゲッタリング方法に関する
。
【０００２】ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕ
ｌａｔｏｒ）基板の一種としてＳＩＭＯＸ（Ｓｅｐａｒ
ａｔｉｏｎ Ｉｍｐｌａｎｔａｔｅｄ Ｏｘｉｄｅ）基
板がある。このＳＩＭＯＸ基板は酸化膜上のシリコン（
Ｓｉ）層即ちＳＯＩ層の膜厚の制御性が良いという長所
があるが、その反面、酸化膜が酸素の高濃度即ち長時間
のイオン注入によって形成されるので、その間にイオン
注入装置のチャンバに使用されているステンレスにイオ
ンビームが当たることにより叩き出された鉄（Ｆｅ）、
ニッケル（Ｎｉ）、クロム（Ｃｒ）等の重金属不純物も
同時に注入され、この重金属がバンドギャップ内に深い
準位を形成し、接合リークを増大させる。
ｌａｔｏｒ）基板の一種としてＳＩＭＯＸ（Ｓｅｐａｒ
ａｔｉｏｎ Ｉｍｐｌａｎｔａｔｅｄ Ｏｘｉｄｅ）基
板がある。このＳＩＭＯＸ基板は酸化膜上のシリコン（
Ｓｉ）層即ちＳＯＩ層の膜厚の制御性が良いという長所
があるが、その反面、酸化膜が酸素の高濃度即ち長時間
のイオン注入によって形成されるので、その間にイオン
注入装置のチャンバに使用されているステンレスにイオ
ンビームが当たることにより叩き出された鉄（Ｆｅ）、
ニッケル（Ｎｉ）、クロム（Ｃｒ）等の重金属不純物も
同時に注入され、この重金属がバンドギャップ内に深い
準位を形成し、接合リークを増大させる。
【０００３】そのため、ＳＩＭＯＸ基板を用いて半導体
装置を製造する場合には、接合が形成される領域から重
金属不純物を取り除く技術が必要不可欠である。
装置を製造する場合には、接合が形成される領域から重
金属不純物を取り除く技術が必要不可欠である。
【０００４】
【従来の技術】通常のシリコン（Ｓｉ）基板を用いて半
導体装置を製造する場合、Ｓｉ基板中に含まれる酸素に
よりゲッタリングすることによって、素子形成領域から
の重金属不純物の除去がなされる。
導体装置を製造する場合、Ｓｉ基板中に含まれる酸素に
よりゲッタリングすることによって、素子形成領域から
の重金属不純物の除去がなされる。
【０００５】しかしＳＩＭＯＸ基板の場合には、基板形
成に際して素子が形成される表面層即ち酸化シリコン（
ＳｉＯ２）層上のＳｉ層（ＳＯＩ層）中に含まれる酸素
が前記ＳｉＯ２層に吸収除去されているので、ＳＯＩ層
には重金属不純物をゲッタリングする能力はない。
成に際して素子が形成される表面層即ち酸化シリコン（
ＳｉＯ２）層上のＳｉ層（ＳＯＩ層）中に含まれる酸素
が前記ＳｉＯ２層に吸収除去されているので、ＳＯＩ層
には重金属不純物をゲッタリングする能力はない。
【０００６】そこで従来ＳＩＭＯＸ基板を用いて半導体
装置を形成する際には、ＳＩＭＯＸ形成に際しての酸素
のイオン注入時に酸素と共に基板内に注入される重金属
不純物をなくす工夫がなされており、一例としては、ス
テンレス等で作られるイオン注入装置のチャンバの内部
にＳｉのコーティングを施していた。
装置を形成する際には、ＳＩＭＯＸ形成に際しての酸素
のイオン注入時に酸素と共に基板内に注入される重金属
不純物をなくす工夫がなされており、一例としては、ス
テンレス等で作られるイオン注入装置のチャンバの内部
にＳｉのコーティングを施していた。
【０００７】
【発明が解決しようとする課題】しかしＳＩＭＯＸ基板
中への重金属不純物の注入をなくすことは前記イオン注
入装置の改良だけでは不十分であり、いくらかの重金属
不純物が基板中に残る。そのためにＳＩＭＯＸ基板を用
いて形成された半導体装置においては、通常のＳｉ基板
を用いて形成した半導体装置に比べて接合リークが大き
くなるという問題があり、接合形成領域から重金属不純
物を除去することが是非とも必要になる。
中への重金属不純物の注入をなくすことは前記イオン注
入装置の改良だけでは不十分であり、いくらかの重金属
不純物が基板中に残る。そのためにＳＩＭＯＸ基板を用
いて形成された半導体装置においては、通常のＳｉ基板
を用いて形成した半導体装置に比べて接合リークが大き
くなるという問題があり、接合形成領域から重金属不純
物を除去することが是非とも必要になる。
【０００８】そこで本発明は、ＳＩＭＯＸ基板を用いて
半導体装置を形成する際に、接合の形成される領域から
重金属不純物を除去する方法を提供して接合リークを減
少させることを目的とする。
半導体装置を形成する際に、接合の形成される領域から
重金属不純物を除去する方法を提供して接合リークを減
少させることを目的とする。
【０００９】
【課題を解決するための手段】上記課題は、ＳＩＭＯＸ
構造の半導体基板にＭＩＳ型電界効果トランジスタを形
成するに際して、ゲート電極（７） をマスクにし該ゲ
ート電極（７） に自己整合させてＳＩＭＯＸ構造の半
導体基板（４） 内に酸素をイオン注入する工程と、熱
処理により該半導体基板（４） における該酸素のイオ
ン注入領域（１０８） に微小酸化物（８） を析出さ
せる工程と、該ゲート電極（７） をマスクにし該半導
体基板（４） 内に不純物をイオン注入する工程と、熱
処理により該注入不純物を活性化再分布させて、該半導
体基板（４） 内に該ゲート電極（７） に自己整合し
且つ該微小酸化物（８） 析出領域を内包するソース・
ドレイン領域（９）（１０） を形成する工程とを含む
本発明による半導体装置の製造方法によって解決される
。
構造の半導体基板にＭＩＳ型電界効果トランジスタを形
成するに際して、ゲート電極（７） をマスクにし該ゲ
ート電極（７） に自己整合させてＳＩＭＯＸ構造の半
導体基板（４） 内に酸素をイオン注入する工程と、熱
処理により該半導体基板（４） における該酸素のイオ
ン注入領域（１０８） に微小酸化物（８） を析出さ
せる工程と、該ゲート電極（７） をマスクにし該半導
体基板（４） 内に不純物をイオン注入する工程と、熱
処理により該注入不純物を活性化再分布させて、該半導
体基板（４） 内に該ゲート電極（７） に自己整合し
且つ該微小酸化物（８） 析出領域を内包するソース・
ドレイン領域（９）（１０） を形成する工程とを含む
本発明による半導体装置の製造方法によって解決される
。
【００１０】
【作用】即ち本発明の方法においては、ゲート電極（７
） をマスクにしそれに自己整合させてソース・ドレイ
ン形成領域に所定の深さで酸素をイオン注入した後、微
小酸化物の核を生成する低温のアニール処理を行い、そ
の後更に高温のアニール処理を行って前記酸素イオン注
入領域（１０８） に微小酸化物（８） を析出させる
。
） をマスクにしそれに自己整合させてソース・ドレイ
ン形成領域に所定の深さで酸素をイオン注入した後、微
小酸化物の核を生成する低温のアニール処理を行い、そ
の後更に高温のアニール処理を行って前記酸素イオン注
入領域（１０８） に微小酸化物（８） を析出させる
。
【００１１】そして更に、ゲート電極（７） をマスク
にし、それに自己整合させて所定の深さにソース・ドレ
イン形成用の不純物をイオン注入し、この注入不純物を
活性化し、所定の広さに再分布させ前記微小酸化物（８
） 析出領域を内部に包含するソース・ドレイン領域（
９）（１０） を形成する。
にし、それに自己整合させて所定の深さにソース・ドレ
イン形成用の不純物をイオン注入し、この注入不純物を
活性化し、所定の広さに再分布させ前記微小酸化物（８
） 析出領域を内部に包含するソース・ドレイン領域（
９）（１０） を形成する。
【００１２】このような本発明の方法によると、ソース
・ドレイン領域内に析出している微小な酸化物の、核生
成、析出のアニール工程で、この微小な酸化物析出領域
の周辺近傍のソース・ドレイン領域の接合が形成される
領域の重金属不純物は微小酸化物にゲッタリングされ、
ソース・ドレイン接合形成領域の重金属不純物濃度は極
度に低くなり、重金属不純物に起因してソース・ドレイ
ン接合に生ずるリーク電流（接合リーク）は大幅に減少
する。なおこの際、ソース・ドレイン領域は、微小酸化
物が存在し、且つそれにゲッタリング固定されて重金属
不純物の濃度も高くなるが、この領域は通常半導体が縮
退している領域であるので、電気的特性には殆ど影響を
与えない。
・ドレイン領域内に析出している微小な酸化物の、核生
成、析出のアニール工程で、この微小な酸化物析出領域
の周辺近傍のソース・ドレイン領域の接合が形成される
領域の重金属不純物は微小酸化物にゲッタリングされ、
ソース・ドレイン接合形成領域の重金属不純物濃度は極
度に低くなり、重金属不純物に起因してソース・ドレイ
ン接合に生ずるリーク電流（接合リーク）は大幅に減少
する。なおこの際、ソース・ドレイン領域は、微小酸化
物が存在し、且つそれにゲッタリング固定されて重金属
不純物の濃度も高くなるが、この領域は通常半導体が縮
退している領域であるので、電気的特性には殆ど影響を
与えない。
【００１３】
【実施例】以下本発明の方法を、一実施例について、図
１（ａ） 〜（Ｆ） に示す工程断面図を参照し具体的
に説明する。
１（ａ） 〜（Ｆ） に示す工程断面図を参照し具体的
に説明する。
【００１４】図１（ａ） 参照
本発明の方法によりＳＩＭＯＸ基板を用いたＭＯＳトラ
ンジスタを形成するに際しては、先ず例えば１×１０１
６ｃｍ−３程度の不純物濃度を有するｐ型Ｓｉ基板１上
に熱酸化により厚さ１０００Å程度の初期酸化膜２を形
成した後、この初期酸化膜２を通しＳｉ基板１内に、例
えば ２００ＫｅＶ 程度の加速エネルギーで １．５
×１０１８ｃｍ−２程度の高ドーズ量の酸素（Ｏ＋ ）
をイオン注入し、深さ３５００Å程度の位置に濃度の
ピークを有する厚さ１５００〜１８００Å程度の高濃度
Ｏ＋ 注入層１０３ を形成する。
ンジスタを形成するに際しては、先ず例えば１×１０１
６ｃｍ−３程度の不純物濃度を有するｐ型Ｓｉ基板１上
に熱酸化により厚さ１０００Å程度の初期酸化膜２を形
成した後、この初期酸化膜２を通しＳｉ基板１内に、例
えば ２００ＫｅＶ 程度の加速エネルギーで １．５
×１０１８ｃｍ−２程度の高ドーズ量の酸素（Ｏ＋ ）
をイオン注入し、深さ３５００Å程度の位置に濃度の
ピークを有する厚さ１５００〜１８００Å程度の高濃度
Ｏ＋ 注入層１０３ を形成する。
【００１５】図１（ｂ） 参照
次いで ６５０℃程度の低温アニール処理により前記
Ｏ＋ 高濃度注入層１０３ 内に微小酸化物の核を高密
度に形成し、次いで１３００℃で６時間程度高温アニー
ル処理を施して前記高密度に微小酸化物の核が形成され
た高濃度 Ｏ＋ 注入層１０３ をＳｉＯ２層３に変質
せしめ、これにより前記ＳｉＯ２層３上に厚さ２０００
Å前後のＳＯＩ層１０４ を形成する。なお以上は、通
常のＳＩＭＯＸ基板の形成方法である。
Ｏ＋ 高濃度注入層１０３ 内に微小酸化物の核を高密
度に形成し、次いで１３００℃で６時間程度高温アニー
ル処理を施して前記高密度に微小酸化物の核が形成され
た高濃度 Ｏ＋ 注入層１０３ をＳｉＯ２層３に変質
せしめ、これにより前記ＳｉＯ２層３上に厚さ２０００
Å前後のＳＯＩ層１０４ を形成する。なお以上は、通
常のＳＩＭＯＸ基板の形成方法である。
【００１６】図１（ｃ） 参照
次いで、図示しないレジストパターンをマスクにし例え
ば弗素系及び塩素系のガスによるリアクティブイオンエ
ッチングにより前記ＳＯＩ層１０４ の選択エッチング
を行って島状ＳＯＩ基体４を形成し、その上面の初期酸
化膜２を弗酸等によりウォッシュアウトした後、熱酸化
を行い前記島状ＳＯＩ基体４の表面に例えば厚さ ３０
０Å程度のゲート酸化膜５を形成する。
ば弗素系及び塩素系のガスによるリアクティブイオンエ
ッチングにより前記ＳＯＩ層１０４ の選択エッチング
を行って島状ＳＯＩ基体４を形成し、その上面の初期酸
化膜２を弗酸等によりウォッシュアウトした後、熱酸化
を行い前記島状ＳＯＩ基体４の表面に例えば厚さ ３０
０Å程度のゲート酸化膜５を形成する。
【００１７】図１（ｄ） 参照
次いで、上記島状ＳＯＩ基体４を有するＳＩＭＯＸ基板
上に通常通りＣＶＤ 法等により厚さ３０００〜５００
０Å程度のｎ＋ 型ポリＳｉ層を形成し、次いでレジス
トパターン６をマスクにし例えば塩素系のガスによるリ
アクティブイオンエッチングにより選択エッチングを行
って、前記レジストパターン６を上部に有するｎ＋ 型
ポリＳｉゲート電極７を形成し、次いで前記レジストパ
ターン６を上部に有するｎ＋ 型ポリＳｉゲート電極７
をマスクにしこのゲート電極７に自己整合させて島状Ｓ
ＯＩ基体４内に、例えば １００ＫｅＶ 程度の加速エ
ネルギーで酸素（Ｏ＋ ） を５×１０１６ｃｍ−２程
度の高ドーズ量でイオン注入する。なお１０８ は Ｏ
＋ 注入領域を示す。
上に通常通りＣＶＤ 法等により厚さ３０００〜５００
０Å程度のｎ＋ 型ポリＳｉ層を形成し、次いでレジス
トパターン６をマスクにし例えば塩素系のガスによるリ
アクティブイオンエッチングにより選択エッチングを行
って、前記レジストパターン６を上部に有するｎ＋ 型
ポリＳｉゲート電極７を形成し、次いで前記レジストパ
ターン６を上部に有するｎ＋ 型ポリＳｉゲート電極７
をマスクにしこのゲート電極７に自己整合させて島状Ｓ
ＯＩ基体４内に、例えば １００ＫｅＶ 程度の加速エ
ネルギーで酸素（Ｏ＋ ） を５×１０１６ｃｍ−２程
度の高ドーズ量でイオン注入する。なお１０８ は Ｏ
＋ 注入領域を示す。
【００１８】図１（ｅ） 参照
次いで前記レジストパターン６を除去した後、例えば
６５０℃で１時間程度の低温アニール処理を施して、前
記 Ｏ＋ 注入領域１０８ 内に微小酸化物の核を生成
させ、次いで１１００℃で６時間程度の高温アニール処
理を施し上記 Ｏ＋ 注入領域１０８ 内に多量の微小
酸化物８を析出させる。その際、島状ＳＯＩ基体４内に
含まれる重金属不純物は、上記微小酸化物８でゲッタリ
ング除去されるので、 Ｏ＋ 注入領域１０８ 外の領
域に存在する重金属不純物の量は極度に減少する。
６５０℃で１時間程度の低温アニール処理を施して、前
記 Ｏ＋ 注入領域１０８ 内に微小酸化物の核を生成
させ、次いで１１００℃で６時間程度の高温アニール処
理を施し上記 Ｏ＋ 注入領域１０８ 内に多量の微小
酸化物８を析出させる。その際、島状ＳＯＩ基体４内に
含まれる重金属不純物は、上記微小酸化物８でゲッタリ
ング除去されるので、 Ｏ＋ 注入領域１０８ 外の領
域に存在する重金属不純物の量は極度に減少する。
【００１９】なおここでは、イオン注入された Ｏ＋
が殆ど拡散しない ６５０℃程度の低温で微小酸化物の
核形成を行った後、高温のアニールによってその核の部
分に微小酸化物８を形成させるので、微小酸化物８が生
成する領域が Ｏ＋ のイオン注入領域１０８ より拡
大することはない。
が殆ど拡散しない ６５０℃程度の低温で微小酸化物の
核形成を行った後、高温のアニールによってその核の部
分に微小酸化物８を形成させるので、微小酸化物８が生
成する領域が Ｏ＋ のイオン注入領域１０８ より拡
大することはない。
【００２０】また、前記 Ｏ＋ のイオン注入をレジス
トパターン６を除去した後に行う場合には、ゲート電極
７を予め２０００〜３０００Å程度厚く形成しておいて
、イオン注入後にゲート電極上層部に形成される Ｏ＋
注入領域をポリッシング等により除去することにより
、上記アニール処理によってゲート電極７の上層部に微
小酸化物の析出層が形成されないようにすることが、ゲ
ート電極と金属配線とのコンタクト抵抗増大を防止する
うえに望ましい。
トパターン６を除去した後に行う場合には、ゲート電極
７を予め２０００〜３０００Å程度厚く形成しておいて
、イオン注入後にゲート電極上層部に形成される Ｏ＋
注入領域をポリッシング等により除去することにより
、上記アニール処理によってゲート電極７の上層部に微
小酸化物の析出層が形成されないようにすることが、ゲ
ート電極と金属配線とのコンタクト抵抗増大を防止する
うえに望ましい。
【００２１】図１（Ｆ） 参照
次いで通常通り、ゲート電極７をマスクにし、例えば
１２０ＫｅＶ 程度の加速エネルギーで４×１０１５ｃ
ｍ−２程度の高ドーズ量の砒素（ Ａｓ＋ ） をイオ
ン注入し、例えば９００〜９５０ ℃程度の温度で所定
時間の熱処理を施し、Ａｓ＋ が活性化すると同時に、
５００Å程度横方向に拡散再分布してなるｎ＋ 型ソ
ース領域９及びｎ＋ 型ドレイン領域１０を形成する。
１２０ＫｅＶ 程度の加速エネルギーで４×１０１５ｃ
ｍ−２程度の高ドーズ量の砒素（ Ａｓ＋ ） をイオ
ン注入し、例えば９００〜９５０ ℃程度の温度で所定
時間の熱処理を施し、Ａｓ＋ が活性化すると同時に、
５００Å程度横方向に拡散再分布してなるｎ＋ 型ソ
ース領域９及びｎ＋ 型ドレイン領域１０を形成する。
【００２２】なおここで、前述したように微小酸化物８
の形成領域は Ｏ＋ のイオン注入領域１０８ 即ちゲ
ート電極７の側面位置から横方向には拡大していないの
で、前記のようにゲート電極７の側面位置から横方向に
５００Å程度拡大して形成されるソース及びドレイン
領域９及び１０の接合が形成される領域に存在する重金
属不純物の量は極度に少なく、上記重金属不純物に起因
してソース及びドレイン領域９及び１０の接合部に生ず
る電流リークは大幅に減少する。
の形成領域は Ｏ＋ のイオン注入領域１０８ 即ちゲ
ート電極７の側面位置から横方向には拡大していないの
で、前記のようにゲート電極７の側面位置から横方向に
５００Å程度拡大して形成されるソース及びドレイン
領域９及び１０の接合が形成される領域に存在する重金
属不純物の量は極度に少なく、上記重金属不純物に起因
してソース及びドレイン領域９及び１０の接合部に生ず
る電流リークは大幅に減少する。
【００２３】そして、上記実施例に示した本発明の方法
によりＳＩＭＯＸ基板に形成したチャネル幅５０μｍの
ＭＯＳトランジスタにおいて、従来 １００ｐＡ程度あ
ったソース及びドレイン接合のリーク電流を１ｐＡ以下
に減少することができた。
によりＳＩＭＯＸ基板に形成したチャネル幅５０μｍの
ＭＯＳトランジスタにおいて、従来 １００ｐＡ程度あ
ったソース及びドレイン接合のリーク電流を１ｐＡ以下
に減少することができた。
【００２４】
【発明の効果】以上説明のように本発明によれば、ＭＩ
Ｓ半導体装置の製造に際して、ソース・ドレイン接合が
形成される領域付近の重金属不純物を選択的に除去する
ことができるので、ＳＩＭＯＸ基板を用いて接合リーク
の少ないＭＩＳ型半導体装置の製造が可能になる。
Ｓ半導体装置の製造に際して、ソース・ドレイン接合が
形成される領域付近の重金属不純物を選択的に除去する
ことができるので、ＳＩＭＯＸ基板を用いて接合リーク
の少ないＭＩＳ型半導体装置の製造が可能になる。
【図１】 本発明の方法の一実施例の工程断面図
１ ｐ型Ｓｉ基板
２ 初期酸化膜
３ ＳｉＯ２層
４ 島状ＳＯＩ基体
５ ゲート酸化膜
６ レジストパターン
７ ｎ＋ 型ポリＳｉゲート電極
８ 微小酸化物
９ ｎ＋ 型ソース領域
１０ ｎ＋ 型ドレイン領域
１０３ 高濃度Ｏ＋ 注入層
１０４ ＳＯＩ層
１０８ Ｏ＋ 注入領域
Claims (1)
- 【請求項１】 ＳＩＭＯＸ構造の半導体基板にＭＩＳ
型電界効果トランジスタを形成するに際して、ゲート電
極（７） をマスクにし該ゲート電極（７）に自己整合
させてＳＩＭＯＸ構造の半導体基板（４） 内に酸素を
イオン注入する工程と、熱処理により該半導体基板（４
） における該酸素のイオン注入領域（１０８） に微
小酸化物（８） を析出させる工程と、該ゲート電極（
７） をマスクにし該半導体基板（４） 内に不純物を
イオン注入する工程と、熱処理により該注入不純物を活
性化再分布させて、該半導体基板（４） 内に該ゲート
電極（７） に自己整合し且つ該微小酸化物（８） 析
出領域を内包するソース・ドレイン領域（９）（１０）
を形成する工程とを含むことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5006091A JPH04286123A (ja) | 1991-03-15 | 1991-03-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5006091A JPH04286123A (ja) | 1991-03-15 | 1991-03-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04286123A true JPH04286123A (ja) | 1992-10-12 |
Family
ID=12848459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5006091A Withdrawn JPH04286123A (ja) | 1991-03-15 | 1991-03-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04286123A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0840367A2 (en) * | 1996-10-31 | 1998-05-06 | Motorola, Inc. | Method for fabricating a semiconductor device using lateral gettering |
-
1991
- 1991-03-15 JP JP5006091A patent/JPH04286123A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0840367A2 (en) * | 1996-10-31 | 1998-05-06 | Motorola, Inc. | Method for fabricating a semiconductor device using lateral gettering |
| EP0840367A3 (en) * | 1996-10-31 | 1998-09-30 | Motorola, Inc. | Method for fabricating a semiconductor device using lateral gettering |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0256937A (ja) | 電力半導体装置およびその製造方法 | |
| JPH04123439A (ja) | 半導体装置の製造方法 | |
| JPS59138379A (ja) | 半導体装置の製造方法 | |
| JPH04225529A (ja) | 微量の不純物を添加したドレイン（ｌｄｄ）を有する集積回路構造体を製作する改良された方法 | |
| US6429055B2 (en) | Method for making SOI MOSFETS | |
| KR20030043939A (ko) | 얇은 게이트 산화물 ｍｏｓｆｅｔｓ에서 게이트 유도드레인 리케이지(ｇｉｄｌ) 전류의 감소방법 및 디바이스 | |
| JPH10214888A (ja) | 半導体装置の製造方法 | |
| JPH04286123A (ja) | 半導体装置の製造方法 | |
| JPH0499037A (ja) | 半導体装置の製造方法 | |
| JPH0272634A (ja) | 半導体装置 | |
| JPS5879766A (ja) | Ｍｏｓ型半導体装置の製造法 | |
| JPS6126264A (ja) | 半導体装置の製造方法 | |
| JPS63261879A (ja) | 半導体装置の製造方法 | |
| KR100286341B1 (ko) | 모스트랜지스터제조방법 | |
| JPH01117066A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPH0430422A (ja) | 半導体装置およびその製造方法 | |
| JPS62273774A (ja) | 電界効果トランジスタの製造方法 | |
| KR100228334B1 (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
| JPH02295131A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH0479216A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH0555232A (ja) | 半導体装置の製造方法 | |
| JPS62250673A (ja) | 半導体装置の製造方法 | |
| JPH02304934A (ja) | Ｍｉｓ型トランジスタの製造方法 | |
| JPS63250175A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |