JPH04285875A - ディジタル電子回路モジュールの試験装置 - Google Patents
ディジタル電子回路モジュールの試験装置Info
- Publication number
- JPH04285875A JPH04285875A JP3049715A JP4971591A JPH04285875A JP H04285875 A JPH04285875 A JP H04285875A JP 3049715 A JP3049715 A JP 3049715A JP 4971591 A JP4971591 A JP 4971591A JP H04285875 A JPH04285875 A JP H04285875A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- digital electronic
- data
- circuit module
- holding means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 60
- 230000000052 comparative effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000002950 deficient Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル電子回路モ
ジュールの試験装置に関する。こゝで、電子回路モジュ
ールとは、混成集積回路または比較的小さいサイズの回
路基板であって、電子機器全体から見れば一つの部品と
して扱われるが、その内部が複数の素子からなっている
ものを云う。電子回路モジュールの中で、特に入出力及
び内部処理が主としてディジタル信号によってなされる
ものをディジタル電子回路モジュールと云う。
ジュールの試験装置に関する。こゝで、電子回路モジュ
ールとは、混成集積回路または比較的小さいサイズの回
路基板であって、電子機器全体から見れば一つの部品と
して扱われるが、その内部が複数の素子からなっている
ものを云う。電子回路モジュールの中で、特に入出力及
び内部処理が主としてディジタル信号によってなされる
ものをディジタル電子回路モジュールと云う。
【０００２】近年の電子機器の進歩により、この種のデ
ィジタル電子回路モジュールに要求される機能は高度化
しており、そのため試験内容が複雑多岐にわたり、試験
に要する時間も増大する傾向にある。
ィジタル電子回路モジュールに要求される機能は高度化
しており、そのため試験内容が複雑多岐にわたり、試験
に要する時間も増大する傾向にある。
【０００３】
【従来の技術】製造されたディジタル電子回路モジュー
ルの試験方法としては、これまでは、被試験ディジタル
電子回路モジュールを１個づゝディジタル電子回路モジ
ュールの試験装置に装着し、これに定められたデータを
入力して所望の出力が得られるか否かを監視して良否を
判定する方法が使用されている。
ルの試験方法としては、これまでは、被試験ディジタル
電子回路モジュールを１個づゝディジタル電子回路モジ
ュールの試験装置に装着し、これに定められたデータを
入力して所望の出力が得られるか否かを監視して良否を
判定する方法が使用されている。
【０００４】
【発明が解決しようとする課題】小規模なディジタル電
子回路モジュールの場合にはその試験は数秒乃至数十秒
で完了するが、大規模・高機能なディジタル電子回路モ
ジュールの試験時間は、場合によっては数分に及ぶもの
がある。そのため処理能力を高めるためには複数台の試
験装置を設置しなければならず、経済的負担が増大する
という問題がある。
子回路モジュールの場合にはその試験は数秒乃至数十秒
で完了するが、大規模・高機能なディジタル電子回路モ
ジュールの試験時間は、場合によっては数分に及ぶもの
がある。そのため処理能力を高めるためには複数台の試
験装置を設置しなければならず、経済的負担が増大する
という問題がある。
【０００５】本発明の目的は、この欠点を解消すること
にあり、複数台の試験装置を使用するよりも少ない費用
で、同時に複数個の回路モジュールを試験しうるディジ
タル電子回路モジュールの試験装置を提供することにあ
る。
にあり、複数台の試験装置を使用するよりも少ない費用
で、同時に複数個の回路モジュールを試験しうるディジ
タル電子回路モジュールの試験装置を提供することにあ
る。
【０００６】
【課題を解決するための手段】上記の目的は、複数の被
試験ディジタル電子回路モジュール（Ｔ１ 、Ｔ２ 、
・・・、Ｔｎ ）とこの被試験ディジタル電子回路モジ
ュール（Ｔ１ 、Ｔ２ 、・・・、Ｔｎ ）と同一の機
能を有し、予め良品であることが確認されている基準デ
ィジタル電子回路モジュール（Ｓ）とに試験データを入
力するデータ入力手段（Ａ）と、このデータ入力手段（
Ａ）のデータを入力されて前記の被試験ディジタル電子
回路モジュール（Ｔ１ 、Ｔ２ 、・・・、Ｔｎ ）と
前記の基準ディジタル電子回路モジュール（Ｓ）とから
出力されるデータを比較する複数の比較手段（Ｄ１ 、
Ｄ２ 、・・・、Ｄｎ ）と、この比較手段（Ｄ１ 、
Ｄ２ 、・・・、Ｄｎ ）の比較情報を保持する複数の
比較情報保持手段（Ｅ１ 、Ｅ２ 、・・・、Ｅｎ ）
と、この複数の比較情報保持手段（Ｅ１ 、Ｅ２ 、・
・・、Ｅｎ ）に保持されている比較情報を読み出す読
み出し手段（Ｂ）と、前記の複数の比較情報保持手段（
Ｅ１ 、Ｅ２ 、・・・、Ｅｎ ）をリセットするリセ
ット手段（Ｃ）とを有するディジタル電子回路モジュー
ルの試験装置によって達成される。
試験ディジタル電子回路モジュール（Ｔ１ 、Ｔ２ 、
・・・、Ｔｎ ）とこの被試験ディジタル電子回路モジ
ュール（Ｔ１ 、Ｔ２ 、・・・、Ｔｎ ）と同一の機
能を有し、予め良品であることが確認されている基準デ
ィジタル電子回路モジュール（Ｓ）とに試験データを入
力するデータ入力手段（Ａ）と、このデータ入力手段（
Ａ）のデータを入力されて前記の被試験ディジタル電子
回路モジュール（Ｔ１ 、Ｔ２ 、・・・、Ｔｎ ）と
前記の基準ディジタル電子回路モジュール（Ｓ）とから
出力されるデータを比較する複数の比較手段（Ｄ１ 、
Ｄ２ 、・・・、Ｄｎ ）と、この比較手段（Ｄ１ 、
Ｄ２ 、・・・、Ｄｎ ）の比較情報を保持する複数の
比較情報保持手段（Ｅ１ 、Ｅ２ 、・・・、Ｅｎ ）
と、この複数の比較情報保持手段（Ｅ１ 、Ｅ２ 、・
・・、Ｅｎ ）に保持されている比較情報を読み出す読
み出し手段（Ｂ）と、前記の複数の比較情報保持手段（
Ｅ１ 、Ｅ２ 、・・・、Ｅｎ ）をリセットするリセ
ット手段（Ｃ）とを有するディジタル電子回路モジュー
ルの試験装置によって達成される。
【０００７】
【作用】図１に示す原理説明ブロック図を参照して作用
を説明する。
を説明する。
【０００８】先ず、リセット手段Ｃからのリセット信号
によって比較情報保持手段Ｅ１ 、Ｅ２ 、・・・、Ｅ
ｎ をリセットする。次いで、データ入力手段Ａを使用
して試験用入力データを基準ディジタル電子回路モジュ
ールＳと複数の被試験ディジタル電子回路モジュールＴ
１ 、Ｔ２ 、・・・、Ｔｎ とに同時に入力する。基
準ディジタル電子回路モジュールＳと複数の被試験ディ
ジタル電子回路モジュールＴ１ 、Ｔ２ 、・・・、Ｔ
ｎ とから出力される信号をそれぞれ比較手段Ｄ１ 、
Ｄ２ 、・・・、Ｄｎ において比較して一致している
か否かを判定し、一致しているか否かの比較情報を比較
情報保持手段Ｅ１ 、Ｅ２ 、・・・、Ｅｎ に記憶保
持する。こゝで、一つの入力データに対してディジタル
電子回路モジュールから複数の信号が出力される場合に
は、そのうちの１つでも不一致があれば、それ以降に出
力される信号がすべて一致していても比較情報保持手段
Ｅ１ 、Ｅ２ 、・・・、Ｅｎ には不一致の情報が記
憶保持される。
によって比較情報保持手段Ｅ１ 、Ｅ２ 、・・・、Ｅ
ｎ をリセットする。次いで、データ入力手段Ａを使用
して試験用入力データを基準ディジタル電子回路モジュ
ールＳと複数の被試験ディジタル電子回路モジュールＴ
１ 、Ｔ２ 、・・・、Ｔｎ とに同時に入力する。基
準ディジタル電子回路モジュールＳと複数の被試験ディ
ジタル電子回路モジュールＴ１ 、Ｔ２ 、・・・、Ｔ
ｎ とから出力される信号をそれぞれ比較手段Ｄ１ 、
Ｄ２ 、・・・、Ｄｎ において比較して一致している
か否かを判定し、一致しているか否かの比較情報を比較
情報保持手段Ｅ１ 、Ｅ２ 、・・・、Ｅｎ に記憶保
持する。こゝで、一つの入力データに対してディジタル
電子回路モジュールから複数の信号が出力される場合に
は、そのうちの１つでも不一致があれば、それ以降に出
力される信号がすべて一致していても比較情報保持手段
Ｅ１ 、Ｅ２ 、・・・、Ｅｎ には不一致の情報が記
憶保持される。
【０００９】一連の試験動作が終了した後、読み出し手
段Ｂを使用して比較情報保持手段Ｅ１ 、Ｅ２ 、・・
・、Ｅｎ に保持されている一致・不一致の情報を読み
出し、一致していればその被試験ディジタル電子回路モ
ジュールは良品であると判定し、不一致であれば不良品
であると判定することができる。
段Ｂを使用して比較情報保持手段Ｅ１ 、Ｅ２ 、・・
・、Ｅｎ に保持されている一致・不一致の情報を読み
出し、一致していればその被試験ディジタル電子回路モ
ジュールは良品であると判定し、不一致であれば不良品
であると判定することができる。
【００１０】
【実施例】以下、図面を参照して、本発明の二つの実施
例に係るディジタル電子回路モジュールの試験装置につ
いて説明する。
例に係るディジタル電子回路モジュールの試験装置につ
いて説明する。
【００１１】第１実施例
図２に、ディジタルデータ以外にマイクロスイッチから
の信号も入力され、また、データ出力以外にリレー駆動
用信号も出力するディジタル電子回路モジュールの試験
装置の構成図を示す。
の信号も入力され、また、データ出力以外にリレー駆動
用信号も出力するディジタル電子回路モジュールの試験
装置の構成図を示す。
【００１２】図において、Ｔ１ 、Ｔ２ 、・・・、Ｔ
ｎは被試験ディジタル電子回路モジュールであり、Ｓは
被試験ディジタル電子回路モジュールＴ１ 、Ｔ２ 、
・・・、Ｔｎ と同一のモジュールであって、予め良品
であることが確認されている基準ディジタル電子回路モ
ジュールであり、Ａは被試験ディジタル電子回路モジュ
ールＴ１、Ｔ２ 、・・・、Ｔｎ と基準ディジタル電
子回路モジュールＳとに試験用データを入力するデータ
入力手段であり、Ｆは被試験ディジタル電子回路モジュ
ールＴ１ 、Ｔ２ 、・・・、Ｔｎ と基準ディジタル
電子回路モジュールＳとにマイクロスイッチからの入力
を模した信号を入力するＩ／Ｏポートである。Ｄ１ 、
Ｄ２、・・・、Ｄｎ は被試験ディジタル電子回路モジ
ュールＴ１、Ｔ２ 、・・・、Ｔｎ と基準ディジタル
電子回路モジュールＳとから出力される出力データを比
較するデータ比較手段であり、Ｅ１ 、Ｅ２ 、・・・
、Ｅｎ はデータ比較手段Ｄ１、Ｄ２ 、・・・、Ｄｎ
において比較されたデータが一致しているか不一致で
あるかの比較情報を記憶保持するデータの比較情報保持
手段である。Ｄｎ＋１ 、Ｄｎ＋２ 、・・・、Ｄｎ＋
ｎ は被試験ディジタル電子回路モジュールＴ１ 、Ｔ
２ 、・・・、Ｔｎ と基準ディジタル電子回路モジュ
ールＳとから出力されるリレー駆動用信号を比較するリ
レー駆動用信号比較手段であり、Ｅｎ＋１、Ｅｎ＋２
、・・・、Ｅｎ＋ｎ は、リレー駆動用信号比較手段Ｄ
ｎ＋１ 、Ｄｎ＋２ 、・・・、Ｄｎ＋ｎ において比
較された信号が一致しているか不一致であるかの比較情
報を記憶保持するリレー駆動用信号の比較情報保持手段
であり、Ｂはデータの比較情報保持手段Ｅ１ 、Ｅ２
、・・・、Ｅｎ とリレー駆動用信号の比較情報保持手
段Ｅｎ＋１ 、Ｅｎ＋２ 、・・・、Ｅｎ＋ｎ とに保
持されている一致・不一致の情報を読み出して被試験デ
ィジタル電子回路モジュールＴ１ 、Ｔ２ 、・・・、
Ｔｎ の良否を判定する読み出し手段であり、Ｃはデー
タの比較情報保持手段Ｅ１ 、Ｅ２ 、・・・、Ｅｎ
とリレー駆動用信号の比較情報保持手段Ｅｎ＋１ 、Ｅ
ｎ＋２ 、・・・、Ｅｎ＋ｎ とに記憶保持されている
情報をリセットするリセット手段である。
ｎは被試験ディジタル電子回路モジュールであり、Ｓは
被試験ディジタル電子回路モジュールＴ１ 、Ｔ２ 、
・・・、Ｔｎ と同一のモジュールであって、予め良品
であることが確認されている基準ディジタル電子回路モ
ジュールであり、Ａは被試験ディジタル電子回路モジュ
ールＴ１、Ｔ２ 、・・・、Ｔｎ と基準ディジタル電
子回路モジュールＳとに試験用データを入力するデータ
入力手段であり、Ｆは被試験ディジタル電子回路モジュ
ールＴ１ 、Ｔ２ 、・・・、Ｔｎ と基準ディジタル
電子回路モジュールＳとにマイクロスイッチからの入力
を模した信号を入力するＩ／Ｏポートである。Ｄ１ 、
Ｄ２、・・・、Ｄｎ は被試験ディジタル電子回路モジ
ュールＴ１、Ｔ２ 、・・・、Ｔｎ と基準ディジタル
電子回路モジュールＳとから出力される出力データを比
較するデータ比較手段であり、Ｅ１ 、Ｅ２ 、・・・
、Ｅｎ はデータ比較手段Ｄ１、Ｄ２ 、・・・、Ｄｎ
において比較されたデータが一致しているか不一致で
あるかの比較情報を記憶保持するデータの比較情報保持
手段である。Ｄｎ＋１ 、Ｄｎ＋２ 、・・・、Ｄｎ＋
ｎ は被試験ディジタル電子回路モジュールＴ１ 、Ｔ
２ 、・・・、Ｔｎ と基準ディジタル電子回路モジュ
ールＳとから出力されるリレー駆動用信号を比較するリ
レー駆動用信号比較手段であり、Ｅｎ＋１、Ｅｎ＋２
、・・・、Ｅｎ＋ｎ は、リレー駆動用信号比較手段Ｄ
ｎ＋１ 、Ｄｎ＋２ 、・・・、Ｄｎ＋ｎ において比
較された信号が一致しているか不一致であるかの比較情
報を記憶保持するリレー駆動用信号の比較情報保持手段
であり、Ｂはデータの比較情報保持手段Ｅ１ 、Ｅ２
、・・・、Ｅｎ とリレー駆動用信号の比較情報保持手
段Ｅｎ＋１ 、Ｅｎ＋２ 、・・・、Ｅｎ＋ｎ とに保
持されている一致・不一致の情報を読み出して被試験デ
ィジタル電子回路モジュールＴ１ 、Ｔ２ 、・・・、
Ｔｎ の良否を判定する読み出し手段であり、Ｃはデー
タの比較情報保持手段Ｅ１ 、Ｅ２ 、・・・、Ｅｎ
とリレー駆動用信号の比較情報保持手段Ｅｎ＋１ 、Ｅ
ｎ＋２ 、・・・、Ｅｎ＋ｎ とに記憶保持されている
情報をリセットするリセット手段である。
【００１３】先ず、リセット手段Ｃを使用してデータの
比較情報保持手段Ｅ１ 、Ｅ２ 、・・・、Ｅｎ 及び
リレー駆動用信号の比較情報保持手段Ｅｎ＋１ 、Ｅｎ
＋２ 、・・・、Ｅｎ＋ｎ に保持されている情報をリ
セットし、データ入力手段Ａから被試験ディジタル電子
回路モジュールＴ１ 、Ｔ２ 、・・・、Ｔｎ と基準
ディジタル電子回路モジュールＳとに試験用データを入
力するとゝもに、Ｉ／ＯポートＦを介して被試験ディジ
タル電子回路モジュールＴ１ 、Ｔ２ 、・・・、Ｔｎ
と基準ディジタル電子回路モジュールＳとにマイクロ
スイッチからの入力を模した信号を入力する。被試験デ
ィジタル電子回路モジュールＴ１ 、Ｔ２ 、・・・、
Ｔｎ と基準ディジタル電子回路モジュールＳとから出
力するデータはデータの比較手段Ｄ１ 、Ｄ２ 、・・
・、Ｄｎ において比較され、一致しているか不一致で
あるかの情報をデータの比較情報保持手段Ｅ１ 、Ｅ２
、・・・、Ｅｎ に保持する。一方、被試験ディジタ
ル電子回路モジュールＴ１ 、Ｔ２ 、・・・、Ｔｎ
と基準ディジタル電子回路モジュールＳとからのリレー
駆動用信号出力はリレー駆動用信号の比較手段Ｄｎ＋１
、Ｄｎ＋２ 、・・・、Ｄｎ＋ｎ において比較され
、比較情報はリレー駆動用信号の比較情報保持手段Ｅｎ
＋１ 、Ｅｎ＋２ 、・・・、Ｅｎ＋ｎ に保持される
。読み出し手段Ｂを使用してデータの比較情報保持手段
Ｅ１ 、Ｅ２ 、・・・、Ｅｎ とリレー駆動用信号の
比較情報保持手段Ｅｎ＋１ 、Ｅｎ＋２ 、・・・、Ｅ
ｎ＋ｎ とに保持されている一致・不一致の比較情報を
読み出し、一致している被試験ディジタル電子回路モジ
ュールは良品であり、一致していない被試験ディジタル
電子回路モジュールは不良品であると判定する。
比較情報保持手段Ｅ１ 、Ｅ２ 、・・・、Ｅｎ 及び
リレー駆動用信号の比較情報保持手段Ｅｎ＋１ 、Ｅｎ
＋２ 、・・・、Ｅｎ＋ｎ に保持されている情報をリ
セットし、データ入力手段Ａから被試験ディジタル電子
回路モジュールＴ１ 、Ｔ２ 、・・・、Ｔｎ と基準
ディジタル電子回路モジュールＳとに試験用データを入
力するとゝもに、Ｉ／ＯポートＦを介して被試験ディジ
タル電子回路モジュールＴ１ 、Ｔ２ 、・・・、Ｔｎ
と基準ディジタル電子回路モジュールＳとにマイクロ
スイッチからの入力を模した信号を入力する。被試験デ
ィジタル電子回路モジュールＴ１ 、Ｔ２ 、・・・、
Ｔｎ と基準ディジタル電子回路モジュールＳとから出
力するデータはデータの比較手段Ｄ１ 、Ｄ２ 、・・
・、Ｄｎ において比較され、一致しているか不一致で
あるかの情報をデータの比較情報保持手段Ｅ１ 、Ｅ２
、・・・、Ｅｎ に保持する。一方、被試験ディジタ
ル電子回路モジュールＴ１ 、Ｔ２ 、・・・、Ｔｎ
と基準ディジタル電子回路モジュールＳとからのリレー
駆動用信号出力はリレー駆動用信号の比較手段Ｄｎ＋１
、Ｄｎ＋２ 、・・・、Ｄｎ＋ｎ において比較され
、比較情報はリレー駆動用信号の比較情報保持手段Ｅｎ
＋１ 、Ｅｎ＋２ 、・・・、Ｅｎ＋ｎ に保持される
。読み出し手段Ｂを使用してデータの比較情報保持手段
Ｅ１ 、Ｅ２ 、・・・、Ｅｎ とリレー駆動用信号の
比較情報保持手段Ｅｎ＋１ 、Ｅｎ＋２ 、・・・、Ｅ
ｎ＋ｎ とに保持されている一致・不一致の比較情報を
読み出し、一致している被試験ディジタル電子回路モジ
ュールは良品であり、一致していない被試験ディジタル
電子回路モジュールは不良品であると判定する。
【００１４】なお、被試験ディジタル電子回路モジュー
ルＴ１ 、Ｔ２ 、・・・、Ｔｎ と基準ディジタル電
子回路モジュールＳとにデータを入力するデータ入力手
段Ａ、データの比較情報保持手段Ｅ１ 、Ｅ２ 、・・
・、Ｅｎ とリレー駆動用信号の比較情報保持手段Ｅｎ
＋１ 、Ｅｎ＋２ 、・・・、Ｅｎ＋ｎ に保持されて
いる比較情報を読み出す読み出し手段Ｂ及び前記の比較
情報をリセットするリセット手段Ｃの機能は、マイクロ
コンピュータを使用して実現しうることは云うまでもな
い。
ルＴ１ 、Ｔ２ 、・・・、Ｔｎ と基準ディジタル電
子回路モジュールＳとにデータを入力するデータ入力手
段Ａ、データの比較情報保持手段Ｅ１ 、Ｅ２ 、・・
・、Ｅｎ とリレー駆動用信号の比較情報保持手段Ｅｎ
＋１ 、Ｅｎ＋２ 、・・・、Ｅｎ＋ｎ に保持されて
いる比較情報を読み出す読み出し手段Ｂ及び前記の比較
情報をリセットするリセット手段Ｃの機能は、マイクロ
コンピュータを使用して実現しうることは云うまでもな
い。
【００１５】第２実施例
図３に、パーソナルコンピュータ等を電話回線で接続す
る時に使用されるいわゆるモデムのディジタル電子回路
モジュールの試験装置の構成図を示す。
る時に使用されるいわゆるモデムのディジタル電子回路
モジュールの試験装置の構成図を示す。
【００１６】図において、Ｔ１ 、Ｔ２ 、・・・、Ｔ
ｎ とＴｎ＋１ 、Ｔｎ＋２ ・・・、Ｔｎ＋ｎ とは
それぞれ相互に直列に接続されている被試験ディジタル
電子回路モジュール（モデム）であり、Ｓ１ とＳ２
とはその良品であることが確認されている基準ディジタ
ル電子回路モジュール（モデム）であって同様に直列に
接続されている。Ａ１ は被試験ディジタル電子回路モ
ジュール（モデム）Ｔ１ 、Ｔ２ 、・・・、Ｔｎ と
基準ディジタル電子回路モジュール（モデム）Ｓ１ と
に、また、Ａ２ は被試験ディジタル電子回路モジュー
ル（モデム）Ｔｎ＋１ 、Ｔｎ＋２ 、・・・、Ｔｎ＋
ｎ と基準ディジタル電子回路モジュール（モデム）Ｓ
２ とにそれぞれ試験データを入力するデータ入力手段
であり、Ｄ１ 、Ｄ２ 、・・・、Ｄｎ は被試験ディ
ジタル電子回路モジュール（モデム）Ｔ１ 、Ｔ２ 、
・・・、Ｔｎ と基準ディジタル電子回路モジュール（
モデム）Ｓ１ とから、また、Ｄｎ＋１ 、Ｄｎ＋２
、・・・、Ｄｎ＋ｎ は被試験ディジタル電子回路モジ
ュール（モデム）Ｔｎ＋１、Ｔｎ＋２ 、・・・、Ｔｎ
＋ｎ と基準ディジタル電子回路モジュール（モデム）
Ｓ２ とからそれぞれ出力される出力データを比較する
データ比較手段であり、Ｅ１ 、Ｅ２ 、・・・、Ｅｎ
とＥｎ＋１ 、Ｅｎ＋２ 、・・・、Ｅｎ＋ｎ とは
それぞれ比較手段Ｄ１ 、Ｄ２ 、・・・、Ｄｎ と比
較手段Ｄｎ＋１ 、Ｄｎ＋２ 、・・・、Ｄｎ＋ｎ と
において比較されたデータが一致しているか不一致であ
るかの比較情報を記憶保持する比較情報保持手段であり
、Ｂ１ とＢ２ とはそれぞれ比較情報保持手段Ｅ１
、Ｅ２ 、・・・、Ｅｎ と比較情報保持手段Ｅｎ＋１
、Ｅｎ＋２ 、・・・、Ｅｎ＋ｎ とにそれぞれ保持
されている一致・不一致の比較情報を読み出す読み出し
手段であり、Ｃ１ とＣ２ とはそれぞれ比較情報保持
手段Ｅ１ 、Ｅ２ 、・・・、Ｅｎ と比較情報保持手
段Ｅｎ＋１ 、Ｅｎ＋２ 、・・・、Ｅｎ＋ｎ とに保
持されている比較情報をリセットするリセット手段であ
る。
ｎ とＴｎ＋１ 、Ｔｎ＋２ ・・・、Ｔｎ＋ｎ とは
それぞれ相互に直列に接続されている被試験ディジタル
電子回路モジュール（モデム）であり、Ｓ１ とＳ２
とはその良品であることが確認されている基準ディジタ
ル電子回路モジュール（モデム）であって同様に直列に
接続されている。Ａ１ は被試験ディジタル電子回路モ
ジュール（モデム）Ｔ１ 、Ｔ２ 、・・・、Ｔｎ と
基準ディジタル電子回路モジュール（モデム）Ｓ１ と
に、また、Ａ２ は被試験ディジタル電子回路モジュー
ル（モデム）Ｔｎ＋１ 、Ｔｎ＋２ 、・・・、Ｔｎ＋
ｎ と基準ディジタル電子回路モジュール（モデム）Ｓ
２ とにそれぞれ試験データを入力するデータ入力手段
であり、Ｄ１ 、Ｄ２ 、・・・、Ｄｎ は被試験ディ
ジタル電子回路モジュール（モデム）Ｔ１ 、Ｔ２ 、
・・・、Ｔｎ と基準ディジタル電子回路モジュール（
モデム）Ｓ１ とから、また、Ｄｎ＋１ 、Ｄｎ＋２
、・・・、Ｄｎ＋ｎ は被試験ディジタル電子回路モジ
ュール（モデム）Ｔｎ＋１、Ｔｎ＋２ 、・・・、Ｔｎ
＋ｎ と基準ディジタル電子回路モジュール（モデム）
Ｓ２ とからそれぞれ出力される出力データを比較する
データ比較手段であり、Ｅ１ 、Ｅ２ 、・・・、Ｅｎ
とＥｎ＋１ 、Ｅｎ＋２ 、・・・、Ｅｎ＋ｎ とは
それぞれ比較手段Ｄ１ 、Ｄ２ 、・・・、Ｄｎ と比
較手段Ｄｎ＋１ 、Ｄｎ＋２ 、・・・、Ｄｎ＋ｎ と
において比較されたデータが一致しているか不一致であ
るかの比較情報を記憶保持する比較情報保持手段であり
、Ｂ１ とＢ２ とはそれぞれ比較情報保持手段Ｅ１
、Ｅ２ 、・・・、Ｅｎ と比較情報保持手段Ｅｎ＋１
、Ｅｎ＋２ 、・・・、Ｅｎ＋ｎ とにそれぞれ保持
されている一致・不一致の比較情報を読み出す読み出し
手段であり、Ｃ１ とＣ２ とはそれぞれ比較情報保持
手段Ｅ１ 、Ｅ２ 、・・・、Ｅｎ と比較情報保持手
段Ｅｎ＋１ 、Ｅｎ＋２ 、・・・、Ｅｎ＋ｎ とに保
持されている比較情報をリセットするリセット手段であ
る。
【００１７】データ入力手段Ａ１ を使用して基準ディ
ジタル電子回路モジュール（モデム）Ｓ１ と被試験デ
ィジタル電子回路モジュール（モデム）Ｔ１ 、Ｔ２
、・・・、Ｔｎ とに試験データを入力しそれらのディ
ジタル電子回路モジュール（モデム）にそれぞれ直列に
接続されている基準ディジタル電子回路モジュール（モ
デム）Ｓ２ と被試験ディジタル電子回路モジュール（
モデム）Ｔｎ＋１ 、Ｔｎ＋２ 、・・・、Ｔｎ＋ｎ
とから出力される出力データを比較手段Ｄｎ＋１ 、Ｄ
ｎ＋２ 、・・・、Ｄｎ＋ｎ を使用して比較し、その
比較結果を比較情報保持手段Ｅｎ＋１ 、Ｅｎ＋２ 、
・・・、Ｅｎ＋ｎ に記憶保持させ、その保持された比
較情報を読み出し手段Ｂ２ を使用して読み出す。次に
、同様にしてこれとは反対方向、すなわち、データ入力
手段Ａ２ から試験データを入力し、読み出し手段Ｂ１
を使用して比較情報保持手段Ｅ１ 、Ｅ２ 、・・・
、Ｅｎ に記憶されている比較情報を読み出す。いずれ
の比較情報も一致していれば、直列に接続されたペアー
の被試験ディジタル電子回路モジュール（モデム）は良
品であると判定することができる。
ジタル電子回路モジュール（モデム）Ｓ１ と被試験デ
ィジタル電子回路モジュール（モデム）Ｔ１ 、Ｔ２
、・・・、Ｔｎ とに試験データを入力しそれらのディ
ジタル電子回路モジュール（モデム）にそれぞれ直列に
接続されている基準ディジタル電子回路モジュール（モ
デム）Ｓ２ と被試験ディジタル電子回路モジュール（
モデム）Ｔｎ＋１ 、Ｔｎ＋２ 、・・・、Ｔｎ＋ｎ
とから出力される出力データを比較手段Ｄｎ＋１ 、Ｄ
ｎ＋２ 、・・・、Ｄｎ＋ｎ を使用して比較し、その
比較結果を比較情報保持手段Ｅｎ＋１ 、Ｅｎ＋２ 、
・・・、Ｅｎ＋ｎ に記憶保持させ、その保持された比
較情報を読み出し手段Ｂ２ を使用して読み出す。次に
、同様にしてこれとは反対方向、すなわち、データ入力
手段Ａ２ から試験データを入力し、読み出し手段Ｂ１
を使用して比較情報保持手段Ｅ１ 、Ｅ２ 、・・・
、Ｅｎ に記憶されている比較情報を読み出す。いずれ
の比較情報も一致していれば、直列に接続されたペアー
の被試験ディジタル電子回路モジュール（モデム）は良
品であると判定することができる。
【００１８】
【発明の効果】以上説明したとおり、本発明に係るディ
ジタル電子回路モジュールの試験装置においては、複数
の被試験ディジタル電子回路モジュールと、被試験ディ
ジタル電子回路モジュールと同一の機能を有し、予め良
品であることが確認されている基準ディジタル電子回路
モジュールとにデータを入力し、基準ディジタル電子回
路モジュールの出力と複数の被試験ディジタル電子回路
モジュールの出力とをそれぞれ比較し、比較結果が一致
していれば被試験ディジタル電子回路モジュールは良品
であると判定することができるので、一台の試験装置を
もって複数の被試験ディジタル電子回路モジュールを同
時に試験することができ、生産能力の増大と試験コスト
の削減とに大きく寄与することができる。
ジタル電子回路モジュールの試験装置においては、複数
の被試験ディジタル電子回路モジュールと、被試験ディ
ジタル電子回路モジュールと同一の機能を有し、予め良
品であることが確認されている基準ディジタル電子回路
モジュールとにデータを入力し、基準ディジタル電子回
路モジュールの出力と複数の被試験ディジタル電子回路
モジュールの出力とをそれぞれ比較し、比較結果が一致
していれば被試験ディジタル電子回路モジュールは良品
であると判定することができるので、一台の試験装置を
もって複数の被試験ディジタル電子回路モジュールを同
時に試験することができ、生産能力の増大と試験コスト
の削減とに大きく寄与することができる。
【図１】原理説明ブロック図である。
【図２】本発明に係るディジタル電子回路モジュールの
試験装置のブロック図である。
試験装置のブロック図である。
【図３】モデム回路モジュール試験装置のブロック図で
ある。
ある。
Ａ、Ａ１ 、Ａ２ データ入力手段Ｂ、Ｂ
１ 、Ｂ２ 読み出し手段Ｃ、Ｃ１ 、Ｃ
２ リセット手段Ｄ１ 、Ｄ２ 、・・・
、Ｄｎ 比較手段Ｄｎ＋１ 、Ｄｎ＋２
、・・・、Ｄｎ＋ｎ 比較手段Ｅ１ 、Ｅ
２ 、・・・、Ｅｎ 比較情報保持手段Ｅ
ｎ＋１ 、Ｅｎ＋２ 、・・・、Ｅｎ＋ｎ
比較情報保持手段 Ｔ１ 、Ｔ２ 、・・・、Ｔｎ 被試験デ
ィジタル電子回路モジュール Ｔｎ＋１ 、Ｔｎ＋２ 、・・・、Ｔｎ＋ｎ
被試験ディジタル電子回路モジュール Ｓ、Ｓ１ 、Ｓ２ 基準ディジタル電子回
路モジュール Ｆ Ｉ／Ｏポート
１ 、Ｂ２ 読み出し手段Ｃ、Ｃ１ 、Ｃ
２ リセット手段Ｄ１ 、Ｄ２ 、・・・
、Ｄｎ 比較手段Ｄｎ＋１ 、Ｄｎ＋２
、・・・、Ｄｎ＋ｎ 比較手段Ｅ１ 、Ｅ
２ 、・・・、Ｅｎ 比較情報保持手段Ｅ
ｎ＋１ 、Ｅｎ＋２ 、・・・、Ｅｎ＋ｎ
比較情報保持手段 Ｔ１ 、Ｔ２ 、・・・、Ｔｎ 被試験デ
ィジタル電子回路モジュール Ｔｎ＋１ 、Ｔｎ＋２ 、・・・、Ｔｎ＋ｎ
被試験ディジタル電子回路モジュール Ｓ、Ｓ１ 、Ｓ２ 基準ディジタル電子回
路モジュール Ｆ Ｉ／Ｏポート
Claims (1)
- 【請求項１】 複数の被試験ディジタル電子回路モジ
ュール（Ｔ１ 、Ｔ２ 、・・・、Ｔｎ ）と該被試験
ディジタル電子回路モジュール（Ｔ１ 、Ｔ２ 、・・
・、Ｔｎ ）と同一の機能を有し、予め良品であること
が確認されている基準ディジタル電子回路モジュール（
Ｓ）とに試験データを入力するデータ入力手段（Ａ）と
、該データ入力手段（Ａ）のデータを入力されて前記被
試験ディジタル電子回路モジュール（Ｔ１ 、Ｔ２ 、
・・・、Ｔｎ ）と前記基準ディジタル電子回路モジュ
ール（Ｓ）とから出力されるデータを比較する複数の比
較手段（Ｄ１ 、Ｄ２ 、・・・、Ｄｎ ）と、該比較
手段（Ｄ１ 、Ｄ２ 、・・・、Ｄｎ ）の比較情報を
保持する複数の比較情報保持手段（Ｅ１ 、Ｅ２ 、・
・・、Ｅｎ ）と、該複数の比較情報保持手段（Ｅ１
、Ｅ２ 、・・・、Ｅｎ ）に保持されている比較情報
を読み出す読み出し手段（Ｂ）と、前記複数の比較情報
保持手段（Ｅ１ 、Ｅ２ 、・・・、Ｅｎ ）をリセッ
トするリセット手段（Ｃ）とを有することを特徴とする
ディジタル電子回路モジュールの試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3049715A JPH04285875A (ja) | 1991-03-14 | 1991-03-14 | ディジタル電子回路モジュールの試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3049715A JPH04285875A (ja) | 1991-03-14 | 1991-03-14 | ディジタル電子回路モジュールの試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04285875A true JPH04285875A (ja) | 1992-10-09 |
Family
ID=12838887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3049715A Withdrawn JPH04285875A (ja) | 1991-03-14 | 1991-03-14 | ディジタル電子回路モジュールの試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04285875A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343096A (ja) * | 2001-05-17 | 2002-11-29 | Hitachi Ltd | 半導体メモリモジュールの試験システムおよび製造方法 |
| WO2004079816A1 (ja) * | 2003-03-03 | 2004-09-16 | Fujitsu Limited | 半導体装置の試験装置 |
-
1991
- 1991-03-14 JP JP3049715A patent/JPH04285875A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343096A (ja) * | 2001-05-17 | 2002-11-29 | Hitachi Ltd | 半導体メモリモジュールの試験システムおよび製造方法 |
| WO2004079816A1 (ja) * | 2003-03-03 | 2004-09-16 | Fujitsu Limited | 半導体装置の試験装置 |
| US7526690B2 (en) * | 2003-03-03 | 2009-04-28 | Fujitsu Microelectronics Limited | Semiconductor device-testing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5225834A (en) | Semiconductor integrated circuit boundary scan test with multiplexed node selection | |
| EP0140595A2 (en) | High speed redundancy processor | |
| US4913557A (en) | Intergrated logic circuit having testing function circuit formed integrally therewith | |
| JPH04285875A (ja) | ディジタル電子回路モジュールの試験装置 | |
| US5912899A (en) | Merged data memory testing circuits and related methods which provide different data values on merged data lines | |
| US6920582B2 (en) | Method and apparatus for testing circuit modules | |
| JP2000091388A (ja) | Ｉｃ試験装置の救済判定方式 | |
| JP3647935B2 (ja) | 製品検査方法 | |
| JPH1038977A (ja) | 統合化集積回路 | |
| JPH05307900A (ja) | 半導体メモリ素子 | |
| JPH04206864A (ja) | 半導体検査回路 | |
| JPH05249190A (ja) | Ｌｓｉ用テスタ | |
| JPH0651022A (ja) | 半導体装置のテスト方法 | |
| JPH0267976A (ja) | メモリ試験装置 | |
| JPH0546498A (ja) | 伝送データ分析装置 | |
| JP2928320B2 (ja) | メモリｉｃ試験回路 | |
| JPS5835476A (ja) | 半導体集積回路の試験方法 | |
| JPH0693473B2 (ja) | 検査機能を有する半導体集積回路 | |
| JPH0612279A (ja) | 画像表示メモリ検査装置 | |
| JPH04291459A (ja) | 半導体装置の故障シミュレーション方法及び故障シミュレーションにおけるデータ作成装置 | |
| JPH11331884A (ja) | 画像信号処理集積回路 | |
| JPS61237068A (ja) | 配線検査装置 | |
| JPH04162148A (ja) | 擬似障害制御方式 | |
| JPH0540150A (ja) | 半導体試験装置 | |
| JPS62266681A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |