JPH04283677A - 3次元レーダのディスプレイ表示方式 - Google Patents

3次元レーダのディスプレイ表示方式

Info

Publication number
JPH04283677A
JPH04283677A JP3072308A JP7230891A JPH04283677A JP H04283677 A JPH04283677 A JP H04283677A JP 3072308 A JP3072308 A JP 3072308A JP 7230891 A JP7230891 A JP 7230891A JP H04283677 A JPH04283677 A JP H04283677A
Authority
JP
Japan
Prior art keywords
display
signal
video signal
flag
storage means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3072308A
Other languages
English (en)
Other versions
JP2810805B2 (ja
Inventor
Shinichi Fujikawa
信一 藤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3072308A priority Critical patent/JP2810805B2/ja
Publication of JPH04283677A publication Critical patent/JPH04283677A/ja
Application granted granted Critical
Publication of JP2810805B2 publication Critical patent/JP2810805B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、3次元レーダのディス
プレイ表示方式に関し、特に単一ビーム走査方式による
3次元レーダシステムからの3次元ビデオ信号をラスタ
走査方式の高輝度ディスプレイにPPI表示させる方式
に関するものである。
【0002】近年、主に防空用や航空交通管制用の空港
監視レーダ装置(ASR) として開発され、目標航空
機までの距離及び方位と同時に高度を測定する3次元レ
ーダ装置(Three Dimention Rada
r:TDR) においては、単一ビーム方式のレーダア
ンテナから得られた複数の目標からの3次元情報(ビデ
オ信号)を通常の2次元ディスプレイに2次元画面表示
させることが出来る3次元レーダ用のディスプレイ表示
方式が要求されている。
【0003】
【従来の技術】従来より、3次元レーダの表示ディスプ
レイとしては、一般に残光特性を持つ通常のCRTディ
スプレイ(Cathode Ray Tube)が使用
されている。
【0004】この残光性ディスプレイで3次元レーダか
らの3次元情報をPPI表示(PlanePositi
on Indication) させる場合には、図1
0(1) 及び(2) に示すようにレーダアンテナか
らの単一ビームを上下(E〓方向)に振って走査しなが
ら全周(Az方向)に回転して目標を捜索し探知・検出
する必要がある為、例えばレーダ装置から得た目標aに
関する3次元情報(距離R,水平方位角Az,仰角E〓
)は、距離Rと水平方位角Azの2次元情報として同図
(3) に示すようにアンテナ回転に同期したレーダス
イープ(掃引線)の回転によりPPI画面上の対応した
位置に輝点(又はエコー)で輝度表示している。尚、同
図(2) に示す○印は走査中のアンテナビーム位置を
擬似的に示している。
【0005】この時、輝点はスイープが1周(以下、1
捜索期間と称することがある)して同一位置に達し輝点
が再表示される迄の間、ディスプレイの残光性により保
持される。
【0006】更に、同一距離Rで、同一方向Azに存在
し高さE〓だけが異なる他の信号b,c (目標はなく
ノイズのみ有り)に対しても、同様に水平投影した形で
画面上に2次元表示される為、残光表示されている元の
目標aの輝点にこれらノイズによる輝点が足し合わされ
た形となり、結果的に同一画面位置に1つの目標信号と
2つのノイズが重ね書き(積分)表示されて結果的にS
/N劣化し、目標が識別しずらくなる。
【0007】しかしながら、このようなディスプレイ表
示方式ではディスプレイの残光性を利用する為時間経過
と共に輝度が低下する上、上記のようにノイズが積分表
示されて信号レベルが相対的に低下し、特に明るい室内
等では表示画面が見づらく目標の識別や確認の作業に手
間取る等の問題があった。
【0008】そこで、本出願人は特願平2−14771
8号及び同2−250724号において、残光性ディス
プレイに代わりラスタ走査式の高輝度ディスプレイを用
いて輝度を高める方式を提示しており、この方式では画
面各ドット(以下、ピクセルと呼称する)を順次走査し
、各ピクセルに対応した各記憶手段(メモリ)に、高さ
E〓方向について最大のビデオ信号を記憶し、残光表示
式による輝点の保持時間に相当した期間(約1捜索期間
)だけ該記憶値を表示データとしてPPI画面表示し、
同一ピクセル毎に高さのみ異なる複数の目標からの3次
元情報を従来の重ね書き表示に相当した2次元画面表示
で可能としている。
【0009】図11は、このような高輝度ディスプレイ
を用いた従来の3次元レーダのディスプレイ表示方式を
示した図であり、1は同一画面ピクセルに書き込まれる
複数のビデオ信号RAWの最大値(グレーテストデータ
Gdata (x,y))を記憶するグレーテストデー
タメモリ、2は同一画面ピクセルに書き込まれる1捜索
後の複数のビデオ信号の内、先頭のデータを判断するフ
ラグを記憶するフラグメモリ、3は後述するグレーテス
ト処理を行うグレーテスト処理回路、4は1画面分の画
像データを記憶する画像記憶部、そして5はPPI画面
表示部を持つラスタ走査方式の高輝度ディスプレイをそ
れぞれ示している。
【0010】また、画像記憶部4は、画像を1画面分記
憶するフレームメモリ41 〜4n 、フレームメモリ
41 〜4n から送出されたパラレル画像データをシ
リアルデータに変換するP/S変換シフトレジスタ41
、及びこのレジスタ41からのディジタル画像データを
アナログ画像信号に変換して高輝度ディスプレイ5にP
PI画像表示させるD/A変換器42とによって構成さ
れている。
【0011】更に、グレーテスト処理回路3は、各メモ
リ1、2及び画像記憶部4と共に図12に具体的に示さ
れており、31はビーム位置信号を入力してアンテナの
捜索期間を示すインデックス信号INDEXを発生する
為フリップフロップで構成されるインデックス信号発生
回路、32はビデオ信号入力RAWの3次元空間座標に
対応した2次元メモリアドレスを発生するメモリアドレ
ス発生回路、33はメモリアドレス発生回路32の極座
標出力を直交座標形式に変換する座標変換回路、34は
インデックス信号INDEXとフラグMFLGとを比較
して1捜索期間以内か1捜索後かを判定する捜索期間判
定回路、35はビデオ信号入力RAWとメモリ1からの
現在のグレーテストデータ(表示データ)Gdata 
(x,y)との値を比較するレベル判定回路、36はビ
デオ信号RAWとグレーテストデータGdata (x
,y)を選択するセレクタ、37はインデックス信号I
NDEXとフラグメモリ2からのフラグMFLGを選択
するセレクタ、43は書き込みアドレスと読み出しアド
レスを選択するセレクタ、44はR/W信号を受けて読
み出しアドレスを発生するリードアドレス発生回路、4
5は座標変換回路33からの出力をデコードするデコー
ダ、及び461 〜46n はデコーダ45からのデコ
ード出力によりフレームメモリ41 〜4n のチップ
セレクト指定をするNORゲートである。
【0012】次に、これらの従来例における動作を図1
3のグレーテスト処理フローチャートに基づき、図14
と図16の各波形図を参照して説明する。
【0013】レーダシステムからのビーム位置信号(ビ
ームの反射位置を示すAPCコード等の座標情報)はイ
ンデックス信号発生回路31に供給され、ここでその内
の方向情報AzがN(北)方向の情報であれば(図13
ステップS1)、1捜索が終了して次の新たな捜索期間
が始まったことを認識し、図14に示すようにインデッ
クス信号INDEXを反転させ(同ステップS2)、A
PCコードによってN(北)方向が示される度に論理レ
ベルを交互に反転させる。
【0014】次に、APCコードの角度情報Azと距離
情報Rはメモリアドレス発生回路32に供給され、ビデ
オ信号RAWの空間座標(R,Az)が認識されて2次
元画面座標に対応する極座標形式のメモリアドレス(K
,θ0 )が算出される(同ステップS3)。
【0015】メモリアドレス発生回路32の座標出力(
K,θ0 )は、座標変換回路33で2次元画面座標に
対応した直交座標形式のメモリアドレス(x,y)に変
換される(同ステップS4)。尚、このアドレスはグレ
ーテストデータメモリ1とフラグメモリ2に供給され、
それぞれ各記憶データの書込/読出アドレスとして用い
られると共にデコーダ45及びセレクタ43にも供給さ
れている。
【0016】また、PPI表示等の極座標表示では、こ
のアドレス(x,y)に対応した画面ピクセルP(x,
y)には、図15(1),(2) に示すように、特に
画面中心部(原点)付近ではアンテナの1回の捜索(1
周)によって同時に複数のビデオ信号RAWがグループ
(データ列)となって入力される(入力波形として図1
6に破線○印で図示)。
【0017】そして、フラグメモリ2から座標(x,y
)に対応する画面ピクセルP(x,y)のフラグMFL
G(x,y)が読み出され、捜索期間判定回路34でイ
ンデックス信号発生回路31からのインバータ38を介
したインデックス信号INDEXと比較される(同ステ
ップS5)。尚、このフラグとはピクセルP(x,y)
に入力される1捜索期間後の複数のビデオ信号入力の内
、データ列の先頭のデータを判断する為に用いられる信
号である。
【0018】フラグMFLG(x,y)とインデックス
信号INDEXが一致した時、即ち、図16に示すよう
にアンテナビームが未だ同じ方向に戻って来ない1捜索
期間内である場合には、現在入力された新規のビデオ信
号RAW(図16e点)は、ピクセルP(x,y)を2
番目以降にアクセスするビデオデータであることを意味
し、捜索期間判定回路34からは「0」レベルの制御信
号が出力される。
【0019】続いて、レベル判定回路35において図1
6e点の入力ビデオ信号RAWはグレーテストデータメ
モリ1からの現在画面表示されている同図d点のグレー
テストデータGdata (x,y)と比較され(同ス
テップS6)、同図e点の入力ビデオ信号RAWの方が
大きい場合に、「1」レベルの制御信号が出力されOR
ゲート39を経由してセレクタ36に与えられ、セレク
タ36は同図e点の現在の入力ビデオデータRAWを選
択してこの値をグレーテストデータメモリ1に新たなグ
レーテストデータGdata (x,y)として更新す
ると共に、セレクタ37はインデックス信号発生回路3
1からのインデックス信号INDEXを選択してフラグ
メモリ2に新たなフラグとして記憶する(グレーテスト
更新:同ステップS7)。
【0020】セレクタ36から出力された同図e点の入
力ビデオ信号RAWは、メモリ1と同時にフレームメモ
リ41 〜4n にも供給されてアドレスに対応して書
き込まれ(同ステップS9)、読み出される。この時、
書き込み時には座標変換回路33からのアドレスはセレ
クタ43を介してフレームメモリ41 〜4n の書き
込みアドレスを指定し、読み出し時にはリードアドレス
発生回路44からのリードアドレスはR/W信号により
切り換えられたセレクタ43を介してフレームメモリ4
1 〜4n の読み出しアドレスを指定している。
【0021】また、座標変換回路33の出力はデコーダ
45に供給されデコードされ、NORゲート461 〜
46n を介してフレームメモリ41 〜4n 内の何
れかのチップセレクトCSを指定する。その結果、フレ
ームメモリ41 〜4n から順次読み出されたビデオ
データはP/S変換シフトレジスタ41にてシリアルデ
ータに変換された後、D/A変換器42にてアナログ信
号に変換されてからディスプレイ5にほぼ1捜索期間に
相当した時間だけPPI画面表示される。
【0022】この場合、フレームメモリ41 〜4n 
に書き込まれたビデオデータはピクセルP(x,y)毎
に複数の空間位置を持つビデオ信号間の最大データとな
り、3次元情報の2次元映像化されたことを示している
【0023】一方、ステップS6において比較結果が逆
の場合には、セレクタ36によりグレーテストデータメ
モリ1からの現在画面表示されている同図d点のグレー
テストデータGdata (x,y)が選択されてディ
スプレイ5に画面表示される。即ち、この場合はグレー
テストデータメモリ1の内容は更新されずに前のデータ
がそのまま残されることになる(グレーテストホールド
)。また、フラグメモリ2の内容も前のフラグ値のまま
で更新されない。
【0024】次に、ステップS5においてフラグMFL
G(x,y)とインデックス信号INDEXとが一致し
ない場合、即ち図16に示すようにアンテナビームが同
じ方向に戻った1捜索期間以降の場合には、現在入力さ
れた新規の複数のビデオ信号RAWのg点で示す先頭の
データは、その値に関係なくピクセルP(x,y)を最
初にアクセスするデータであると認識し、捜索期間判定
回路34からは「1」レベルの制御信号が出力される。
【0025】これにより、セレクタ36は同図g点の現
在の入力ビデオデータRAWを選択してこの値をグレー
テストデータメモリ1に新たなグレーテストデータGd
ata (x,y)として格納し、フレームメモリ41
 〜4n に送出してディスプレイ5に画面表示すると
共に、セレクタ37はインデックス信号発生回路31か
らのインデックス信号INDEXを選択してフラグメモ
リ2に新たなフラグとして書き込む(グレーテストホー
ルドオフ:同ステップS8)。
【0026】このようなグレーテスト処理を行うことに
より、3次元レーダからのビデオ信号入力RAWは、高
さE〓方向にグレーテスト判定され、図10(3) に
示すようなPPI表示画面に2次元映像化して約1捜索
期間表示される。
【0027】言い換えると、同一ピクセルに対し、1捜
索毎に入力して来る各複数のデータ列が、まず最初の1
捜索期間内で最大値のものが取り出されてそのレベルが
ずっと表示され、インデックス信号INDEXの作用に
より約1捜索期間保持されて、次の1捜索期間では無条
件でデータグループの先頭データに更新されてから再表
示されることを意味している。
【0028】
【発明が解決しようとする課題】このような従来の高輝
度ディスプレイを用いた3次元レーダのディスプレイ表
示方式によるPPI表示では、画面各ピクセルに入力す
るビデオ信号と表示ビデオ信号の各レベル比較結果によ
り最大のレベルを残し、1捜索して複数の新規ビデオ信
号の先頭データが入力された時はこのレベルを表示ビデ
オデータのレベル値に関係無く更新して、各処理結果(
グレーテストデータGdata )を画面各ピクセルに
対応したメモリへ記憶させて約1捜索期間だけ画面表示
するようにしている為、各ピクセルに表示された表示ビ
デオの各輝点は表示幅が狭く、依然ビデオ視認性(又は
表示分解能)が悪いという問題がある。
【0029】従って、本発明ではPPI表示において、
ビデオ表示の表示幅を拡張して、目標等を拡大表示させ
ビデオ表示の視認性を向上させることが出来るような3
次元レーダのディスプレイ表示方式を実現することを目
的とする。
【0030】
【課題を解決するための手段】上記の目的に鑑みると、
前述の高輝度ディスプレイを用いたPPI表示において
、ビデオ信号のスィープ(距離方向のピクセルを集めて
構成される直線成分)1本分の表示幅を拡張表示するに
は、図2に示すように1スィープ分のビデオ信号をPP
I表示の原点を中心に、微小角度だけ回転させた扇状の
複数本分を同時に描画させる所謂、補間処理を行えば、
ビデオ表示幅を拡大出来、その結果、目標等を拡大表示
出来ることに着眼した。
【0031】しかしながら、前述の高輝度ディスプレイ
を使用した従来の構成のまま補間処理を行うと、PPI
画面上の表示ピクセルの位置関係によっては表示データ
の保持時間を誤判定してしまうことがある。
【0032】即ち、前述の補間処理とは、1本のスィー
プ成分をアンテナ位置を中心に角度を少しづつずらしな
がらΔθの範囲に渡って複数本表示させることにより、
ビーム位置の±Δθ/2の範囲内の複数のピクセルに同
時に同じビデオ信号を入力して扇形状に拡張表示するこ
とを意味し、その結果、その範囲内の1つのピクセルに
は、時間の経過によって複数のデータが連続して入力す
ることになる。
【0033】この為、高輝度ディスプレイを使用した従
来のグレーテスト処理によるディスプレイ表示方式では
、図3(1) に示すように、補間処理が無いので、図
14に示した固定位置N(北)で反転を繰り返すインデ
ックス信号を用いて、PPI画面上の各ピクセルP(x
0 ,y0 ),P(x1 ,y1 )へのビデオ信号
入力A,Cはそれぞれ表示データ、即ちグレーテストデ
ータメモリ1からのグレーテストデータGdata (
x,y))B,Dとして約1捜索に相当した期間中表示
され、1捜索後は新規ビデオ信号入力を無条件にそのピ
クセルの代表値とするような各ピクセル毎のデータ保持
/更新管理が行われている。
【0034】ところが、そのままの構成で前述の補間処
理を行うと、図3(2) のFに示すように、PPI画
面のN(方位角0°)付近のN±Δθ/2の範囲内に位
置するピクセルP(x1 ,y1 )では、補間処理に
より複数のデータが連続して入力すると、そのデータグ
ループ内の途中でビームがNを通過する場合があり、こ
の時にはインデックス信号が変化してしまい、1捜索終
了したかどうかの判断が出来ず、Nを通過した時点で表
示保持最大時間経過と見做されてグレーテスト処理され
たデータが約1捜索期間保持されないことになり、正し
い保持時間の判定が出来無くなってしまう。
【0035】一方、ピクセルPが(x0 ,y0 )に
位置するような場合に入力するビデオ信号入力Eでは、
データグループ途中でインデックス信号は変化しない為
、誤判定されることは無い。逆に言えば、ピクセルが画
面上部に位置する時には、このようなインデックス信号
によって誤判定し得ることが判る。これは、原点に近づ
く程、誤判定の確率が高くなる。
【0036】そこで、ピクセルがPPI画面上の何処に
位置していても誤判定を起こさないようなインデックス
信号を考えてみる。
【0037】例えば、図4において、各ピクセルP(x
0 ,y0)〜P(x3 ,y3 )の座標がそれぞれ
Nを中心に90°毎に位置する場合に、各ピクセルへの
入力データグループ内ではインデックス信号が反転せず
且つ、次の捜索時のデータグループが入力する迄の間に
インデックス信号が反転するような条件の下で、各座標
に対応したインデックス信号を個別に考察してみるとI
NDEX0〜INDEX3の4種のインデックス信号が
得られる。尚、斜線部分はレベルがH,Lいずれでも良
いことを示す。
【0038】これらの各インデックス信号のレベル反転
部分を含んだ斜線部分に着目すると、同図に示すように
、N又はS方向で全てのインデックス信号に斜線部分が
共通とはならず、必ず1つのインデックス信号が共通化
出来ないことになる。
【0039】従って、各ピクセルに共通的に使用できる
インデックス信号は存在しないことになるが、画面の半
面毎であればインデックス信号を共通化出来ることが判
る。
【0040】即ち、画面上半面にピクセルが存在する場
合には図5(1) に示すように図4のINDEX0,
INDEX1,及びINDEX3においてS(南)で反
転を繰り返す上側インデックス信号U−INDEXを、
画面下半面にピクセルが存在する場合には図5(2) 
に示すように図4のINDEX1,INDEX2,及び
INDEX3においてNで反転を繰り返す下側インデッ
クス信号D−INDEXをそれぞれ使い分ければ、ピク
セルがどこに存在する場合にもここに入力するデータグ
ループに関係しない部分で、両インデックス信号が反転
を繰り返しグレーテストデータの保持時間の誤判定を起
こさないことが判る。このことは、従来の基準点が1つ
のインデックス信号に対して、その対向位置(180°
)に別の基準点を持つインデックス信号を更に設けたこ
とに相当する。
【0041】尚、図5(1) における上側インデック
ス信号U−INDEXの各周期に対応する各データ入力
範囲(斜線部分)は、前記INDEX0,INDEX1
とINDEX3の各データグループの入力幅を全て含ん
だ範囲を示している(同図(2) も同様)。但し、こ
のデータ入力幅は通常、画面原点に近いピクセルほど、
沢山のスィープが通過する為に、より拡がることになる
【0042】従って、上記の目的を達成するための本発
明に係る3次元レーダのディスプレイ表示方式では、図
1に原理的に示すように、従来のインデックス信号を下
側インデックス信号とし、該下側インデックス信号とは
同一周期で位相が半捜索周期分遅れた上側インデックス
信号を更に設け、グレーテスト処理手段3が、ビデオ信
号の3次元空間座標を2次元画面上のピクセルに対応し
た座標に変換する際、座標と共に画面原点から同一距離
及び所定角度間隔で該ピクセルの両側における複数のピ
クセルに対応した各座標にも変換し、各ピクセル位置に
対応した各座標がPPI表示画面の上半面に存在する場
合にビデオ信号が入力する時はフラグ記憶手段2が該上
側インデックス信号をフラグとして記憶し、下半面に存
在する場合にビデオ信号が入力する時はフラグ記憶手段
2が該下側インデックス信号をフラグとして記憶してい
る。
【0043】
【作用】以下、上述の手段についてその作用を図1に基
づき図5を参照して説明する。
【0044】まず、グレーテスト処理手段3では、ビデ
オ信号RAWと該ビデオ信号RAWの3次元空間位置を
示すビーム位置信号を入力し、このビーム位置信号によ
って、その信号がN(北)方向であれば、図5(2) 
に示すように、N方向を基準としてアンテナが1周回転
(1捜索)したことを示し下側インデックス信号D−I
NDEXを反転させて次の捜索期間に入ったことを示す
。また、ビーム位置信号がS(南)方向であれば、S方
向を基準として1周アンテナが回転したことを示し、同
図(1) に示すように、上側インデックス信号U−I
NDEXを反転させ、次の周期に入ったことを示す。即
ち、下側インデックス信号D−INDEXは従来のN方
向を基準に反転するインデックス信号INDEXに相当
するものであり、これと同一周期で位相が半捜索周期分
遅れたものが上側インデックス信号U−INDEXとな
る。
【0045】次に、ビデオ信号RAWの持つ3次元空間
座標(極座標)をビーム位置信号を用い高輝度ディスプ
レイ5のビデオデータを表示すべき2次元PPI画面ピ
クセルに対応した2次元直交座標に座標変換を行うが、
この場合、該ピクセルを扇状に拡張表示させる補間処理
を行う為に画面原点から同一距離及び所定角度間隔で該
ピクセル両側の複数のピクセルにも同じビデオ信号入力
RAWを表示させるべく、これら各ピクセルが含まれる
角度範囲の座標を全て算出する。
【0046】そして、この各ピクセル(の座標)につい
てグレーテスト処理によるグレーテストデータGdat
a (表示データ)をそれぞれ同時表示させれば結果的
に1スィープ分のビデオ信号をPPI画面原点を中心に
、微小角度だけ回転させて複数本分を同時に描画させる
ことになり、ビデオ視認性が向上する。
【0047】その為、各ピクセルについて、高さE〓方
向について最大のビデオ信号を表示させるグレーテスト
処理を行う際に、フラグ記憶手段2は、ピクセル(の座
標)がPPI画面上の下半面に存在する場合にはフラグ
記憶手段2が従来のインデックス信号INDEXつまり
下側インデックス信号D−INDEXをフラグとして記
憶し、上半面に存在する場合には上側インデックス信号
U−INDEXをフラグとして記憶する。
【0048】まず、フラグ記憶手段2からの座標(x,
y)に対応した画面ピクセルのフラグMFLGと現在の
インデックス信号を比較して一致する1捜索内では、ビ
デオ信号入力RAWはグループ入力データの2番目以降
のデータとなる為、グレーテストデータ記憶手段1から
のグレーテストデータGdata と比較され、これよ
りも大きい時にのみビデオ信号入力RAWをグレーテス
トデータ記憶手段1に新たなグレーテストデータGda
ta として記憶される(即ち、そのピクセルの代表値
として最大のレベルのものが選択される:グレーテスト
更新)。
【0049】次に、フラグMFLGと現在のインデック
ス信号が異なる値の1捜索後では、複数の補間データを
含むビデオ信号入力の先頭データがインデックス信号が
反転した後にこのピクセルに最初に書き込まれるデータ
となる為、これをグレーテストデータ記憶手段1に記憶
する(グレーテストホールドオフ)と共にそれぞれの場
合に対応する上側又は下側の各インデックス信号をフラ
グ記憶手段3に同一画面ピクセルに1捜索後に入力する
複数のビデオ信号及び補間データの先頭データを判断す
るフラグとして記憶するグレーテスト処理を行う。
【0050】このように、図5に示すように、ピクセル
の表示位置に対応して設けた上側又は下側の各インデッ
クス信号は、ピクセルへの入力データが纏まって入力し
ている最中は変化せず、次のグループデータが入力する
迄の時間に反転することになる。
【0051】従って、最大データ(グレーテストデータ
Gdata )が更新されてから、インデックス信号が
反転して次の先頭のデータが入力する迄の間(約1周期
分)、誤判定無く経過したことになり、補間処理に伴う
グレーテストデータGdata の保持期間の誤判定に
よる悪影響が解消できる。
【0052】
【実施例】図6は、図1に原理的に示した3次元レーダ
のディスプレイ表示方式の一実施例を示したものであり
、この実施例においては、1は図1に示すグレーテスト
データ記憶手段としてのグレーテストデータメモリ、2
は同様にフラグ記憶手段としてのフラグメモリ、3は同
様にグレーテスト処理手段としてのグレーテスト処理回
路、そして4は同様に画像記憶手段としての画像記憶部
をそれぞれ示しており、その動作及びこれ以外の部分に
ついての構成は図11に示した従来例の場合と基本的に
同じである。
【0053】但し、グレーテスト処理回路3が、前述の
2種類のインデックス信号を発生することと、ピクセル
の拡張表示の為の補間処理(補間ループ)を行う点が従
来のグレーテスト処理回路3と異なっており、このため
、図7に示すように図12の従来例とは、インデックス
信号発生回路31と座標変換回路33とが異なっている
【0054】即ち、図7において、インデックス信号発
生回路31では、ビーム位置信号を入力してアンテナの
捜索期間を示す上側インデックス信号U−INDEXと
下側インデックス信号D−INDEXを発生し画面上で
のピクセルの位置に対応して何れかのインデックス信号
を出力するものであり、図8に具体的に示すように互い
に半捜索周期ずれたインデックス信号を発生するD型フ
リップフロップFF1とFF2、両FF1,2からの出
力を選択するセレクタ311 、ピクセルの座標yとP
PI画面中心座標y0 との比較結果によりピクセルが
画面の上側,下側の何処に存在しているかを判断してセ
レクタ311 を制御する座標比較回路312とで構成
されている。
【0055】また、座標変換回路33は、メモリアドレ
ス発生回路32の極座標出力(K,θ0 )と補間処理
時の補間番号m(補間ループの繰り返し回数に相当)を
入力して、m回繰り返すことにより補間処理を行おうと
する角度範囲に含まれる全ピクセルを2次元直交座標に
変換している。
【0056】次に、これらの実施例における動作を図9
のグレーテスト処理フローチャートを参照して説明する
【0057】レーダシステムからのビーム位置信号とし
てAPCコードがインデックス信号発生回路31内のフ
リップフロップFF1とFF2に供給され、その情報が
アンテナ角度が0°でN方向であれば(図9ステップS
11)、フリップフロップFF1は図5(2) に示す
ようにNを基準としてアンテナが1周回転(1捜索)し
たことを示し反転を繰り返す下側インデックス信号D−
INDEXを発生させる(同ステップS13)。
【0058】また、アンテナ角度が180°でS方向で
あれば(同ステップS12)、フリップフロップFF2
は同図(1) に示すように、Sを基準として1周アン
テナが回転したことを示し反転を繰り返す上側インデッ
クス信号U−INDEXを発生させている(同ステップ
S14)。
【0059】次に、APCコードとビデオ信号RAWの
持つ距離情報Rはメモリアドレス発生回路32に供給さ
れ、従来と同様に2次元画面座標に対応する極座標形式
のメモリアドレス(K,θ0 )が算出される(同ステ
ップS3)。
【0060】次に、補間ループに入ると、補間データは
アンテナビーム位置θ0 が中心になるようにΔθ0 
間隔で複数本引かれるので、メモリアドレス発生回路3
2の極座標出力(K,θ0 )は、座標変換回路33で
予め設定された、補間処理時の複数のスィープ本数に相
当する補間番号mを入力して、座標変換を行うべき角度
θを算出する(θ=θ0 +mΔθ0 ,m=−m0 
〜+m0 :同ステップS15)。
【0061】そして、補間処理に対応して算出された極
座標(K,θ)を2次元画面座標に対応した直交座標形
式のメモリアドレス(x,y)に変換する(同ステップ
S4)。
【0062】即ち、この処理ループ(補間ループ)をm
回繰り返すことにより結果的に補間処理を行おうとする
角度範囲に含まれる全ピクセルをそれぞれ2次元直交座
標に変換出来ることになる。
【0063】次に、インデックス信号発生回路31の座
標比較回路312 は座標変換回路33で変換された各
ピクセルの座標からy座標のみを取り込んで、予め記憶
しているPPI画面の中心座標y0 と比較して、y<
y0 ならば上半面、y>y0 ならば下半面に存在す
ることを認識して(同ステップS41)、セレクタ31
1 を制御してフリップフロップFF1又はFF2から
上側インデックス信号U−INDEX又は下側インデッ
クス信号D−INDEXを出力させる(同ステップS4
2,43)。
【0064】その後は、ステップS5〜S8において、
図13に示した従来例と同様にフラグメモリ2からフラ
グMFLGと前記の選択されたインデックス信号との比
較結果及びビデオ信号入力RAWと表示データ(グレー
テストデータGdata )との比較結果によるグレー
テスト更新及びグレーテストホールドオフが行われる。
【0065】これらの処理を経て、画像記憶部4のフレ
ームメモリ41 〜4n に書き込まれるビデオデータ
は(同ステップS9)、より強い信号を表示するという
意味でレーダ信号の表示としては最適な表示となる。
【0066】そして、ステップS15に戻り、或る同一
ピクセルについて前述の補間ループをm回だけ繰り返す
【0067】
【発明の効果】以上説明したように、本発明による3次
元レーダのディスプレイ表示方式ではラスタ走査式の高
輝度ディスプレイを使用して、画像信号を入力する画面
の各ピクセルに対応した各メモリに入力するビデオ信号
と表示ビデオ信号の各レベル比較結果により最大レベル
を残し、1捜索後の複数の新規ビデオ信号の先頭データ
が入力された時はこのレベルを表示ビデオデータのレベ
ル値に関係無く更新して、各処理結果(グレーテストデ
ータGdata )を記憶するグレーテスト処理を行い
、約1捜索期間だけ該記憶値を表示データとしてPPI
画面表示し、その結果同一ピクセル毎に高さのみ異なっ
た複数の目標からの3次元情報のPPI画面表示を可能
としている。従来のディスプレイ表示方式において、ビ
デオ信号の3次元空間座標を2次元画面上のピクセルに
対応した座標に変換する際、その座標と共に画面原点か
ら同一距離及び所定角度間隔で該ピクセルの両側におけ
る複数のピクセルに対応した各座標にも変換する補間処
理を行い、且つ、従来のNで反転を繰り返すインデック
ス信号を下側インデックス信号とし、これと同一周期で
位相が半捜索周期分遅れた上側インデックス信号を更に
設け、グレーテスト処理においてインデックス信号をフ
ラグとしてフラグメモリに記憶する際に、表示すべきピ
クセルに対応した各座標が画面下半面に存在する場合に
ビデオ信号が入力する時は該下側インデックス信号を、
上半面に存在する場合にビデオ信号が入力する時は該上
側インデックス信号をそれぞれ選択して記憶するように
構成したので、ピクセルに表示されるビデオ表示の表示
幅が扇状に拡張表示され、表示ピクセルが何処に存在す
る場合にもグレーテストデータ(表示データ)の保持時
間の誤判定を起こさずに、目標の拡張表示が可能となり
、ビデオ表示の視認性が向上することになる。
【図面の簡単な説明】
【図1】本発明に係るディスプレイ表示方式の原理ブロ
ック図である。
【図2】本発明に用いるPPI表示画面における補間処
理作用を示した図である。
【図3】インデックス信号が1つのみの場合、補間処理
時の誤判定の原理を示す図である。
【図4】画面上の任意位置における各ピクセルとこれに
対応した各インデックス信号との関係を示す図である。
【図5】2種類のインデックス信号と上下各画面ピクセ
ルへのデータ入力範囲との関係を示す図である。
【図6】本発明に係るディスプレイ表示方式の一実施例
を示した図である。
【図7】本発明に用いるグレーテスト処理回路の一実施
例を示した図である。
【図8】本発明に用いるインデックス信号発生回路の一
実施例を示した図である。
【図9】本発明の実施例によるグレーテスト処理のフロ
ーチャート図である。
【図10】3次元レーダのPPI表示に対する一般的な
全周捜索及びその表示形式を示した図である。
【図11】従来例に係るディスプレイ表示方式を示すブ
ロック図である。
【図12】従来例におけるグレーテスト処理回路の具体
例を示した図である。
【図13】従来例に係るグレーテスト処理を示したフロ
ーチャート図である。
【図14】従来例に用いるインデックス信号のタイムチ
ャート図である。
【図15】PPI画面中心部付近の画面表示を示した図
である。
【図16】従来例における1ピクセル毎のビデオ信号の
入出力波形を示す図である。
【符号の説明】
1  グレーテストデータ記憶手段 2  フラグ記憶手段 3  グレーテスト処理手段 4  画像記憶手段 5  高輝度ディスプレイ 図中、同一符号は同一又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  グレーテストデータ記憶手段(1) 
    と、レーダのビーム位置信号により1捜索毎に反転する
    インデックス信号をフラグとして記憶するフラグ記憶手
    段(2) と、ビデオ信号と該ビーム位置信号と該グレ
    ーテストデータ記憶手段(1) の出力及び該フラグを
    受けて最大ビデオ信号とインデックス信号と表示ビデオ
    信号を発生するグレーテスト処理手段(3) と、該表
    示ビデオ信号を受ける画像記憶手段(4) と、PPI
    表示部を有するラスタ走査方式の高輝度ディスプレイ(
    5) で構成され、該グレーテスト処理手段(3) が
    、該ビデオ信号の3次元空間座標を該ビーム位置信号を
    用い該ディスプレイ(5) の2次元画面上のピクセル
    に対応した座標に変換し、該インデックス信号が該フラ
    グと同じ状態を呈する1捜索内での最大レベルのビデオ
    信号を該グレーテストデータ記憶手段(1) に新たな
    最大ビデオ信号として記憶し更に該インデックス信号が
    該フラグと異なる状態を呈する1捜索後に該ビデオ信号
    入力の先頭受信ビデオ信号を該グレーテストデータ記憶
    手段(1) に記憶すると共にその際該インデックス信
    号を該フラグ記憶手段(2)に新たなフラグとして記憶
    し、該グレーテストデータ記憶手段(1) から該最大
    ビデオ信号を読み出して該画像記憶手段(4) に記憶
    しアナログビデオ信号として該ディスプレイ(5) に
    送出してPPI表示する3次元レーダのディスプレイ表
    示方式において、該インデックス信号を下側インデック
    ス信号とし、該下側インデックス信号とは同一周期で位
    相が半捜索周期分遅れた上側インデックス信号を更に設
    け、該グレーテスト処理手段(3) が、該ビデオ信号
    の3次元空間座標を該2次元画面上のピクセルに対応し
    た座標に変換する際、該座標と共に画面原点から同一距
    離及び所定角度間隔で該ピクセルの両側における複数の
    ピクセルに対応した各座標にも変換し、各ピクセル位置
    に対応した各座標が該PPI表示画面の上半面に存在す
    る場合に該ビデオ信号が入力する時は該フラグ記憶手段
    (2) が該上側インデックス信号を該フラグとして記
    憶し、下半面に存在する場合に該ビデオ信号が入力する
    時は該フラグ記憶手段(2) が該下側インデックス信
    号を該フラグとして記憶する、ことを特徴とした3次元
    レーダのディスプレイ表示方式。
JP3072308A 1991-03-12 1991-03-12 3次元レーダのディスプレイ表示方式 Expired - Fee Related JP2810805B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3072308A JP2810805B2 (ja) 1991-03-12 1991-03-12 3次元レーダのディスプレイ表示方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3072308A JP2810805B2 (ja) 1991-03-12 1991-03-12 3次元レーダのディスプレイ表示方式

Publications (2)

Publication Number Publication Date
JPH04283677A true JPH04283677A (ja) 1992-10-08
JP2810805B2 JP2810805B2 (ja) 1998-10-15

Family

ID=13485514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3072308A Expired - Fee Related JP2810805B2 (ja) 1991-03-12 1991-03-12 3次元レーダのディスプレイ表示方式

Country Status (1)

Country Link
JP (1) JP2810805B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09211103A (ja) * 1996-02-02 1997-08-15 Nec Corp 精測進入レーダ表示装置
JP2012068170A (ja) * 2010-09-24 2012-04-05 Toshiba Denpa Products Kk レーダ表示装置及びレーダ表示方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09211103A (ja) * 1996-02-02 1997-08-15 Nec Corp 精測進入レーダ表示装置
JP2012068170A (ja) * 2010-09-24 2012-04-05 Toshiba Denpa Products Kk レーダ表示装置及びレーダ表示方法

Also Published As

Publication number Publication date
JP2810805B2 (ja) 1998-10-15

Similar Documents

Publication Publication Date Title
US4490797A (en) Method and apparatus for controlling the display of a computer generated raster graphic system
US4729029A (en) Process and apparatus for the insertion of insets into the image supplied by a digital scan converter
JPS61500691A (ja) Crtスクリーン上でいくつかの異なるイメージの各部を電子的に移動させる装置
JP2008026034A (ja) レーダ装置および類似装置
US5065161A (en) Ship track indicating apparatus
JP2002062349A (ja) レーダ装置
JPH04283677A (ja) 3次元レーダのディスプレイ表示方式
JP2000065920A (ja) レーダー装置及び類似装置並びに受信データの書込方法
JP4351392B2 (ja) 残光トレイルの形成用方法及び装置
US5157406A (en) Radar apparatus
JPH04128675A (ja) 3次元レーダのディスプレイ表示方式
US7679548B2 (en) Radar apparatus
JPS59187389A (ja) ビツトマツプデイスプレイ装置
JPH0440386A (ja) 3次元レーダのディスプレイ表示方式
JP2648983B2 (ja) レーダ装置
JP3603206B2 (ja) レーダ装置の表示方法
JPS62113078A (ja) 表示装置
JPS632070B2 (ja)
JP4886502B2 (ja) スキャンコンバータ、レーダ装置、及びスキャンコンバート方法
JPH10123231A (ja) レーダ映像表示方法及びレーダ映像表示装置
JPH04238285A (ja) レーダ装置
JP2646477B2 (ja) 部分拡大表示付スキャニングソナー装置
KR0142683B1 (ko) 레이다 장치
JPH0452583A (ja) 航跡記憶表示装置
JP4886622B2 (ja) スキャンコンバータ、レーダ装置及びスキャンコンバート方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980721

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080731

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090731

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees