JPH04276382A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH04276382A JPH04276382A JP3038231A JP3823191A JPH04276382A JP H04276382 A JPH04276382 A JP H04276382A JP 3038231 A JP3038231 A JP 3038231A JP 3823191 A JP3823191 A JP 3823191A JP H04276382 A JPH04276382 A JP H04276382A
- Authority
- JP
- Japan
- Prior art keywords
- precharge
- signal
- potential
- signal lines
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 102100028423 MAP6 domain-containing protein 1 Human genes 0.000 abstract description 22
- 101710163760 MAP6 domain-containing protein 1 Proteins 0.000 abstract description 22
- 230000007257 malfunction Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路に関し
、特に平行して設けられた複数の信号線を所定のタイミ
ングで所定の電位にプリチャージする回路を有するダイ
ナミック型の半導体集積回路に関する。
、特に平行して設けられた複数の信号線を所定のタイミ
ングで所定の電位にプリチャージする回路を有するダイ
ナミック型の半導体集積回路に関する。
【０００２】
【従来の技術】従来、この種の半導体集積回路は、一例
として図３に示すように、互いに近接し平行して交互に
設けられた複数の第１及び第２の信号線ＳＬ１１，ＳＬ
１２，ＳＬ２１，ＳＬ２２と、各第１及び第２の信号線
ＳＬ１１，ＳＬ１２，ＳＬ２１，ＳＬ２２とそれぞれ対
応して設けられ、プリチャージクロック信号ＰＲＧによ
りオン，オフして対応する各第１及び第２の信号線（Ｓ
Ｌ１１，ＳＬ１２，ＳＬ２１，ＳＬ２２）へのプリチャ
ージ電位の供給を制御する第１のトランジスタＱ１、一
端を対応する第１及び第２の信号線（ＳＬ１１，ＳＬ１
２，ＳＬ２１，ＳＬ２２）と接続しプリチャージクロッ
ク信号ＰＲＧにより第１のトランジスタＱ１とは逆にオ
ン・オフする第２のトランジスタＱ２、並びにこの第２
のトランジスタＱ２の他端と接地電位点との間に接続さ
れ第１の信号線ＳＬ１１，ＳＬ１２と対応するものはプ
リチャージ制御信号Φ１によりオン，オフし第２の信号
線ＳＬ２１，ＳＬ２２と対応するものはプリチャージ制
御信号Φ１の反転信号Φ２によりオン，オフする第３の
トランジスタＱ３を備え、プリチャージクロック信号Ｐ
ＲＧ及びプリチャージ制御信号Φ１に従ってプリチャー
ジクロック信号ＰＲＧが低レベルのときは各第１及び第
２の信号線ＳＬ１１，ＳＬ１２，ＳＬ２１，ＳＬ２２に
プリチャージ電位を供給してこれら第１及び第２の信号
線をプリチャージ電位に充電しプリチャージクロック信
号ＰＲＧが高レベルのときは各第１及び第２の信号線Ｓ
Ｌ１１，ＳＬ１２，ＳＬ２１，ＳＬ２２へのプリチャー
ジ電位の供給を停止して第１及び第２の信号線ＳＬ１１
，ＳＬ１２，ＳＬ２１，ＳＬ２２のうちの一方（例えば
ＳＬ１１，ＳＬ１２）を放電し他方は（例えばＳＬ２１
，ＳＬ２２）は充電したプリチャージ電位Ｖｃｃを保持
するように制御するプリチャージ回路ＰＣ１１，ＰＣ１
２，ＰＣ２１，ＰＣ２２と、対応する各信号線ＳＬ１１
，ＳＬ１２，ＳＬ２１，ＳＬ２２の電位をそれぞれ緩衝
増幅するバッファ回路Ｂ１１，Ｂ１２，Ｂ２１，Ｂ２２
とを有する構成となっていた。
として図３に示すように、互いに近接し平行して交互に
設けられた複数の第１及び第２の信号線ＳＬ１１，ＳＬ
１２，ＳＬ２１，ＳＬ２２と、各第１及び第２の信号線
ＳＬ１１，ＳＬ１２，ＳＬ２１，ＳＬ２２とそれぞれ対
応して設けられ、プリチャージクロック信号ＰＲＧによ
りオン，オフして対応する各第１及び第２の信号線（Ｓ
Ｌ１１，ＳＬ１２，ＳＬ２１，ＳＬ２２）へのプリチャ
ージ電位の供給を制御する第１のトランジスタＱ１、一
端を対応する第１及び第２の信号線（ＳＬ１１，ＳＬ１
２，ＳＬ２１，ＳＬ２２）と接続しプリチャージクロッ
ク信号ＰＲＧにより第１のトランジスタＱ１とは逆にオ
ン・オフする第２のトランジスタＱ２、並びにこの第２
のトランジスタＱ２の他端と接地電位点との間に接続さ
れ第１の信号線ＳＬ１１，ＳＬ１２と対応するものはプ
リチャージ制御信号Φ１によりオン，オフし第２の信号
線ＳＬ２１，ＳＬ２２と対応するものはプリチャージ制
御信号Φ１の反転信号Φ２によりオン，オフする第３の
トランジスタＱ３を備え、プリチャージクロック信号Ｐ
ＲＧ及びプリチャージ制御信号Φ１に従ってプリチャー
ジクロック信号ＰＲＧが低レベルのときは各第１及び第
２の信号線ＳＬ１１，ＳＬ１２，ＳＬ２１，ＳＬ２２に
プリチャージ電位を供給してこれら第１及び第２の信号
線をプリチャージ電位に充電しプリチャージクロック信
号ＰＲＧが高レベルのときは各第１及び第２の信号線Ｓ
Ｌ１１，ＳＬ１２，ＳＬ２１，ＳＬ２２へのプリチャー
ジ電位の供給を停止して第１及び第２の信号線ＳＬ１１
，ＳＬ１２，ＳＬ２１，ＳＬ２２のうちの一方（例えば
ＳＬ１１，ＳＬ１２）を放電し他方は（例えばＳＬ２１
，ＳＬ２２）は充電したプリチャージ電位Ｖｃｃを保持
するように制御するプリチャージ回路ＰＣ１１，ＰＣ１
２，ＰＣ２１，ＰＣ２２と、対応する各信号線ＳＬ１１
，ＳＬ１２，ＳＬ２１，ＳＬ２２の電位をそれぞれ緩衝
増幅するバッファ回路Ｂ１１，Ｂ１２，Ｂ２１，Ｂ２２
とを有する構成となっていた。
【０００３】次に、この回路の動作について説明する。
【０００４】図４はこの回路の動作を説明するための各
部信号の波形図である。
部信号の波形図である。
【０００５】まず、プリチャージ制御信号Φ１が高レベ
ル（電源電位Ｖｃｃと同一レベル）の期間では、プリチ
ャージクロック信号ＰＲＧが低レベル（接地電位）のと
き、各プリチャージ回路ＰＣ１１，ＰＣ２１，ＰＣ１２
，ＰＣ２２のトランジスタＱ１がオンし、トランジスタ
Ｑ２はオフであるので、各信号線ＳＬ１１，ＳＬ２１，
ＳＬ１２，ＳＬ２２を電源電位Ｖｃｃのプリチャージ電
位にプリチャージする。
ル（電源電位Ｖｃｃと同一レベル）の期間では、プリチ
ャージクロック信号ＰＲＧが低レベル（接地電位）のと
き、各プリチャージ回路ＰＣ１１，ＰＣ２１，ＰＣ１２
，ＰＣ２２のトランジスタＱ１がオンし、トランジスタ
Ｑ２はオフであるので、各信号線ＳＬ１１，ＳＬ２１，
ＳＬ１２，ＳＬ２２を電源電位Ｖｃｃのプリチャージ電
位にプリチャージする。
【０００６】プリチャージクロック信号ＰＲＧが高レベ
ル（電源電位Ｖｃｃレベル）のときは、各トランジスタ
Ｑ１はオフ、各トランジスタＱ２はオンであり、プリチ
ャージ制御信号Φ１がゲートに印加されているトランジ
スタＱ３はオンであるので、このトランジスタＱ３を含
むプリチャージ回路ＰＣ１１，ＰＣ１２により信号線Ｓ
Ｌ１１，ＳＬ１２は接地電位まで放電され、一方、反転
信号Φ２がゲートに印加されているトランジスタＱ３は
オフであるので、このトランジスタＱ３を含むプリチャ
ージ回路ＰＣ２１，ＰＣ２２と接続する信号線ＳＬ２１
，ＳＬ２２は接地電位点とは切離されプリチャージ電位
を保持する。このとき、信号線ＳＬ１１，ＳＬ１２は接
地電位となっているので、信号線ＳＬ２１，ＳＬ２２の
電位は、隣接する信号線ＳＬ１１，ＳＬ１２との間の寄
生容量Ｃ１２により低下する。上述の動作はプリチャー
ジクロック信号ＰＲＧのレベル変化に同期して行なわれ
る。
ル（電源電位Ｖｃｃレベル）のときは、各トランジスタ
Ｑ１はオフ、各トランジスタＱ２はオンであり、プリチ
ャージ制御信号Φ１がゲートに印加されているトランジ
スタＱ３はオンであるので、このトランジスタＱ３を含
むプリチャージ回路ＰＣ１１，ＰＣ１２により信号線Ｓ
Ｌ１１，ＳＬ１２は接地電位まで放電され、一方、反転
信号Φ２がゲートに印加されているトランジスタＱ３は
オフであるので、このトランジスタＱ３を含むプリチャ
ージ回路ＰＣ２１，ＰＣ２２と接続する信号線ＳＬ２１
，ＳＬ２２は接地電位点とは切離されプリチャージ電位
を保持する。このとき、信号線ＳＬ１１，ＳＬ１２は接
地電位となっているので、信号線ＳＬ２１，ＳＬ２２の
電位は、隣接する信号線ＳＬ１１，ＳＬ１２との間の寄
生容量Ｃ１２により低下する。上述の動作はプリチャー
ジクロック信号ＰＲＧのレベル変化に同期して行なわれ
る。
【０００７】また、プリチャージ制御信号Φ１が低レベ
ルになると、信号線ＳＬ１１，ＳＬ１２と信号線ＳＬ２
１，ＳＬ２２とのレベル関係が逆転する。
ルになると、信号線ＳＬ１１，ＳＬ１２と信号線ＳＬ２
１，ＳＬ２２とのレベル関係が逆転する。
【０００８】信号線ＳＬ１１，ＳＬ２１，ＳＬ１２，Ｓ
Ｌ２２の電位はそれぞれ対応するバッファ回路Ｂ１１，
Ｂ２１，Ｂ１２，Ｂ２２により緩衝増幅され、それぞれ
所定の回路に供給される。このとき、プリチャージ電位
を保持する期間の信号線（例えばＳＬ２１）のレベルが
バッファ回路（Ｂ２１）のしきい値電圧Ｖｔより低下し
なければ、そのバッファ回路（Ｂ２１）の出力電圧（Ｖ
２１）は電源電位Ｖｃｃを保持する。
Ｌ２２の電位はそれぞれ対応するバッファ回路Ｂ１１，
Ｂ２１，Ｂ１２，Ｂ２２により緩衝増幅され、それぞれ
所定の回路に供給される。このとき、プリチャージ電位
を保持する期間の信号線（例えばＳＬ２１）のレベルが
バッファ回路（Ｂ２１）のしきい値電圧Ｖｔより低下し
なければ、そのバッファ回路（Ｂ２１）の出力電圧（Ｖ
２１）は電源電位Ｖｃｃを保持する。
【０００９】
【発明が解決しようとする課題】上述した従来の半導体
集積回路は、第１及び第２の信号線ＳＬ１１，ＳＬ１２
，ＳＬ２１，ＳＬ２２が交互に、平行かつ近接して設け
られ、一方がプリチャージ電位を保持している期間に他
方は接地電位となっているので、微細化が進み信号線Ｓ
Ｌ１１，ＳＬ２１，ＳＬ１２，ＳＬ２２の間隔が狭くな
ると、これら信号線間の寄生容量が増大するため、この
寄生容量により、プリチャージ電位を保持する期間に、
保持している電位がバッファ回路のしきい値電圧Ｖｔよ
り低下し（図４のＶ２１の破線の部分）、誤動作すると
いう問題点があった。
集積回路は、第１及び第２の信号線ＳＬ１１，ＳＬ１２
，ＳＬ２１，ＳＬ２２が交互に、平行かつ近接して設け
られ、一方がプリチャージ電位を保持している期間に他
方は接地電位となっているので、微細化が進み信号線Ｓ
Ｌ１１，ＳＬ２１，ＳＬ１２，ＳＬ２２の間隔が狭くな
ると、これら信号線間の寄生容量が増大するため、この
寄生容量により、プリチャージ電位を保持する期間に、
保持している電位がバッファ回路のしきい値電圧Ｖｔよ
り低下し（図４のＶ２１の破線の部分）、誤動作すると
いう問題点があった。
【００１０】本発明の目的は、信号線の間隔が狭くなっ
てもプリチャージ電位の保持期間中の電位が低下するの
を防止し、誤動作の発生を防止することができる半導体
集積回路を提供することにある。
てもプリチャージ電位の保持期間中の電位が低下するの
を防止し、誤動作の発生を防止することができる半導体
集積回路を提供することにある。
【００１１】
【課題を解決するための手段】本発明の半導体集積回路
は、互いに近接し平行して交互に設けられた少なくとも
１つの第１及び第２の信号線と、プリチャージクロック
信号及びプリチャージ制御信号に従って前記プリチャー
ジクロック信号が第１のレベルのときは前記各第１及び
第２の信号線にプリチャージ電位を供給してこれら第１
及び第２の信号線を前記プリチャージ電位に充電し前記
プリチャージクロック信号が第２のレベルのときは前記
各第１及び第２の信号線への前記プリチャージ電位の供
給を停止して前記第１及び第２の信号線のうちの一方を
放電し他方は前記充電したプリチャージ電位を保持する
ように制御するプリチャージ回路とを有する半導体集積
回路において、前記各第１及び第２の信号線の間にそれ
ぞれ、少なくとも前記プリチャージクロック信号が第２
のレベルの期間、前記プリチャージ電位となる少なくと
も１つの第３の信号線を前記各第１及び第２の信号線と
平行して設けて構成される。
は、互いに近接し平行して交互に設けられた少なくとも
１つの第１及び第２の信号線と、プリチャージクロック
信号及びプリチャージ制御信号に従って前記プリチャー
ジクロック信号が第１のレベルのときは前記各第１及び
第２の信号線にプリチャージ電位を供給してこれら第１
及び第２の信号線を前記プリチャージ電位に充電し前記
プリチャージクロック信号が第２のレベルのときは前記
各第１及び第２の信号線への前記プリチャージ電位の供
給を停止して前記第１及び第２の信号線のうちの一方を
放電し他方は前記充電したプリチャージ電位を保持する
ように制御するプリチャージ回路とを有する半導体集積
回路において、前記各第１及び第２の信号線の間にそれ
ぞれ、少なくとも前記プリチャージクロック信号が第２
のレベルの期間、前記プリチャージ電位となる少なくと
も１つの第３の信号線を前記各第１及び第２の信号線と
平行して設けて構成される。
【００１２】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１３】図１は本発明の一実施例を示す回路図であ
る。
る。
【００１４】この実施例が図３に示された従来の半導体
集積回路と相違する点は、各信号線ＳＬ１１，ＳＬ２１
，ＳＬ１２，ＳＬ２２の間にそれぞれ、これら信号線と
平行に、高レベルが電源電位Ｖｃｃレベルでかつプリチ
ャージ電位レベルであるプリチャージクロック信号ＰＲ
Ｇが印加された第３の信号線ＳＬ３１，ＳＬ３２，ＳＬ
３３を設けた点にある。
集積回路と相違する点は、各信号線ＳＬ１１，ＳＬ２１
，ＳＬ１２，ＳＬ２２の間にそれぞれ、これら信号線と
平行に、高レベルが電源電位Ｖｃｃレベルでかつプリチ
ャージ電位レベルであるプリチャージクロック信号ＰＲ
Ｇが印加された第３の信号線ＳＬ３１，ＳＬ３２，ＳＬ
３３を設けた点にある。
【００１５】このように、第３の信号線ＳＬ３１〜ＳＬ
３３を設けたことにより、例えば、信号線ＳＬ２１がプ
リチャーシ電位を保持する期間で、信号線ＳＬ１１，Ｓ
Ｌ１２が電源電位の低レベルの期間のとき、信号線ＳＬ
２１と隣接する信号線はプリチャージクロック信号ＰＲ
Ｇより電源電位Ｖｃｃが印加されている第３の信号線Ｓ
Ｌ３１，ＳＬ３２であるので、微細化によりこれら信号
線間の寄生容量Ｃ２３が増大しても、図２に示されたよ
うに、信号線ＳＬ２１のレベルは電源電位Ｖｃｃに保持
され、信号線ＳＬ１１，ＳＬ１２の影響は受けなくなる
。
３３を設けたことにより、例えば、信号線ＳＬ２１がプ
リチャーシ電位を保持する期間で、信号線ＳＬ１１，Ｓ
Ｌ１２が電源電位の低レベルの期間のとき、信号線ＳＬ
２１と隣接する信号線はプリチャージクロック信号ＰＲ
Ｇより電源電位Ｖｃｃが印加されている第３の信号線Ｓ
Ｌ３１，ＳＬ３２であるので、微細化によりこれら信号
線間の寄生容量Ｃ２３が増大しても、図２に示されたよ
うに、信号線ＳＬ２１のレベルは電源電位Ｖｃｃに保持
され、信号線ＳＬ１１，ＳＬ１２の影響は受けなくなる
。
【００１６】
【発明の効果】以上説明したように本発明は、第１及び
第２の信号線間に第３の信号線を設け、この第３の信号
線にプリチャージ電位と等しい電位を供給する構成とす
ることにより、第１及び第２の信号線のうち、片方がプ
リチャージ電位の保持期間で他方が接地電位レベルであ
るとき、微細化等により各信号線間の間隔が狭くなって
寄生容量が増大しても、プリチャージ電位を保持する信
号線に隣接する信号線はプリチャージ電位が供給されて
いる第３の信号線であるので、電位保持期間の信号線は
接地レベルにある信号線の影響を受けることなくプリチ
ャージ電位を保持することができ、これら第１及び第２
の信号線と接続する回路の誤動作の発生を防止すること
ができる効果がある。
第２の信号線間に第３の信号線を設け、この第３の信号
線にプリチャージ電位と等しい電位を供給する構成とす
ることにより、第１及び第２の信号線のうち、片方がプ
リチャージ電位の保持期間で他方が接地電位レベルであ
るとき、微細化等により各信号線間の間隔が狭くなって
寄生容量が増大しても、プリチャージ電位を保持する信
号線に隣接する信号線はプリチャージ電位が供給されて
いる第３の信号線であるので、電位保持期間の信号線は
接地レベルにある信号線の影響を受けることなくプリチ
ャージ電位を保持することができ、これら第１及び第２
の信号線と接続する回路の誤動作の発生を防止すること
ができる効果がある。
【図１】本発明の一実施例を示す回路図である。
【図２】図１に示された実施例の動作及び効果を説明す
るための各部信号の波形図である。
るための各部信号の波形図である。
【図３】従来の半導体集積回路の一例を示す回路図であ
る。
る。
【図４】図３に示された半導体集積回路の動作及び課題
を説明するための各部信号の波形図である。
を説明するための各部信号の波形図である。
ＰＣ１１，ＰＣ１２，ＰＣ２１，ＰＣ２２ プリ
チャージ回路 Ｑ１〜Ｑ３ トランジスタ ＳＬ１１，ＳＬ１２，ＳＬ２１，ＳＬ２２，ＳＬ３１〜
ＳＬ３３ 信号線
チャージ回路 Ｑ１〜Ｑ３ トランジスタ ＳＬ１１，ＳＬ１２，ＳＬ２１，ＳＬ２２，ＳＬ３１〜
ＳＬ３３ 信号線
Claims (2)
- 【請求項１】 互いに近接し平行して交互に設けられ
た少なくとも１つの第１及び第２の信号線と、プリチャ
ージクロック信号及びプリチャージ制御信号に従って前
記プリチャージクロック信号が第１のレベルのときは前
記各第１及び第２の信号線にプリチャージ電位を供給し
てこれら第１及び第２の信号線を前記プリチャージ電位
に充電し前記プリチャージクロック信号が第２のレベル
のときは前記各第１及び第２の信号線への前記プリチャ
ージ電位の供給を停止して前記第１及び第２の信号線の
うちの一方を放電し他方は前記充電したプリチャージ電
位を保持するように制御するプリチャージ回路とを有す
る半導体集積回路において、前記各第１及び第２の信号
線の間にそれぞれ、少なくとも前記プリチャージクロッ
ク信号が第２のレベルの期間、前記プリチャージ電位と
なる少なくとも１つの第３の信号線を前記各第１及び第
２の信号線と平行して設けたことを特徴とする半導体集
積回路。 - 【請求項２】 プリチャージクロック信号の第１のレ
ベルが接地電位、第２のレベルが電源電位であり、プリ
チャージ電位が前記電源電位であり、プリチャージ回路
が、各第１及び第２の信号線とそれぞれ対応して設けら
れ、前記プリチャージクロック信号によりオン，オフし
て対応する前記各第１及び第２の信号線への前記プリチ
ャージ電位の供給を制御する第１のトランジスタと、一
端を対応する前記第１及び第２の信号線と接続し前記プ
リチャージクロック信号により前記第１のトランジスタ
とは逆にオン，オフする第２のトランジスタと、この第
２のトランジスタの他端と接地電位点との間に接続され
前記第１の信号線と対応するものはプリチャージ制御信
号によりオン，オフし第２の信号線と対応するものは前
記プリチャージ制御信号の反転信号によりオン，オフす
る第３のトランジスタとを備えて構成され、第３の信号
線には前記プリチャージクロック信号が供給される構成
の請求項１記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3038231A JPH04276382A (ja) | 1991-03-05 | 1991-03-05 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3038231A JPH04276382A (ja) | 1991-03-05 | 1991-03-05 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04276382A true JPH04276382A (ja) | 1992-10-01 |
Family
ID=12519532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3038231A Pending JPH04276382A (ja) | 1991-03-05 | 1991-03-05 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04276382A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019049498A1 (ja) * | 2017-09-11 | 2019-03-14 | ソニーセミコンダクタソリューションズ株式会社 | 半導体集積回路 |
-
1991
- 1991-03-05 JP JP3038231A patent/JPH04276382A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019049498A1 (ja) * | 2017-09-11 | 2019-03-14 | ソニーセミコンダクタソリューションズ株式会社 | 半導体集積回路 |
| JPWO2019049498A1 (ja) * | 2017-09-11 | 2020-12-17 | ソニーセミコンダクタソリューションズ株式会社 | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100655084B1 (ko) | 센스앰프 인에이블 회로 및 이를 갖는 반도체 메모리 장치 | |
| KR940012600A (ko) | 소음 발생을 억제하는 개량된 출력 드라이버 회로 및 번 인테스트를 위한 개량된 반도체 집적 회로장치 | |
| JPH04319600A (ja) | センス増幅器とラッチング回路との組合せ回路 | |
| KR19980015269A (ko) | 반도체 메모리장치의 내부 승압 전압 발생기 | |
| US4447745A (en) | Buffer circuit including a current leak circuit for maintaining the charged voltages | |
| US4431927A (en) | MOS Capacitive bootstrapping trigger circuit for a clock generator | |
| KR101361404B1 (ko) | 싱글 엔디드 감지 회로, 메모리 회로, 집적 회로, 및내장된 메모리를 포함하는 시스템 | |
| JPH01200819A (ja) | メモリ集積回路 | |
| JPH022416A (ja) | 分布プリチヤージ・ワイヤｏｒ母線 | |
| JPH04276382A (ja) | 半導体集積回路 | |
| US4045684A (en) | Information transfer bus circuit with signal loss compensation | |
| JP3088340B2 (ja) | 半導体記憶装置 | |
| KR100295053B1 (ko) | 부하적응형저잡음출력버퍼 | |
| JP2527050B2 (ja) | 半導体メモリ用センスアンプ回路 | |
| JPH0758887B2 (ja) | Ｒｃ時定数を利用した可変クロック遅延回路 | |
| US6353560B1 (en) | Semiconductor memory device | |
| US5546024A (en) | Dynamic NOR decoder using current mode sensing techniques | |
| JPH02236178A (ja) | 半導体装置 | |
| JP2737475B2 (ja) | 半導体記憶装置 | |
| JP2830902B2 (ja) | 出力バッファ回路 | |
| KR900007929B1 (ko) | 전압 램프 속도(Ramp Speed) 제어회로 | |
| KR20000002337A (ko) | 반도체 메모리 장치의 감지 증폭기 | |
| JPH04104608A (ja) | アナログスイッチ回路 | |
| JP3043696B2 (ja) | センスアンプ回路 | |
| KR960005898B1 (ko) | 반도체 메모리 장치 |