JPH04269829A

JPH04269829A - ポリイミド膜の加工法およびこれを用いた配線形成法

Info

Publication number: JPH04269829A
Application number: JP5335591A
Authority: JP
Inventors: Makoto Hirano; 真平野; Kazuyoshi Asai; 浅井　和義; Yuuki Imai; 祐記今井
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1991-02-25
Filing date: 1991-02-25
Publication date: 1992-09-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、通信用混成ＩＣ等の半
導体集積回路の配線、およびＧａＡｓ系デジタル集積回
路の配線等に用いられるポリイミド層間膜の加工法およ
びこれを用いた配線形成法に関するものである。

【０００２】

【従来の技術】通信用混成ＩＣおよびＧａＡｓ系デジタ
ル集積回路等の半導体集積回路の配線として、ポリイミ
ドを層間膜として用いたものが期待されている（中本，
平岡，徳満「ポリイミドを用いた多層化ＭＭＩＣによる
超小形ハイブリッド回路」信学技法ＥＤ８９−１６０参
照）。従来、このポリイミドの加工法としては、ヒドラ
ジン系のエッチャントによるウェット・エッチングや現
像液によるウェット・エッチングなどが良く用いられて
いた。しかし、ウェット・エッチングではパタン加工の
精度という面に問題があり、酸素を用いたドライ・エッ
チングも行われるようになってきている。しかし、酸素
を用いたドライ・エッチングでは、フォト・レジストと
のエッチング選択比を大きくすることが困難であり、こ
のため、微細なパタンについて、深いエッチング（厚い
ポリイミド膜のエッチング）を行うことができなかった
。このため、このポリイミド膜を利用した配線形成にも
、制約が生じていた。

【０００３】

【発明が解決しようとする課題】本発明は上記の欠点を
改善するために提案されたもので、その目的は、ポリイ
ミド膜に対し微細なパタンの深いエッチングを可能にし
、これにより、微細かつ膜厚の厚い配線を形成し、高性
能の通信用混成ＩＣおよびＧａＡｓ系デジタルＩＣ等を
提供するものである。

【０００４】

【課題を解決するための手段】本発明は、ポリイミド膜
とフォト・レジストとの間に第２のマスク層を挿入し、
２段階のドライ・エッチングを行うことで、マスク層と
ポリイミド膜とのエッチング選択比を大きくし、これに
より、ポリイミド膜に対し微細なパタンの深いエッチン
グ加工を行うことを特徴とする。また、この後、マスク
層を除去せずに残した状態で、ポリイミド膜の穴を埋め
込むように電導体を形成し、上面を平坦化した後、上か
らイオン・ミリングで不要な部分の電導体およびマスク
層を除去することで、簡便に微細かつ厚い配線を形成す
ることを特徴とする。

【０００５】

【作用】本発明によれば、ポリイミド膜に微細な深い穴
を形成することが可能であり、かつ微細な厚い配線を形
成しうる作用を有する。

【０００６】

【実施例】次に本発明の実施例について説明する。なお
、実施例は一つの例示であって、本発明の精神を逸脱し
ない範囲で、種々の変更あるいは改良を行い得ることは
言うまでもない。

【０００７】（実施例１）図１に本発明によるポリイミ
ド膜の加工工程を示す。（ａ）基板１上にポリイミド膜２を付着し、この上にマ
スク層３を付着する。（ｂ）次にマスク層３の上にフォトレジスト４を付着し
、リソグラフィーによりパタン化する。（ｃ）パタン化したフォトレジスト４をマスクとして、
ハロゲン系のガスによりマスク層３のドライエッチング
を行う。（ｄ）次にフォトレジスト４を除去し、（ｅ）パタン化
したマスク層３をマスクとして、酸素ガスによりポリイ
ミド膜２のドライエッチングを行う。ここで簡便性のため（ｄ）の工程は省き、フォトレジス
ト４を残したまま連続して酸素ガスによりポリイミド膜
２のドライエッチングを行うことも可能である。

【０００８】マスク層３およびハロゲン系のガスの具体
例としては、■　　マスク層３としてＷないしＷＳｉな
いしＷＳｉＮを用い、ハロゲン系のガスとして、ＣＦ４
　，Ｃ２　Ｆ６　，ＣＨＦ３　，ＳＦ６　などのフロン
系ガスを用いる。■　　マスク層３としてＳｉＯ２　な
いしＳｉＮないしＳｉＯＮを用い、ハロゲン系のガスと
して、ＣＦ４　，Ｃ２　Ｆ６　，ＣＨＦ３　，ＳＦ６　
などのフロン系ガスを用いる。■　　マスク層３として
Ａｌ系のメタルを用い、ハロゲン系のガスとして、塩素
系のガスを用いる。などがある。ところで、前記工程で
は、ポリイミド膜を加工した後で、ポリイミド上面にマ
スク層が残っており、マスク層がメタルである時は、こ
れを除去する必要が生じる。

【０００９】図２は、マスク層の除去工程の例を示した
ものである。図１の（ｅ）工程の次に（ａ）全体に平坦化用レジスト５を塗布する。（ｂ）上からドライエッチングにより、マスク層３が除
去されるまでエッチングする。（ｃ）ポリイミド２の穴パタンの中に残っている平坦化
用レジスト５を有機溶材などにより除去する。ところで、通常、ポリイミドに穴パタンを形成するのは
、これをスルーホールとして上面に配線形成をする場合
とか、この穴パタンそのものの中に配線を形成する目的
の場合である。本発明では、このような配線の形成工程
全体の中で、特にポリイミド上面に残っているマスク層
を除去する工程を特別に設けずに、簡便に配線形成する
方法も示す。

【００１０】（実施例２）図３に、本発明による配線形
成工程の一例を示す。（ａ）まず、図１にて形成した、マスク層の残った状態
〔図１の（ｅ）〕でのポリイミド・パタンの上に全面に
６の電導膜Ａをスパッタ法により、側壁へのカバリッジ
よく付着する。（ｂ）次に、電導膜Ａを電極として電解メッキ法により
７の電導膜Ｂ（金）を側壁へのカバリッジよく成長し、
ポリイミド膜の穴パタン内部を埋めつくす。この時、電
導膜Ｂに上面は平坦化される。（ｃ）上からイオン・ミリングにより、穴パタン以外の
ポリイミド膜の上にある電導膜Ｂ（金），電導膜Ａ，マ
スク層３を順に除去する。このようにして、ポリイミド膜の穴パタンと同形の配線
を形成できる。（これは、スルー・ホールとＶＩＡメタ
ルとして用いられる場合もある。）

【００１１】上記プロセスでは、穴パタン以外の配線は
できないが、図３（ｂ’）〜（ｃ”）までに示した工程
を用いれば、穴パタン以外の配線（穴パタンをスルー・
ホールとしＶＩＡメタルと他との配線を一度に形成した
ものにもなる。）も形成できる。（ｄ）前記で（ｂ）の工程の次に、形成したい配線パタ
ンをレジストで覆うように、電導膜Ｂの上にマスク用レ
ジスト８を塗布し、リソグラフィーによりパタニングす
る。（ｅ）レジスト８をマスクとしてイオン・ミリングを（
ｃ）と同様に行い、不要部分の７の電導膜Ｂ，６の電導
膜Ａ，マスク層３を順に除去する。（ｆ）マスクとして用いたレジスト８を除去する。さらに、前記図３で述べた方法では、基板に接した部分
では、パタンの幅が成長する電導膜Ｂの厚さの２倍程度
の比較的小さい電導膜（配線）パタンしか形成できない
が、図４に示す方法により大きい電導膜（配線）パタン
も形成可能である。

【００１２】図４の工程は、（ａ）ポリイミドの穴パタンを大きく形成し、図３（ｂ
）の工程で、７の電導膜Ｂの成長を、ポリイミドの穴パ
タン内部に埋めつくされない段階で止める。（ｂ）大きなポリイミドの穴パタンを覆うように、レジ
スト８を全面に塗布し、リソグラフィーによりパタニン
グする。この時、レジスト８はポリイミドの穴パタンの
深さよりも厚い膜を用いる。（ｃ）レジスト８をマスクに、イオン・ミリングを図３
の（ｃ）と同様に行い、不要部分の電導膜Ｂ，電導膜Ａ
，マスク層３を順に除去する。（ｄ）マスクとして用いたレジスト８を除去する。

【００１３】この時、形成される電導膜パタンは図中（
ｄ）のように、パタンの端部のみが厚くなった構造とな
るが、これは、伝送路などではパタンの端部に電流が集
中する場合が多く、効率的にパタンの伝送損失を低減す
るのに都合良い形状である。図３，図４に示した本発明
による配線形成工程では、金とポリイミド界面の付着性
の悪さを、電導膜Ａとしてより付着の良いＷ系のメタル
を用いることで、改善できる。

【００１４】また、形成するパタンが比較的小さくとき
は、メッキ工程を省き、スパッタ法だけで、連続的に電
導膜Ａ（例えばＷ系），電導膜Ｂ（金）を付着し、穴パ
タン内部を埋めつくすことも可能である。なお、本発明
によれば、ポリイミド膜に形成する穴パタンおよびこれ
を用いた配線パタンの微細化は、ポリイミド膜上に塗布
するフォトレジスト４の分解能に近いものにできる。

【００１５】

【発明の効果】叙上のように本発明によれば、微細かつ
深い穴パタンをポリイミド膜に形成するのに有効であり
、これにより、微細かつ厚い配線を形成するのにも有効
である。これらは、通信用混成ＩＣおよびＧａＡｓデジ
タル集積回路において、高性能かつ微細な配線・受動素
子などの形成、また設計自由度に優れたポリイミド多層
配線の実現等に寄与する効果を有する。

【図面の簡単な説明】

【図１】本発明によるポリイミド加工工程を示す。（ａ）は、基板１上へのポリイミド膜２およびマスク層
３付着工程。（ｂ）は、マスク層３上へのフォトレジスト４付着とパ
タン化。（ｃ）は、フォトレジスト４をマスクとしたマスク層３
のエッチング。（ｄ）は、フォトレジスト４の除去。（ｅ）は、パタン化されたマスク層３をマスクとするポ
リイミド膜２のエッチングを示す。

【図２】図１（ｅ）の工程の後でのマスク層３の除去工
程を示す。（ａ）は、平坦化用レジスト５の塗布。（ｂ）は、上からのエッチング。（マスク層３の除去）
（ｃ）は、ポリイミド穴パタン内の平坦化用レジスト５
の除去を示す。

【図３】本発明による配線形成工程を示す。（ａ）は、ポリイミド・パタン上への電導膜Ａの付着。（ｂ）は、電導膜Ａを電極として電解メッキにより電導
膜Ｂを成長。（ｃ）は、イオン・ミリングによる除去。（ｄ）は、電導膜Ｂの上にレジスト８を付着しパタニン
グ。（ｅ）は、レジスト８をマスクとしてイオン・ミリング
。（ｆ）は、レジスト８を除去を示す。

【図４】本発明による他の配線形成工程を示す。（ａ）は、ポリイミド膜の大きな穴パタン上への電導膜
Ａおよび電導膜Ｂの形成。（ｂ）は、レジスト８を付着しパタニング。（ｃ）は、レジスト８をマスクとしてイオン・ミリング
。（ｄ）は、レジスト８の除去を示す。

【符号の説明】

１　　基板２　　ポリイミド３　　マスク層４　　フォトレジスト５　　平坦化用レジスト６　　電導膜Ａ７　　電導膜Ｂ８　　マスク用レジスト

Claims

【特許請求の範囲】

【請求項１】　　ポリイミド膜のパタン化加工において
、ポリイミド膜上に酸素ガスにはドライエッチングされ
ず、かつハロゲン系のガスにはドライエッチングされる
マスク層を付着する工程と、ついで前記のマスク上にフ
ォトレジストを被覆し、リソグラフィーによりパタン形
成する工程と、次にフォトレジストをマスクとして、マ
スク層をハロゲン系のガスを用いてドライエッチングし
パタン化し、次に酸素ガスを用いたドライエッチングに
よりパタン化されたマスク層をマスクとしてポリイミド
膜をパタン化する工程とを含むことを特徴とするポリイ
ミド膜の加工法。
【請求項２】　　請求項１記載のポリイミド膜の加工法
を用いて、ポリイミド膜をマスク層をマスクとしてパタ
ン化した後に、このマスク層を残したまま、電導膜Ａを
側壁へのカバリッジよくポリイミド膜の穴パタン内部を
すべて埋めつくすまで付着する工程と、ついでイオン・
ミリングにより不要な部分に付着した電導膜Ａおよびマ
スク層を除去する工程とを含むことを特徴とする配線形
成法。